DE4025122A1 - Turn-off, power MOS controlled thyristor - has emitters of individual cells, each at edge region of larger emitter region - Google Patents
Turn-off, power MOS controlled thyristor - has emitters of individual cells, each at edge region of larger emitter regionInfo
- Publication number
- DE4025122A1 DE4025122A1 DE19904025122 DE4025122A DE4025122A1 DE 4025122 A1 DE4025122 A1 DE 4025122A1 DE 19904025122 DE19904025122 DE 19904025122 DE 4025122 A DE4025122 A DE 4025122A DE 4025122 A1 DE4025122 A1 DE 4025122A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- base layer
- layer
- doped
- emitters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241000863814 Thyris Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Abstract
Description
Die vorliegende Erfindung bezieht sich auf das Gebiet der Leistungselektronik. Sie betrifft insbesondere ein ab schaltbares Leistungshalbleiter-Bauelement in Form eines MOS-gesteuerten Thyristors MCT, umfassendThe present invention relates to the field of Power electronics. It particularly affects an ab switchable power semiconductor component in the form of a MOS-controlled thyristor MCT, comprising
- a) innerhalb eines Halbleitersubstrats zwischen einer Anode und einer Kathode eine Vielzahl von nebenein ander angeordneten und parallelgeschalteten Ein heitszellen;a) within a semiconductor substrate between a Anode and a cathode a variety of side by side other arranged and connected in parallel unit cells;
- b) innerhalb jeder Einheitszelle eine Folge unter schiedlich dotierter Schichten, welche Folge eine Emitterschicht, eine zur Emitterschicht entgegenge setzt dotierte erste Basisschicht, eine zur ersten Basisschicht entgegengesetzt dotierte zweite Ba sisschicht, und einen innerhalb eines Emittergebie tes liegenden und zur zweiten Basisschicht entgegen gesetzt dotierten Emitter einschließt und eine Thyristorstruktur bildet; undb) a sequence within each unit cell differently doped layers, which result in a Emitter layer, one opposite to the emitter layer sets doped first base layer, one to the first Base layer oppositely doped second Ba sis layer, and one within an emitter region tes lying and opposite to the second base layer includes doped emitters and a Forms thyristor structure; and
- c) MOS-gesteuerte Kurzschlüsse, welche den Emitter kurzschließen.c) MOS controlled short circuits affecting the emitter short circuit.
Ein solches Bauelement ist z.B aus dem Artikel von V.A.K. Temple IEEE Trans Electron Devices ED-33 S. 1609-1618 (1986), bekannt.Such a component is e.g. from the article by V.A.K. Temple IEEE Trans Electron Devices ED-33 pp. 1609-1618 (1986).
Seit einigen Jahren ist in der Leistungselektronik zuneh mend die Entwicklung von MOS-gesteuerten Bauelementen vorangetrieben worden. Eingeleitet wurde dieser Trend von den unipolaren Leistungs-MOSFETs mit DMOS-Struktur.Power electronics has been increasing for several years mend the development of MOS-controlled components been pushed forward. This trend was initiated by the unipolar power MOSFETs with DMOS structure.
Der Vorteil dieser MOS-gesteuerten Bauelemente liegt hauptsächlich in der hohen Eingangsimpedanz an der Steuerelektrode begründet. Sie ermöglicht die Ansteuerung des Bauelements mit einem vergleichsweise sehr geringen Aufwand an Leistung.The advantage of these MOS-controlled components lies mainly in the high input impedance at the Control electrode justified. It enables control of the component with a comparatively very low Effort in performance.
Die DMOSFETs haben jedoch einen gewichtigen Nachteil: Hohe Durchbruchspannungen müssen bei diesen Bauelementen wegen des unipolaren Leitungscharakters mit hohen Durch laßwiderständen erkauft werden, welche die maximale Stromstärke begrenzen.However, the DMOSFETs have one major disadvantage: High breakdown voltages are required for these components because of the unipolar line character with high diameters resistances are bought, which are the maximum Limit current.
Seit kurzer Zeit ist für dieses Problem mit dem IGBT (Insulated Gate Bipolar Transistor) eine Lösung verfüg bar.Recently, this problem with the IGBT (Insulated Gate Bipolar Transistor) have a solution bar.
Der IGBT verfügt über eine Kathodenstruktur, die der des DMOSFET weitgehend ähnelt. Er kann vereinfacht als eine Kaskadenschaltung aus einem DMOSFET und einem Bipolar- Transistor aufgefaßt werden. Infolge des bipolaren Stromtransports in der hochohmigen n-Basisschicht ist dieser Bereich leitfähigkeitsmoduliert; damit kann auch bei Bauelementen mit hoher Sperrspannung ein kleiner Wert für den Durchlaßwiderstand realisiert werden.The IGBT has a cathode structure that matches that of the DMOSFET largely resembles. It can be simplified as one Cascade connection from a DMOSFET and a bipolar Transistor can be understood. As a result of the bipolar Current transport in the high-resistance n-base layer is this area is conductivity modulated; with that too a small value for components with high reverse voltage can be realized for the forward resistance.
Es ist nun weiterhin vorgeschlagen worden, das beschrie bene Konzept der Steuerung von Leistungshalbleiter-Bau elementen über MOS-Gates auch bei Bauelementen der höchsten Leistungsklasse, nämlich bei Thyristoren, zu verwirklichen (siehe dazu den Artikel von V.A.K. Temple, IEEE Trans. Electron Devices, ED-33, S. 1609-1618 (1986)).It has now been proposed that described bene concept of control of power semiconductor construction elements via MOS gates also for components of the highest performance class, namely with thyristors (see the article by V.A.K. Temple, IEEE Trans. Electron Devices, ED-33, pp. 1609-1618 (1986)).
Bei einem derartigen MOS-gesteuerten Thyristor oder MCT (MOS Controlled Thyristor), der aus einer Vielzahl von nebeneinanderliegenden, parallelgeschalteten Einheitszel len besteht, wird das Abschalten über einen Kurzschluß des Emitters mit der benachbarten Basis durch schaltbare Emittershorts erreicht. Als Schalter dienen dabei mit dem Emitter integrierte MOSFETs, die naturgemäß wahlweise als n- oder p-Kanal-MOSFETs ausgebildet sein können.With such a MOS-controlled thyristor or MCT (MOS Controlled Thyristor), which consists of a variety of juxtaposed, parallel connected unit cell len exists, the shutdown is via a short circuit of the emitter with the neighboring base by switchable Emitter shorts reached. Serve as a switch with the Emitter integrated MOSFETs, which are naturally optional can be designed as n- or p-channel MOSFETs.
MCTs werden heute als potentielle Nachfolger von GTO-Thy ristoren angesehen. Ein besonders grundlegendes Ent wurfskriterium für abschaltbare Leistungshalbleiter-Bau elemente liegt dabei im Erzielen eines möglichst großen abschaltbaren Anodenstroms.MCTs are being used today as potential successors to GTO-Thy viewed transistor. A particularly basic Ent Throwing criterion for switchable power semiconductor construction element lies in achieving the largest possible switchable anode current.
Im Rahmen von Untersuchungen wurde nun gefunden, daß
speziell beim MCT die Abschaltfähigkeit A
(Anodenstromdichte je Inkrement der Gatespannung) propor
tional zu einem geometrischen Verhältnis zwischen der
Weite Wch des MOS-Kanals einer Emitterzelle oder eines
Emitterstreifens und der Fläche Fem des Emitters die
ser Anordnung ist:
A = p(Wch/Fem);
(p: Proportionalitätsfaktor).In the course of investigations, it has now been found that, particularly in the MCT, the switch-off capability A (anode current density per increment of the gate voltage) is proportional to a geometric ratio between the width W ch of the MOS channel of an emitter cell or an emitter strip and the area F em of the emitter This arrangement is:
A = p (W ch / F em );
(p: proportionality factor).
Von dieser Beobachtung ausgehend kann eine Verbesserung der Abschaltfähigkeit erreicht werden, wenn das Verhält nis Wch/Fem vergrößert wird.On the basis of this observation, the switch-off capability can be improved if the ratio W ch / F em is increased.
Ein möglicher Weg liegt in der Miniaturisierung der Emit terzellen-Strukturen. Bei Zellenabmessungen von 15µm für planare Strukturen ist allerdings die Grenze des derzeit technisch Machbaren (10 bis 12µm) bald erreicht.One possible way is to miniaturize the Emit ter cell structures. With cell dimensions of 15µm for However, planar structures are currently the limit technically feasible (10 to 12µm) soon reached.
Darüberhinaus wird auch die Herstellung von Bauelementen mit immer kleineren Zellenstrukturen problematisch: die erhöhte Anfälligkeit kleinerer Strukturen gegenüber Fremdpartikeln ist aus der Geschichte der Integrierten Schaltungen hinlänglich bekannt.In addition, the manufacture of components problematic with ever smaller cell structures: the increased susceptibility to smaller structures Foreign particles are from the history of the integrated Circuits well known.
Aufgabe der vorliegenden Erfindung ist es nun, einen MCT mit verbesserter Abschaltfähigkeit zu schaffen, ohne die mit einer weiteren Miniaturisierung der Zellenstrukturen auftretenden Probleme aufzuwerfen.The object of the present invention is now an MCT with improved switch-off ability without creating the with a further miniaturization of the cell structures problems that arise.
Die Aufgabe wird bei einem Bauelement der eingangs ge nannten Art dadurch gelöst, daßThe task is at the beginning of a component named type solved in that
- d) die Emitter jeweils auf ein Randgebiet des größeren Emittergebiets beschränkt sind.d) the emitters each on a peripheral area of the larger one Emitter area are limited.
Die Erfindung setzt an der typischen Struktur von Emit terzellen beliebiger Form an (Quadrat, Rechteck, Hexagon, Kreis oder Streifen) an. Die Emitter all dieser Struk turen sind Abbilder der jeweiligen Struktur. Es ist in jedem Fall möglich, die Emitter nicht über das gesamte Emittergebiet zu erstrecken, sondern auf den Rand des Ge bietes zu beschränken (als ringförmiger Rand oder als Randstreifen).The invention is based on the typical structure of Emit ter cells of any shape (square, rectangle, hexagon, Circle or stripe). The emitter of all this structure structures are images of the respective structure. It is in possible in any case, the emitter not over the entire Extend emitter area, but to the edge of the Ge to restrict (as an annular border or as Edge strips).
Das nichtemittierende, nun ausgenommene Zentralgebiet ist in diesem Fall von der ursprünglich vorhandenen Emitter fläche zu subtrahieren. Ist bei gleicher Zellenfläche die Weite Wch des MOS-Kanals konstant, so ist eine Erhöhung des Verhältnisses Wch/Fem erreicht. Dies schlägt sich dann in einer erhöhten abschaltbaren Anodenstromdichte nieder.In this case, the non-emitting, now exempted central area is to be subtracted from the original emitter area. If the width W ch of the MOS channel is constant with the same cell area, an increase in the ratio W ch / F em is achieved. This is then reflected in an increased anode current density that can be switched off.
Andererseits können mit Hilfe eines Ringemitters bereits bei vergleichsweise großen Zellenabmessungen Wch/Fem- Verhältnisse erzielt werden, welche bei einem kompakten Emitterkörper erst bei erheblich kleineren Zellenabmes sungen erreichbar wären.On the other hand, with the aid of a ring emitter, W ch / F em ratios can be achieved even with comparatively large cell dimensions, which would only be achievable with considerably smaller cell dimensions in the case of a compact emitter body.
Wie in der eingangs zitierten Druckschrift (Fig. 3) beschrieben, können die Emitter als n-Emitter auf der Ka thodenseite einer normalen Thyristor-Schichtfolge oder als p-Emitter auf der Anodenseite einer komplementären Thyristor-Schichtfolge angeordnet sein. Die nachfolgend beschriebenen Ausführungsbeispiele beziehen sich der Ein fachheit halber nur auf die normale Thyristorschicht folge, welche sich dadurch auszeichnet, daßAs described in the publication cited at the beginning ( FIG. 3), the emitters can be arranged as n-emitters on the cathode side of a normal thyristor layer sequence or as p-emitters on the anode side of a complementary thyristor layer sequence. The embodiments described below relate to the simplicity only follow the normal thyristor layer, which is characterized in that
- a) die Emitterschicht eine anodenseitige, p⁺-dotierte p-Emitterschicht; a) the emitter layer is an anode-side, p⁺-doped p-emitter layer;
- b) die erste Basisschicht eine n⁻-dotierte n-Basis schicht;b) the first base layer is an n⁻-doped n base layer;
- c) die zweite Basisschicht eine p-dotierte p-Basis schicht; undc) the second base layer is a p-doped p-base layer; and
- d) der Emitter ein kathodenseitiger, n⁺-dotierter n- Emitter ist.d) the emitter is a cathode-side, n⁺-doped n- Is emitter.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfin dung wird das Zentralgebiet dazu verwendet, dort eine MOS-gesteuerte Einschaltzelle unterzubringen, dadurch, daß in dem Zentralgebiet außen die p-Basisschicht und innen die n-Basisschicht an die kathodenseitige Oberflä che des Halbleitersubstrats treten und von einer vom Halbleitersubstrat isolierten Gateelektrode überdeckt werden.According to a preferred embodiment of the inven The central area is used for this purpose To accommodate MOS-controlled switch-on cells, that in the central area outside the p-base layer and inside the n-base layer on the cathode-side surface surface of the semiconductor substrate and from one of the Semiconductor substrate covered insulated gate electrode will.
Weitere Ausführungsbeispiele ergeben sich aus den Un teransprüchen.Further exemplary embodiments result from the Un claims.
Die Erfindung soll nachfolgend anhand von Ausführungsbei spielen im Zusammenhang mit der Zeichnung näher erläutert werden. Es zeigenThe invention is intended below with reference to exemplary embodiments play explained in connection with the drawing will. Show it
Fig. 1a die Struktur eines herkömmlichen kompakten n- Emitters; FIG. 1a, the structure of a conventional compact n- emitter;
Fig. 1b die Struktur eines ringförmigen n-Emitters gemäß einem Ausführungsbeispiel der Erfindung; 1b shows the structure of a ring-shaped n-emitter according to an embodiment of the invention.
Fig. 2 ein erstes Ausführungsbeispiel für einen voll ständigen p-Kanal-MCT nach der Erfindung mit ringförmigem n-Emitter und normaler Thyristor- Schichtfolge; Fig. 2 shows a first embodiment of a fully permanent p-channel MCT according to the invention with an annular n-emitter and normal thyristor layer sequence;
Fig. 3 ein zweites Ausführungsbeispiel für einen voll ständigen p-Kanal-MCT nach der Erfindung mit ringförmigem n-Emitter und isoliertem Zentral gebiet; Figure 3 shows a second embodiment of a full p-channel MCT according to the invention with annular n-emitter and isolated central area.
Fig. 4 ein drittes Ausführungsbeispiel für einen voll ständigen p-Kanal-MCT nach der Erfindung mit ringförmigem n-Emitter und zusätzlicher Ein schaltzelle im Zentralgebiet; Fig. 4 shows a third embodiment of a fully permanent p-channel MCT according to the invention with an annular n-emitter and an additional switch cell in the central area;
Fig. 5 die laterale Geometrie der Zellenstruktur gemäß Fig. 4; Fig. 5, the lateral geometry of the cell structure as shown in FIG. 4;
Fig. 6 ein erstes Ausführungsbeispiel für einen voll ständigen n-Kanal-MCT nach der Erfindung mit ring- oder streifenförmigem n-Emitter und iso liertem Zentralgebiet; und Fig. 6 shows a first embodiment of a complete n-channel MCT according to the invention with a ring or strip-shaped n-emitter and isolated central area; and
Fig. 7 ein zweites Ausführungsbeispiel für einen voll ständigen n-Kanal-MCT nach der Erfindung mit ring- oder streifenförmigem n-Emitter und zu sätzlicher Einschaltzelle im Zentralgebiet. Fig. 7 shows a second embodiment of a full permanent n-channel MCT according to the invention with a ring or strip-shaped n-emitter and additional switch-on cell in the central area.
Wie bereits eingangs erwähnt, geht die Erfindung aus von der Erkenntnis, daß eine Proportionalität besteht zwi schen der Abschaltfähigkeit A und dem Verhältnis Wch/Fem. Dies wird deutlich aus der nachfolgenden Tabelle, in der gemessene Werte von A (in Acm--2 V-1) und Wch/Fem (in µm-1) für verschiedene Geometrien wiedergegeben sind: As already mentioned at the beginning, the invention is based on the knowledge that there is a proportionality between the switch-off capability A and the ratio W ch / F em . This is clear from the following table, in which the measured values of A (in Acm- -2 V -1 ) and W ch / F em (in µm -1 ) are shown for different geometries:
Um nun bei ansonsten gleichbleibender Geometrie das Ver hältnis Wch/Fem zu vergrößern, wird - wie in den Fig. 1a und b beispielhaft dargestellt - in einem Halbleitersub strat 1 von einem rechteckigen, sich über ein ganzes Emittergebiet EG erstreckenden n-Emitter 7 (Fig. 1a) über gegangen auf einen n-Emitter, der sich auf ein (hier ringförmiges) Randgebiet RG beschränkt, welches ein nich temittierendes Zentralgebiet ZG umschließt (Fig. 1b).In order to increase the ratio W ch / F em with an otherwise constant geometry, strat 1 is - as shown by way of example in FIGS . 1a and b - in a semiconductor substrate 1 by a rectangular n-emitter 7 extending over an entire emitter region EG ( Fig. 1a) changed to an n-emitter, which is limited to a (here ring-shaped) peripheral area RG, which encloses a non-emitting central area ZG ( Fig. 1b).
Fig. 2 zeigt ein erstes Ausführungsbeispiel für einen vollständigen p-Kanal-MCT nach der Erfindung mit ring- oder auch streifenförmigem n-Emitter. In der Einheits zelle dieses MCT sind zwischen einer Anode A und einer Kathode K eine p⁺-dotierte p-Emitterschicht 10, eine n- dotierte n-Basisschicht 9 und eine p-dotierte p-Basis schicht 8 angeordnet. Ein n⁺-dotierter n-Emitter 7 zwi schen der p-Basisschicht 8 und einem Kathodenkontakt 2 vervollständigt die Schichtenfolge eines Thyristors. Fig. 2 shows a first embodiment for a complete P-channel MCT according to the invention with annular or strip-shaped n-emitter. In the unit cell of this MCT, a p⁺-doped p-emitter layer 10 , an n-doped n-base layer 9 and a p-doped p-base layer 8 are arranged between an anode A and a cathode K. An n⁺-doped n-emitter 7 between the p-type layer 8 and a cathode contact 2 completes the layer sequence of a thyristor.
Der n-Emitter 7 kann über MOS-gesteuerte Kurzschlüsse, die jeweils aus einer ersten isolierten Gateelektrode 4, einem p⁺-dotierten Sourcegebiet 5 und einem n-dotierten Kanalgebiet 6 bestehen, kurzgeschlossen werden. Die er sten Gateelektroden 4, die beispielsweise aus Poly-Si be stehen, sind dabei von dem Halbleitersubstrat 1 und einem Kathodenkontakt 2 durch eine Gateisolierung 3 (z.B. aus SiO2) elektrisch getrennt und mit einem Gate G verbunden. Auf der Anodenseite ist ein Anodenkontakt 11 vorgesehen.The n-emitter 7 can be short-circuited via MOS-controlled short circuits, which each consist of a first insulated gate electrode 4 , a p + -doped source region 5 and an n-doped channel region 6 . The most gate electrodes 4 , which are made of poly-Si, for example, are electrically separated from the semiconductor substrate 1 and a cathode contact 2 by gate insulation 3 (for example made of SiO 2 ) and connected to a gate G. An anode contact 11 is provided on the anode side.
Das eigentlich emittierende n⁺-Gebiet, der n-Emitter 7, verläuft in unmittelbarer Nähe des im Kanalgebiet 6 lie genden MOS-Kanals entlang der Peripherie der Zelle. Das vergleichsweise niedrig dotierte n-Gebiet im Zentralge biet ZG, welches das Substrat der MOS-gesteuerten Emit terkurzschlüsse bildet, trägt so gut wie nicht zur Emis sion von Elektronen bei.The actually emitting n⁺ region, the n-emitter 7 , runs in the immediate vicinity of the MOS channel lying in the channel region 6 along the periphery of the cell. The comparatively low-doped n-region in the central area ZG, which forms the substrate of the MOS-controlled emitter short-circuits, makes virtually no contribution to the emission of electrons.
Die Herstellung eines MCT mit ringförmigem n-Emitter 7 gemäß Fig. 2 ist denkbar einfach: der Prozeß ist iden tisch mit dem für herkömmliche MCTs eingesetzten. Ledig lich die eine Maske für den Lithographieschritt zur Defi nition des n-Emitters muß entsprechend modifiziert wer den. Es sei an dieser Stelle nochmals darauf hingewiesen, daß das Konzept des Ringemitters bei allen gebräuchli chen Emitterstrukturen anwendbar ist. The production of an MCT with an annular n-emitter 7 according to FIG. 2 is very simple: the process is identical to that used for conventional MCTs. Only one mask for the lithography step to define the n-emitter must be modified accordingly. It should be pointed out again at this point that the concept of the ring emitter is applicable to all common emitter structures.
Fig. 3 zeigt ein zweites Ausführungsbeispiel für einen vollständigen p-Kanal-MCT nach der Erfindung mit ring- oder streifenförmigem n-Emitter. Das Zentralgebiet ZG enthält hier nicht mehr - wie im Ausführungsbeispiel der Fig. 2 - ein n-Gebiet, sondern die p-Basisschicht 8 tritt in diesem Gebiet direkt an die kathodenseitige Oberfläche und ist dort von dem Kathodenkontakt 2 durch eine Isola torschicht 12 getrennt. Hierdurch wird sichergestellt, daß n-Emitter 7 und p-Basisschicht 8 nicht noch zusätz lich kurzgeschlossen (vershortet) werden. Fig. 3 shows a second embodiment for a complete P-channel MCT according to the invention with annular or strip-shaped n-emitter. The central area ZG no longer contains - as in the exemplary embodiment in FIG. 2 - an n-area, but the p-base layer 8 occurs in this area directly on the cathode-side surface and is separated there from the cathode contact 2 by an insulator layer 12 . This ensures that n-emitter 7 and p-base layer 8 are not additionally short-circuited (shorted).
Es ist nun weiterhin möglich, in dem Zentralgebiet ZG einen zusätzlichen MOS-Teil zum Einschalten des Thyri stors zu integrieren (Fig. 4). Zu diesem Zweck werden in dem Zentralgebiet ZG außen die p-Basisschicht 8 und in nen die n-Basisschicht 9 zur kathodenseitigen Oberfläche des Halbleitersubstrats 1 hochgezogen und mit einer zwei ten isolierten Gateelektrode 16 überdeckt.It is now also possible to integrate an additional MOS part for switching on the Thyri stors in the central area ZG ( FIG. 4). For this purpose, the p-base layer 8 and the n-base layer 9 are pulled up to the cathode-side surface of the semiconductor substrate 1 in the central region ZG and covered with a two-th insulated gate electrode 16 .
Dies ist allerdings nur sinnvoll, wenn die p-Basisschicht 8 des Bauelements sehr flach ausgeführt wird. Andernfalls ist der Platzbedarf durch das lateral ausgebreitete Pro fil der p-Basisschicht 8 für kleine zu realisierende Zel lenabmessungen nicht tolerierbar. Bei einer Tiefe der p- Basisschicht 8 von bis zu etwa 10µm können aber durchaus Zellenabmessungen von 25 bis 30µm verwirklicht werden.However, this only makes sense if the p-base layer 8 of the component is made very flat. Otherwise, the space requirement due to the laterally spread profile of the p base layer 8 cannot be tolerated for small cell dimensions to be realized. With a depth of the p-base layer 8 of up to approximately 10 μm, however, cell dimensions of 25 to 30 μm can be achieved.
Für einen MCT gemäß Fig. 4 mit quadratischer Zellengeome trie ist die Auslegung des Poly-Si-Niveaus (Gateebene) in Fig. 5 dargestellt. Die erste und zweite Gateelektrode 4 bzw. 16 sind durch einen Verbindungssteg 17 elektrisch miteinander verbunden. Dies ist notwendig, wenn das Ein- und Ausschalten über ein einziges Gate G erfolgen soll. For a MCT according to FIG. 4 with square cell geometry, the design of the poly-Si level (gate level) is shown in FIG. 5. The first and second gate electrodes 4 and 16 are electrically connected to one another by a connecting web 17 . This is necessary if the switching on and off is to take place via a single gate G.
Wird jede Zelle des MCT in der in Fig. 4 dargestellten Weise als kombinierte Ein- und Ausschaltzelle ausgeführt, zerfällt die ursprünglich durchgehende p-Basisschicht 8 in eine Vielzahl von den einzelnen Zellen zugeordneten Inseln. Dies ermöglicht eine Reparaturtechnik auf Zellen niveau.If each cell of the MCT is designed as a combined switch-on and switch-off cell in the manner shown in FIG. 4, the originally continuous p-base layer 8 disintegrates into a multiplicity of islands assigned to the individual cells. This enables cell-level repair technology.
Neben der in den bisherigen Figuren gezeigten MCT-Struk tur mit p-Kanälen ist in der Literatur (M. Stoisiek und H. Strack, IEDM Technical Digest, S.158-161 (1985); siehe dort insbesondere die Fig. 1b) weiterhin eine MCT-Struktur mit n-Kanälen und integriertem Elektron-Loch-Austauschme chanismus vorgeschlagen worden. Auch dieses Bauelement wird in herkömmlicher Weise mit kompakten Emittern reali siert.In addition to the MCT structure with p-channels shown in the previous figures, literature (M. Stoisiek and H. Strack, IEDM Technical Digest, pp. 158-161 (1985); see there in particular FIG. 1b) continues an MCT structure with n-channels and an integrated electron-hole exchange mechanism has been proposed. This component is also realized in a conventional manner with compact emitters.
Die Anwendung der Erfindung auf einen solchen n-Kanal-MCT führt zu dem in Fig. 6 dargestellten Ausführungsbeispiel. Der Kurzschluß des n-Emitters 7 erfolgt hier über einen in der hochgezogenen p-Basisschicht 8 selbst liegenden n- Kanal, ein anschließendes, n⁺-dotiertes Kurzschlußge biet 14 und eine mittels einer Kurzschlußisolierung 15 vom Kathodenkontakt 2 getrennten Metallisierung 13. Das Zentralgebiet ZG hat dabei dieselbe Ausgestaltung wie in dem Ausführungsbeispiel der Fig. 3.The application of the invention to such an n-channel MCT leads to the exemplary embodiment shown in FIG. 6. The short-circuit of the n-emitter 7 takes place here via an n-channel lying in the raised p-base layer 8 itself, a subsequent n⁺-doped short-circuit region 14 and a metallization 13 separated from the cathode contact 2 by means of short-circuit insulation 15 . The central area ZG has the same configuration as in the exemplary embodiment in FIG. 3.
Die spezifische Struktur dieses n-Kanal-MCT macht die Re alisierung von Zellenstrukturen sehr schwer; für die Her stellung bieten sich in diesem Fall daher insbesondere Streifenanordnungen an, bei denen der n-Emitter 7 in Form zweier paraller Streifen das Zentralgebiet ZG eingrenzt. The specific structure of this n-channel MCT makes realizing cell structures very difficult; In this case, strip arrangements in which the n-emitter 7 delimits the central region ZG in the form of two parallel strips are particularly suitable for the manufacture.
Wie beim p-Kanal-MCT nach Fig. 4 kann auch bei dem hier beschriebenen n-Kanal-Bauelement eine Erweiterung vorge nommen werden, so daß das Ein- und Ausschalten über ein einziges Gate G möglich ist. Ein derartiger n-Kanal-MCT besitzt dann beispielsweise die in Fig. 7 gezeigte Struk tur.As with the p-channel MCT according to FIG. 4, an expansion can also be made in the n-channel component described here, so that switching on and off via a single gate G is possible. Such an n-channel MCT then has, for example, the structure shown in FIG. 7.
Claims (7)
- a) innerhalb eines Halbleitersubstrats (1) zwischen ei ner Anode (A) und einer Kathode (K) eine Vielzahl von nebeneinander angeordneten und parallelgeschal teten Einheitszellen;
- b) innerhalb jeder Einheitszelle eine Folge unter schiedlich dotierter Schichten, welche Folge eine Emitterschicht, eine zur Emitterschicht entgegenge setzt dotierte erste Basisschicht, eine zur ersten Basisschicht entgegengesetzt dotierte zweite Ba sisschicht, und einen innerhalb eines Emittergebie tes (EG) liegenden und zur zweiten Basisschicht ent gegengesetzt dotierten Emitter einschließt und eine Thyristorstruktur bildet; und
- c) MOS-gesteuerte Kurzschlüsse, welche den Emitter kurzschließen;
- a) within a semiconductor substrate ( 1 ) between an anode (A) and a cathode (K) a plurality of juxtaposed and parallel-connected unit cells;
- b) within each unit cell a sequence under differently doped layers, which sequence an emitter layer, a first base layer doped opposite to the emitter layer, a second base layer doped opposite to the first base layer, and one within an emitter region (EG) and the second base layer ent includes opposite doped emitters and forms a thyristor structure; and
- c) MOS-controlled short circuits which short-circuit the emitter;
- d) die Emitter jeweils auf ein Randgebiet (RG) des größeren Emittergebiets (EG) beschränkt sind.
- d) the emitters are each limited to a peripheral area (RG) of the larger emitter area (EG).
- a) die Emitterschicht eine anodenseitige, p⁺-dotierte p-Emitterschicht (10);
- b) die erste Basisschicht eine n⁻-dotierte n-Basis schicht (9);
- c) die zweite Basisschicht eine p-dotierte p-Basis schicht (8); und
- d) der Emitter ein kathodenseitiger, n⁺-dotierter n- Emitter (7) ist.
- a) the emitter layer is an anode-side, p⁺-doped p-emitter layer ( 10 );
- b) the first base layer is an n⁻-doped n-base layer ( 9 );
- c) the second base layer is a p-doped p-base layer ( 8 ); and
- d) the emitter is a cathode-side, n⁺-doped n-emitter ( 7 ).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH383889 | 1989-10-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4025122A1 true DE4025122A1 (en) | 1991-04-25 |
Family
ID=4264565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19904025122 Withdrawn DE4025122A1 (en) | 1989-10-24 | 1990-08-08 | Turn-off, power MOS controlled thyristor - has emitters of individual cells, each at edge region of larger emitter region |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4025122A1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4135412A1 (en) * | 1991-10-26 | 1993-04-29 | Asea Brown Boveri | MOS-controlled thyristor with emitter surface loss compensation - has auxiliary emitter regions in base layer under gate electrode between individual thyristor cells or groups |
| EP0540017A1 (en) * | 1991-10-31 | 1993-05-05 | Kabushiki Kaisha Toshiba | MOS gate controlled thyristor |
| EP0622854A1 (en) * | 1993-04-27 | 1994-11-02 | Hitachi, Ltd. | Semiconductor switch with IGBT and thyristor |
| DE10300759B4 (en) * | 2002-01-15 | 2006-02-02 | De Doncker, Rik W., Prof. Dr. ir. | Disconnectable power semiconductor component |
| CN100382333C (en) * | 2004-09-09 | 2008-04-16 | 敦南科技股份有限公司 | Power semiconductor device having an improved ruggedness |
-
1990
- 1990-08-08 DE DE19904025122 patent/DE4025122A1/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4135412A1 (en) * | 1991-10-26 | 1993-04-29 | Asea Brown Boveri | MOS-controlled thyristor with emitter surface loss compensation - has auxiliary emitter regions in base layer under gate electrode between individual thyristor cells or groups |
| EP0540017A1 (en) * | 1991-10-31 | 1993-05-05 | Kabushiki Kaisha Toshiba | MOS gate controlled thyristor |
| US5336907A (en) * | 1991-10-31 | 1994-08-09 | Kabushiki Kaisha Toshiba | MOS gate controlled thyristor having improved turn on/turn off characteristics |
| EP0622854A1 (en) * | 1993-04-27 | 1994-11-02 | Hitachi, Ltd. | Semiconductor switch with IGBT and thyristor |
| US5621226A (en) * | 1993-04-27 | 1997-04-15 | Hitachi, Ltd. | Metal-insulator semiconductor gate controlled thyristor |
| DE10300759B4 (en) * | 2002-01-15 | 2006-02-02 | De Doncker, Rik W., Prof. Dr. ir. | Disconnectable power semiconductor component |
| CN100382333C (en) * | 2004-09-09 | 2008-04-16 | 敦南科技股份有限公司 | Power semiconductor device having an improved ruggedness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0340445B1 (en) | Turn-off power semiconductor device | |
| DE2625917C3 (en) | Semiconductor device | |
| DE10250575B4 (en) | IGBT with monolithically integrated antiparallel diode | |
| EP0438700A1 (en) | Turn-off MOS-controlled power semiconductor device and method of making the same | |
| EP0394859A1 (en) | Bidirectional turn-off semiconductor device | |
| EP0507974B1 (en) | MOS-gated turn-off power semiconductor device | |
| EP0520355B1 (en) | Gate turn-off semi-conductor power component and method of making the same | |
| DE2945366C2 (en) | ||
| DE19528998A1 (en) | Bidirectional semiconductor switch | |
| DE2945347C2 (en) | ||
| DE4102099A1 (en) | DISABLED PERFORMANCE SEMICONDUCTOR COMPONENT | |
| DE2945335C2 (en) | ||
| DE19638769C1 (en) | Emitter controlled thyristor | |
| DE4228832C2 (en) | Field effect controlled semiconductor device | |
| EP0487869B1 (en) | Turn-off power semiconductor device | |
| EP0344514B1 (en) | GTO thyristor | |
| DE2149039C2 (en) | Semiconductor component | |
| DE4025122A1 (en) | Turn-off, power MOS controlled thyristor - has emitters of individual cells, each at edge region of larger emitter region | |
| EP0062099A2 (en) | Thyristor, and process for its operation | |
| CH679962A5 (en) | ||
| DE4402877C2 (en) | Power semiconductor component switchable by MOS gate | |
| EP0075720B1 (en) | Light-controllable thyristor having a shorted emitter structure and an amplified ignition | |
| EP0064715A2 (en) | Thyristor having controllable emitter shorts inserted in the emitter | |
| EP0062100A2 (en) | Thyristor with internal-current amplification, and process for its operation | |
| EP0064717B1 (en) | Thyristor having a particular switching behaviour, and process for its operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |