DE4024132A1 - Empfaenger fuer im radiodatensystem uebertragene daten - Google Patents

Description

Das Radiodatensystem RDS ist in der bekannten EBU-Spezifikation, DOC-TEC 3244, von März 1984 festgelegt worden, nachdem die EBU zuvor die interessierten Kreise gehört und deren Zustimmung zu den Merkmalen gefunden hatte. Danach werden die Informationen in einem unendlichen Datenstrom aus Codeworten vom Sender zum Empfänger übertragen und in diesem mittels eines Decoders aus dem Datenstrom zurückgewonnen. Nach der Synchronisierung des Decoders wird jeweils ein 26 Bit umfassender RDS-Block in einen Speicher eingelesen und dort auf mögliche Übertragungsfehler hin geprüft. Ist die Übertra­ gung fehlerfrei erfolgt oder sind die Fehler soweit als möglich korrigiert, dann wird das 16 Bit umfassende Informationswort des Blockes in einem nachfolgenden Blockdecoder ausgewertet.

Die bekannten Prüfverfahren gehen von der genannten Spezifikation aus und sind nicht auf die Übermittlung vertraulicher Nachrichten zugeschnitten.

Der Erfindung lag die Aufgabe zugrunde, Möglichkeiten zur Übermitt­ lung vertraulicher Nachrichten in dem bestehenden RDS-System zu schaffen.

Empfänger zur Entschlüsselung vertraulicher Nachrichten sind durch die Merkmale der nebengeordneten Ansprüche 1 oder 3 gekennzeichnet. Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Darin zeigen

Fig. 1 das Blockschaltbild eines bekannten RDS-Empfängers,

Fig. 2 ein erstes Ausführungsbeispiel des erfindungsgemäßen Datenprozessors im RDS-Empfänger,

Fig. 3 ein zweites und

Fig. 4 ein drittes Ausführungsbeispiel.

Über die Antenne 1 wird der im Tuner 2 eingestellte Trägerfrequenz empfangen. Die dieser Trägerfrequenz aufmodulierten MPX-Signale wer­ den im Tuner 2 von der Trägerfrequenz abgetrennt. Bei einem RDS-Sender sind die RDS-Daten einem - später unterdrückten - 57-kHz-Hilfsträger aufmoduliert. Mit dem Filter 3 wird dieser Hilfsträger aus dem abge­ trennten Signal herausgefiltert. An das Filter 3 schließt sich ein 57-kHz-Demodulator 4 an. Sein Ausgang liefert einen unendlichen Bit­ strom. In dem nachgeschalteten Datenprozessor 5 erfolgt die Untertei­ lung des Bitstroms in einzelne Daten sowie die Prüfung und die Auswer­ tung der empfangenen Daten.

Die Erfindung baut darauf auf, daß gemäß der bereits erwähnten EBU- Spezifikation die übertragenen Informationsworte ihrer Art nach in verschiedenen, zugeordneten Gruppen übertragen werden.

Die einzelnen Gruppen sind in dem unendlichen Datenstrom zu unter­ schiedlichen Zeiten und mit unterschiedlicher Häufigkeit enthalten. In den unendlichen Datenstrom können entsprechend der Aufgabenstel­ lung der Erfindung, auch Gruppen eingefügt werden, mit denen sich vertrauliche Nachrichten übermitteln lassen.

Der Aufbau jeder Gruppe ist streng geregelt.

Jede Gruppe besteht aus vier Datenblöcken, von denen jeder ein In­ formations- und ein Prüfwort umfaßt.

Die eigentliche Nachricht wird nach der Systematik des RDS-Systems innerhalb der Blöcke 3 und 4 einer Gruppe übertragen. Die Blöcke 1 und 2 dienen zur Synchronisation des Decoders auf dem Blockanfang und zur Kennzeichnung der Gruppe, d. h. sie dienen der richtigen Unterteilung des unendlichen Bitstroms in zusammengehörende Infor­ mations- und Prüfworte und der Zuordnung der Blöcke zu der richti­ gen Gruppe.

Die Erfindung geht davon aus, daß die Prüfworte in bekannter Weise im Sender aus den Informationsworten durch Korrelation des letzteren mit einem Offsetwort gebildet werden. Jedem der Blöcke 1 bis 4 ist ein eigenes Offsetwort fest zugeordnet.

Dieses Offsetwort ist wiederum ein im Empfänger gespeichertes Syn­ dromwort zugeordnet. Wird nun in der empfängerseitigen Prüfeinrich­ tung aus dem RDS-Block mittels der H-Matrix eines der gespeicherten Syndromworte errechnet, dann ist das Informationswort richtig über­ tragen. Anschließend kann das Informationswort die ihm zugeordnete Steuerung bewirken.

Ausgehend vom Kern der Erfindung zur Lösung der Aufgabe, Nachrichten vertraulich zu übertragen, nämlich vor der Übertragung senderseitig einzelne Bits gemäß einer Maske im zu übertragenden Datenblock zu invertieren, wird im folgenden die zugehörige Empfängerstruktur näher erläutert.

Nach Fig. 2 liegt im Eingang des Datenprozessors 5 ein Zwischenspei­ cher 8 mit den Speicherstufen 800 bis 825 (von denen nur dir ersten Speicherstufen 800 bis 806 der Übersichtlichkeit halber dargestellt sind). Einzelne der parallel liegenden Ausgänge der einzelnen Spei­ cherstufen sind über Inverterstufen 9, andere direkt mit den Ein­ gängen der Speicherstufen 1000 bis 1025 eines Prüfspeichers 10 ver­ bunden, der an eine Daten-Prüfeinrichtung 11 angeschlossen ist, wie sie aus den bereits vorhandenen RDS-Empfängern bekannt ist.

An den Leseausgang des Prüfspeichers 10 ist ein Blockdecoder 12 an­ geschlossen, in den nach der Prüfung das Informationswort zur hier nicht weiter interessierenden Auswertung eingelesen wird. Dieser Blockdecoder 12 ist Bestandteil des bekannten Datenprozessors 5.

Bei dem vom Programmablauf im Empfänger gesteuerten Übergang, der in den Zwischenspeicher 8 eingelesenen Bits in den Prüfspeicher 10 werden einzelne Bits in den Inverterstufen 9 invertiert, und zwar handelt es sich um dieselben Bits, die auch vor der Übertragung senderseitig invertiert wurden, denn zwei aufeinanderfolgende Inver­ tierungen führen wieder zu dem ursprünglichen Zustand eines Bits zu­ rück. Handelt es sich bei diesem z. B. um eine binäre 2, dann wird bei der ersten Invertierung daraus eine binäre 0 und bei der erneu­ ten Invertierung wieder eine binäre 1.

Die Inverterstufen 9 sind nur während des Übergangs derjenigen Blöcke vom Zwischenspeicher 8 in den Prüfspeicher 10 wirksam geschaltet, in denen senderseitig eine Invertierung erfolgte, also bei der Übertra­ gung der Blöcke 3 und 4 einer vorher bestimmten Gruppe im unendlichen Datenflug.

Ist die Zugehörigkeit einzelner Blöcke 3 und 4 zu dieser Gruppe in bekannter Weise ermittelt, dann werden die Inverterstufen 9 bei deren Übertagung aktiviert. Die Inverterstufen sind also nach derselben Maske angeordnet, die auch bei der senderseitigen Verschlüsselung Anwendung fand.

Nach der Übertragung in den Prüfspeicher 10 steht darin ein ursprüng­ licher Datenblock mit Informationswort und Prüfwort, der nunmehr auf richtige Übertragung mittels der Prüfeinrichtung 11 geprüft werden kann.

Das Ausführungsbeispiel gemäß Fig. 3 unterscheidet sich von dem zuvor Beschriebenen dadurch, daß alle Ausgänge der Speicherstufen 800-825 über Inverterstufen 9 mit den Eingängen der zugeordneten Speicherstufen im Prüfspeicher 10 verbunden sind. Jede der Inverter­ stufen ist von einem Register 13 aus einschaltbar. In dem Register 13 sind mehrere Masken abgelegt. In Abhängigkeit von der zuvor im Sender wirksamen Maske sind unterschiedliche Inverterstufen 9 eingeschaltet. Dieser Wechsel zwischen den Masken kann z. B. zeitabhängig in einem bestimmten Zyklus erfolgen.

In dem Ausführungsbeispiel nach Fig. 4 liegt der Prüfspeicher 10 in bekannter Weise im Eingang des Datenprozessors 7. Jede der Speicher­ zellen 1000-1025 hat einen Prüfausgang, an den die bekannte Prüfein­ richtung 11 angeschlossen ist.

Erfindungsgemäß sind einzelne der dem Informationswort zugeordneten Speicherzellen 1000-1016 über einen Transferausgang über Inverterstu­ fen 15 und andere direkt mit zugeordneten Speicherzellen 1400-1416 eines Zwischenspeichers 14 verbunden sind. Nach Abschluß der Prüfung wird das fehlerfrei empfangene Informationswort in den Zwischenspei­ cher 14 übertragen und dabei einzelne Bits in den Inverterstufen 15 invertiert und anschließend in den Blockdecoder 12 eingelesen und in bekannter Weise verarbeitet.

Auch in einer Schaltung nach Fig. 4 können mit größerem Aufwand an In­ verterstufen, wie er anhand der Fig. 3 erläutert ist, verschiedene Masken zum Einsatz kommen.

Das Ausführungsbeispiel nach Fig. 4 geht davon aus, daß senderseitig nur im Informationswort und zwar vor der Bildung des Prüfwortes, In­ vertierung einzelner Bits zur Geheimhaltung vorgenomnen wurden. Der im Empfänger eingegangene Datenblock wird dann zunächst auf feh­ lerfreie Übertragung geprüft und danach bei der Übertragung des Infor­ mationswortes in den Zwischenspeicher die senderseitig invertierten Bits erneut invertiert. Danach steht im Zwischenspeicher wieder ein Informationswort, das auf bekannte Art und Weise weiterverarbeitet werden kann.

Claims (4)

1. Empfänger für im Radiodatensystem übertragene Daten mit einem 57-kHz-Hilfsträgerfilter, einem 57-kHz-Demodulator und einem Datenprozessor, der einen einer Fehlerprüfeinrichtung zugeord­ neten Prüfspeicher zur Aufnahme der einem Datenblock zugeordne­ ten Bits umfaßt, dadurch gekennzeichnet, daß Eingänge einzelner Speicherstufen des Prüfspeichers (10) über Inverterstufen (9) mit den Ausgängen von zugeordneten Speicherstufen eines vorgeschalteten Zwischenspeichers (8) ver­ bunden sind, der im Eingang (E) des Datenprozessors (5) einge­ fügt ist.

2. Empfänger nach Anspruch 1, dadurch gekennzeichnet, daß alle Eingänge der Speicherstufen über unabhängig vonein­ ander über ein Register (13) aktivierbare Inverterstufen (9) mit den Ausgängen der Speicherstufen des vorgeschalteten Zwi­ schenspeichers (8) verbunden sind.

3. Empfänger für im Radiodatensystem übertragene Daten mit einem 57-kHz-Hilfsträgerfilter, einem 57-kHz-Demodulator und einem Datenprozessor, der einen einer Fehlerprüfeinrichtung zugeord­ neten Prüfspeicher zur Aufnahme der einem Datenblock zugeordne­ ten Bits umfaßt, dadurch gekennzeichnet, daß die Ausgänge einzelner Speicherstufen des Prüfspeichers (10) über Inverterstufen (15) mit den Eingängen von zugeordneten Speicherstufen eines nachgeschalteten Zwischenspeichers (14) verbunden sind, der dem Eingang des Blockdecoders (12) im Daten­ prozessor (5) vorgeschaltet ist.

4. Empfänger nach Anspruch 3, dadurch gekennzeichnet, daß alle Eingänge der Speicherstufen des Zwischenspeichers (14) über unabhängig voneinander über ein Register (13) aktivierbare Inverterstufen (9) mit den Ausgängen der Speicherstufen des Prüf­ speichers (10) verbunden sind.