DE4015283A1 - Synchronising frame structure in sync. digital hierarchy - Google Patents

Synchronising frame structure in sync. digital hierarchy

Info

Publication number
DE4015283A1
DE4015283A1 DE19904015283 DE4015283A DE4015283A1 DE 4015283 A1 DE4015283 A1 DE 4015283A1 DE 19904015283 DE19904015283 DE 19904015283 DE 4015283 A DE4015283 A DE 4015283A DE 4015283 A1 DE4015283 A1 DE 4015283A1
Authority
DE
Germany
Prior art keywords
cell
frame
word
recognized
poh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904015283
Other languages
German (de)
Inventor
Karl-Albert Dipl Ing Turban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19904015283 priority Critical patent/DE4015283A1/en
Priority to AT91105725T priority patent/ATE154483T1/en
Priority to EP91105725A priority patent/EP0453876B1/en
Priority to ES91105725T priority patent/ES2104629T3/en
Priority to DE59108745T priority patent/DE59108745D1/en
Priority to CA002040085A priority patent/CA2040085C/en
Priority to AU75036/91A priority patent/AU642235B2/en
Priority to FI911921A priority patent/FI105376B/en
Priority to US07/690,165 priority patent/US5251239A/en
Priority to JP9075591A priority patent/JP3205351B2/en
Publication of DE4015283A1 publication Critical patent/DE4015283A1/en
Priority to AU44507/93A priority patent/AU647336B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H04J3/0608—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Abstract

After recognition of the frame sync. word, its recognition unit (FRAME) is switched (S2) to a byte boundary corrector (ALIG) to which readers (SOH, POH) are connected for an indicator at a predetermined distance from the frame sync. word.The path overhead reader (POH) is switched (S) to a cell header decoder (CELL) which in turn is switched (S3) to the output line (AL). The incoming bit sequence is examined for regular cell headers and transferred in either frame or cell sync. mode.

Description

Einerseits ist eine Übertragung von Informationen mit einem externen Rahmen gemäß einer CCITT-Empfehlung G.708 und andererseits eine Übertragung von Zellen konstanter Länge ohne externen Rahmen bekannt.On the one hand, there is a transfer of information with an external framework in accordance with a CCITT recommendation G.708 and on the other hand a constant transfer of cells Length known without external frame.

Ein externer Rahmen gemäß einer durch das CCITT eingeführten synchronen digitalen Hierarchie SDH nach G.7088 besteht aus oktettorientierten synchronen Transportmodulen STM-1, mit einer Bitrate von 155 520 kbit/s.An external framework as defined by the CCITT introduced synchronous digital hierarchy according to SDH G.7088 consists of octet-oriented synchronous Transport modules STM-1, with a bit rate of 155 520 kbit / s.

Der Rahmen ist aus 270 Spalten mit je 9 Zeilen aufgebaut. Davon entfallen 9 × 9 Oktette auf einen Kopfabschnitt, section overhead SOH genannt, und 26 × 9 Oktette auf einen Nutzinformationsteil, payload genannt.The frame is made up of 270 columns with 9 rows each built up. Of these, 9 × 9 octets are for one Head section, called section overhead SOH, and 26 × 9 Octets on a payload.

Im section overhead SOH ist in der ersten Zeile ein Rahmensynchronwort mit einer Länge von 6 Oktette angeordnet. Ferner befindet sich im section overhead in der 4. Zeile ein Zeiger AU-4 PTR, der einen Pfadkopfteil, path overhead POH genannt, eines virtuellen Containers VC4 des Nutzinformationsteils adressiert. Im path overhead POH ist ein weiterer Zeiger H4 angeordnet, der Zellköpfe, Header genannt, eines 260 × 9 Oktette großen intern zellstrukturierten Containers C4 adressiert. Die Zellstruktur des Containers ermöglicht das asynchrone Übertragen von Daten in Form von ATM-Zellen (asynchrone Transport Module) innerhalb eines synchronen Rahmens (SDH).In the section overhead SOH, a frame sync word with a length of 6 octets is arranged in the first line. Furthermore, in the section overhead in the 4th line is a pointer AU-4 PTR, which addresses a path header, called path overhead POH, of a virtual container VC4 of the useful information part. A further pointer H 4 is arranged in the path overhead POH and addresses the cell heads, called headers, of a 260 × 9 octet sized internal cell structured container C 4 . The cell structure of the container enables the asynchronous transfer of data in the form of ATM cells (asynchronous transport modules) within a synchronous frame (SDH).

Bei rein zellstruktuierter Übertragung werden Zellen gleicher Länge mit einer Periodizität von 53 Oktetten übertragen, wobei jede Zelle 5 Oktette für einen Zellkopf und 48 Oktette für die Nutzinformation aufweist. Der Zellkopf ist mittels eines Codepolynoms codiert, so daß durch empfangsseitige Decodierung des Zellkopfes die nicht codierte Nutzinformation vom Zellkopf unterschieden werden kann.In the case of purely cell-structured transmission, cells become of equal length with a periodicity of 53 octets transmitted, each cell 5 octets for one Cell head and 48 octets for the payload having. The cell head is by means of a code polynomial encoded so that by decoding the receiver Cell head the non-coded payload from Cell head can be distinguished.

Ausgehend von diesen zwei nicht kompatiblen Datenstrukturen besteht die Aufgabe gemäß der Erfindung darin, ein Verfahren und eine Schaltungsanordnung zur Durchführung des Verfahrens anzugeben, das bzw. die es ermöglicht mit großer Zuverlässigkeit ohne erheblichen Mehraufwand die richtige Datenstruktur zu erkennen.Based on these two incompatible The task according to the invention is data structures therein, a method and a circuit arrangement for Implementation of the procedure to specify the it enables with great reliability without significant Additional effort to recognize the right data structure.

Diese Aufgabe wird verfahrenmäßig durch die Lehre des Patentanspruchs 1 und schaltungsmäßig durch die Lehre des Patentanspruchs 6 gelöst.This task is procedurally through the teaching of Claim 1 and circuitry through the teaching of claim 6 solved.

Das erfindungsgemäße Verfahren ermöglicht einen Übergang in zwei stationäre Zustände, wobei die Schaltungsanordnung mittels der Schalteinheiten die Reihenfolge der funktionalen Blöcke derart verändern kann, daß nicht lediglich eine Bypassanordnung (entweder Rahmenstruktur oder Zellstruktur) sondern eine flexible Nutzung aller funktionalen Blöcke ermöglicht wird und nur ein minimaler Schaltungsaufwand erforderlich ist.The method according to the invention enables a transition into two steady states, the Circuit arrangement by means of the switching units  Change the order of the functional blocks in this way can that not just a bypass arrangement (either Frame structure or cell structure) but a flexible one All functional blocks can be used and minimal circuitry is required.

Weitere vorteilhafte Ausgestaltungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.Further advantageous refinements of the subject the invention can be found in the subclaims.

Ein Ausführungsbeispiel wird im folgenden anhand der Zeichnungen erläutert.An embodiment is shown below with reference to Drawings explained.

Es zeigen:Show it:

Fig. 1 eine Struktur eines gemäß einer synchronen digitalen Hierarchie aufgebauten Rahmens, Fig. 1 shows a structure of a system constructed in accordance with a synchronous digital hierarchy frame,

Fig. 2 ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung und Fig. 2 is a block diagram of the circuit arrangement according to the invention and

Fig. 3 ein das erfindungsgemäße Verfahren angebender Zustandsgraph. Fig. 3 shows a method according to the invention is bender state graph.

Für eine durch das CCITT eingeführte synchrone digitale Hierarchie SDH, wird von einer Rahmenstruktur gemäß einer CCITT Empfehlung G.708 ausgegangen. Ein SDH-Rahmen besteht aus oktettorientierten synchronen Transportmodulen STM-1, die für Signale mit einer Bitrate von 155 520 kbit/s vorgesehen sind.For a synchronous digital one introduced by the CCITT Hierarchy SDH, is according to a frame structure a CCITT recommendation G.708. An SDH framework consists of octet-oriented synchronous Transport modules STM-1, which are used for signals with a Bit rate of 155 520 kbit / s are provided.

Wie in Fig. 1 gezeigt, ist der Rahmen aus 270 Spalten und 9 Zeilen für je 1 Oktett aufgebaut. Davon entfallen 9 × 9 Oktette auf einen Kopfabschnitt SOH, im folgenden section overhead SOH genannt, sowie 261 × 9 Oktette für die Nutzinformation, die mit payload bezeichnet wird. As shown in Fig. 1, the frame is made up of 270 columns and 9 rows for 1 octet each. Of these, 9 × 9 octets are for a header section SOH, hereinafter referred to as section overhead SOH, and 261 × 9 octets for the payload, which is referred to as payload.

In der ersten Zeile des section overhead SOH ist ein Rahmensynchronwort SYNC angeordnet, das eine Länge von 6 Oktetten aufweist und zur Rahmensynchronisation periodisch (vgl. Fig. 1) übertragen wird.In the first line of the section overhead SOH, a frame synchronization word SYNC is arranged, which has a length of 6 octets and is transmitted periodically (see FIG. 1) for frame synchronization.

Innerhalb der Nutzinformation befindet sich ein zellstrukturierter Container C4, der ein asynchrones zellstrukturierts Signal, ATM-Zellen, mit einer Bitrate von 149,76 Mbit/s übertragen kann.Within the useful information is a cell-structured container C 4 , which can transmit an asynchronous cell-structured signal, ATM cells, with a bit rate of 149.76 Mbit / s.

Dem Container C4 ist ein Pfadkopfteil, path overhead POH genannt, zugeordnet und der path overhead zusammen mit dem Container C4 bilden einen virtuellen Container VC4.The container C 4 is called a path overhead, path overhead POH, and the associated path overhead together with the container C 4 form a virtual container VC4.

Ein erster Zeiger AU-4 ist in Zeile 4 des section overhead SOH angeordnet und adressiert den virtuellen Container VC4, d. h. er zeigt auf den path overhead POH.A first pointer AU-4 is arranged in line 4 of the section overhead SOH and addresses the virtual container VC4, ie it points to the path overhead POH.

Im path overhead ist ein zweiter Zeiger H4, in der 6. Zeile, angeordnet, der den Anfang einer ATM-Zelle, d. h. den Header adressiert (vgl. Fig. 1).A second pointer H 4 , in the 6th line, is arranged in the path overhead and addresses the beginning of an ATM cell, ie the header (cf. FIG. 1).

In dem in Fig. 1 gezeigten Rahmenaufbau sind nur die für die Erfindung wesentlichen Informationen gezeigt. Eine detaillierte Beschreibung sind den CCITT Empfehlungen G.707, G.708, G.709 zu entnehmen.In the frame structure shown in FIG. 1, only the information essential for the invention is shown. A detailed description can be found in the CCITT recommendations G.707, G.708, G.709.

Bei einer rein zellstrukturierten Übertragung weisen die ATM-Zellen eine Periodizität von 53 Oktetten, mit 5 Oktetten für einen Zellkopf, im folgenden Header genannt, und 48 Oktetten für die Nutzinformation auf. Der Header ist mittels eines Codepolynoms codiert, so daß durch empfangsseitige Decodierung des Headers die nicht codierte Nutzinformation vom Header unterschieden werden kann. In the case of a purely cell-structured transmission, the ATM cells have a periodicity of 53 octets, with 5 Octets for a cell header, in the following header and 48 octets for the payload. The header is coded using a code polynomial, see above that by decoding the header at the receiving end Distinguished non-coded user information from the header can be.  

Ausgehend von den zwei zuvor geschilderten Datenstrukturen wird nun die erfindungsgemäße Schaltungsanordnung gemäß Fig. 2 und das erfindungsgemäße Verfahren zum Erkennen unterschiedlicher Datenstrukturen gemäß dem in Fig. 3 gezeigten Zustandsgraphen beschrieben.Starting from the two data structures described above, the circuit arrangement according to the invention according to FIG. 2 and the method according to the invention for recognizing different data structures according to the state graph shown in FIG. 3 will now be described.

Ein über eine Eingangsleitung EL ankommende Bitfolge wird einer Rahmensynchronworterkennungseinheit FRAME zugeführt, in der durch bitweises Vergleichen der ankommenden Bitfolge mit einem vorgegebenen das Rahmensynchronwort darstellenden Referenzbitmuster die ankommende Bitfolge überprüft wird.A bit sequence arriving via an input line EL becomes a frame synchronous word recognition unit FRAME supplied in the by bitwise comparison of the incoming bit sequence with a given that Reference bit pattern representing the frame sync word incoming bit sequence is checked.

Die Rahmensynchronworterkennungseinheit FRAME ist über eine erste Schalteinheit S1, in einer ersten Schaltstellung, an eine mit einer Ausgangsleitung AL verbundene Zellkopfdecodiereinheit CELL angeschlossen, so daß die die Rahmensynchronworterkennungseinheit transparent durchlaufende Bitfolge quasi gleichzeitig auf regelmäßig eingefügte Zellköpfe angebende Codeworte überprüft werden kann.The frame synchronous word recognition unit FRAME is connected via a first switching unit S 1 , in a first switch position, to a cell head decoding unit CELL connected to an output line AL, so that the bit sequence which runs through the frame synchronous word recognition unit can be checked quasi simultaneously for code words indicating regularly inserted cell heads.

In der Fig. 2 ist jeweils die erste Schaltstellung einer Schalteinheit mit durchgezogenem Strich und die zweite Schaltstellung mit unterbrochenem Strich dargestellt.In FIG. 2, the first switching position of a switching unit with which continues through line and the second switching position is shown with broken line, respectively.

Nach dem Erkennen eines Rahmensynchronwortes wird die Rahmensynchronworterkennungseinheit FRAME über eine zweite Schalteinheit S2, in zweiter Schaltstellung, mit Mitteln ALIG zum Ausrichten der empfangenen Bitfolge in Oktette, d. h. zur Oktettgrenzenkorrektur, und mit nachgeschalteten Mitteln SOH, POH zum Lesen eines in einem vorgegebenen Abstand zum Rahmensynchronwort angeordneten Zeigers verbunden, wobei die Mittel zum Lesen SOH, POH über die erste Schalteinheit S1 in zweiter Schaltstellung mit der Zellkopfdecodiereinheit CELL verbunden sind. Außerdem ist die Ausgangsleitung AL über eine dritte Schalteinheit S3, in zweiter Schaltstellung, mit der Zellkopfdecodiereinheit CELL verbunden (vgl. Fig. 2).After recognizing a frame sync word, the frame sync word recognition unit FRAME is switched over a second switching unit S 2 , in the second switch position, with means ALIG for aligning the received bit sequence in octets, ie for octet boundary correction, and with downstream means SOH, POH for reading one at a predetermined distance from Frame synchronous word arranged pointer connected, the means for reading SOH, POH are connected via the first switching unit S 1 in the second switching position to the cell head decoding unit CELL. In addition, the output line AL is connected to the cell head decoding unit CELL via a third switching unit S 3 , in the second switching position (cf. FIG. 2).

Die Mittel zum Lesen bestehen aus ersten Mitteln zum Lesen eines in dem Kopfabschnitt SOH des SDH-Rahmens, Zeile 4, Spalte 1 bis 9 angeordneten ersten Zeigers AU-4, der den Pfadkopfteil POH des zellstrukturierten virtuellen Containers VC4 adressiert und aus nachgeschalteten zweiten Mitteln zum Lesen eines im Pfadkopfteil POH, Zeile 6, angeordneten zweiten Zeigers H4, der den Anfang einer ATM-Zelle, d. h. des Zellkopfes angibt, so daß in der Zellkopfdecodiereinheit CELL ein Decodieren der Codewörter erfolgen kann.The means for reading consist of first means for reading a first pointer AU-4 arranged in the header section SOH of the SDH frame, line 4 , columns 1 to 9 , which addresses the path header POH of the cell-structured virtual container VC4 and of downstream second means for Reading a second pointer H 4 arranged in the path header POH, line 6 , which indicates the beginning of an ATM cell, ie the cell header, so that the code words can be decoded in the cell header decoding unit CELL.

Falls kein Rahmensynchronwort erkannt wird, aber ein Zellkopf richtig decodiert wurde, sind die ersten Schaltstellungen der drei Schalteinheiten S1, S2, S3 wirksam, so daß die ankommende Bitfolge über die Rahmensynchronworterkennungseinheit FRAME, dann über die erste Schalteinheit S1 zur Zellkopfdecodiereinheit CELL, dann über die zweite Schalteinheit S2 zu den Mitteln ALIG zum Ausrichten der Oktette und dann über die dritte Schalteinheit S3 zur Ausgangsleitung AL geleitet wird (vgl. Fig. 2). Zur Steuerung der funktionalen Blöcke FRAME, ALIG, SOH, POH, CELL ist eine Verbindung mit einer Steuereinheit C, wie in Fig. 2 gezeigt, vorgesehen.If no frame sync word is recognized, but a cell header has been correctly decoded, the first switching positions of the three switching units S 1 , S 2 , S 3 are effective, so that the incoming bit sequence via the frame sync word recognition unit FRAME, then via the first switching unit S 1 to the cell head decoding unit CELL , then via the second switching unit S 2 to the means ALIG for aligning the octets and then via the third switching unit S 3 to the output line AL (see FIG. 2). A connection to a control unit C, as shown in FIG. 2, is provided to control the functional blocks FRAME, ALIG, SOH, POH, CELL.

Das erfindungsgemäße Verfahren wird nun anhand des in Fig. 3 gezeigten Zustandsgraphen erläutert. The method according to the invention will now be explained on the basis of the state graph shown in FIG. 3.

Zu Beginn wird in einem Suchmodus HUNT die ankommende Bitfolge auf das vorgegebene Rahmensynchronwort und nachfolgend auf regelmäßig auftretende Zellköpfe hin überprüft.At the beginning, the incoming is in a search mode HUNT Bit sequence on the given frame sync word and subsequent to regularly occurring cell heads checked.

Werden ein Rahmensynchronwort oder ein Zellkopf richtig erkannt, so wird, wie im folgenden geschildert wird, in einen Rahmensynchronisiermodus bzw. in einen Zellsynchronisiermodus übergegangen.Will a frame sync word or cell header be correct recognized, as will be described in the following, in a frame synchronization mode or in one Cell synchronization mode passed.

Im Falle eines einmal richtig erkannten Zellkopfes CD1 (kein Rahmensynchronwort erkannt), wird in einen Zellenvorsynchronisierzustand PRE CELL übergegangen und wenn nacheinander wenigstens sechs Zellköpfe richtig erkannt werden CDX (X = 6), wird in einen stationären Zellensynchronzustand CELL SYNC übergegangen.In the case of a correctly recognized cell head CD1 (no frame sync word recognized) is converted into a Cell pre-sync state passed and if at least six cell heads are in order correctly be recognized CDX (X = 6), will be in a stationary Cell sync state passed to CELL SYNC.

Falls jedoch in einem Zellenvorsynchronisierzustand PRE CELL ein Rahmensynchronwort erkannt wird FSD1, wird in dem Rahmenvorsynchronisierzustand PRE FRAME übergegangen.However, if in a cell pre-synchronization state PRE CELL a frame sync word is recognized in FSD1 passed the frame pre-synchronization state PRE FRAME.

Entsprechend wird im Rahmenvorsynchronisierzustand PRE FRAME, wenn das Rahmensynchronwort nicht bestätigt, aber die vorgegebene Anzahl von Zellköpfen CDX richtig erkannt wurden, in den Zellenvorsynchronisierzustand PRE CELL übergegangen.Accordingly, in the frame pre-synchronization state PRE FRAME if the frame sync word is not confirmed but the specified number of CDX cell heads correctly were recognized in the cell pre-synchronization state PRE CELL passed over.

Somit sind erfindungsgemäß, ausgehend von einem Suchmodus HUNT jederzeit die beiden möglichen stationären Zustände FRAME SYNC, CELL SYNC erreichbar.Thus, according to the invention, starting from one Search mode HUNT the two possible at any time stationary states FRAME SYNC, CELL SYNC can be reached.

Wenn nun im Zellensynchronzustand CELL SYNC eine Anzahl y aufeinanderfolgender Zellköpfe falsch erkannt werden NPCDy, wird wieder in den Zellenvorsynchronisierzustand PRE FRAME und falls ein weiterer falscher Zellkopf erkannt CD1 wird zurück in den Suchmodus gegangen.If a number is now in the cell synchronization state CELL SYNC y successive cell heads are incorrectly recognized NPCDy, will go back to the cell pre-sync state  PRE FRAME and if another wrong cell head CD1 is returned to the search mode.

Genauso wird vom Rahmensynchronzustand FRAME SYNC in den Rahmenvorsynchronisierzustand PRE FRAME übergegangen, wenn entweder y falsche Zellköpfe hintereinander NPCDy oder m Rahmensynchronworte hintereinander nicht erkannt werden NFSDm, wobei infolge eines weiteren nicht erkannten Rahmensynchronwortes FSD1 in den Suchmodus zurückgegangen wird.In the same way, the frame sync state FRAME SYNC in the Frame pre-synchronization state PRE FRAME passed, if either y wrong cell heads in a row NPCDy or m frame sync words not recognized in succession become NFSDm, but due to another not recognized frame sync word FSD1 in the search mode is decreased.

Das erfindungsgemäße Verfahren erfordert zur Unterscheidung der unterschiedlichen Datenstrukturen keinerlei zusätzliche Informationen und die erfindungsgemäße Schaltungsanordnung kann zwei funktional grundlegend unterschiedliche Datenstrukturen bei minimalem Schaltaufwand zuverlässig erkennen.The method according to the invention requires Differentiation of the different data structures no additional information and the Circuit arrangement according to the invention can have two fundamentally different data structures Detect reliably with minimal switching effort.

Claims (8)

1. Verfahren zum Erkennen unterschiedlicher Datenstrukturen für asynchrone Transport Module übertragende Systeme, mit folgenden Schritten,
  • - Überprüfen (HUNT) einer ankommenden Bitfolge auf ein vorgegebenes Rahmensyncronwort und nachfolgendes Überprüfen (HUNT) der Bitfolge auf regelmäßig eingefügte Zellköpfe angebende Codeworte,
  • - Übergehen in einen Rahmensynchronisiermodus, wenn ein Rahmensynchronwort erkannt wird oder
  • - Übergehen in einen Zellensynchronisiermodus, wenn eine vorgebbare Anzahl aufeinanderfolgender Zellköpfe richtig erkannt werden.
1. Method for recognizing different data structures for asynchronous transport module-transmitting systems, with the following steps,
  • Checking (HUNT) of an incoming bit sequence for a given frame sync word and subsequent checking (HUNT) of the bit sequence for code words indicating regularly inserted cell heads,
  • - Change to a frame synchronization mode when a frame synchronization word is recognized or
  • - Switch to a cell synchronization mode if a predeterminable number of successive cell heads are correctly recognized.
2. Verfahren nach Anspruch 1, mit folgenden Schritten,
  • - Übergehen in einen Rahmenvorsynchronisierzustand (PRE FRAME), wenn ein gemäß einer Rahmenstruktur nach einer CCITT-Empfehlung G.708 vorgegebenes Rahmensynchronwort erkannt wird und Lesen wenigstens eines in einem vorgegebenen Abstand zum Rahmensynchronwort angeordneten Zeigers (AU-4), der einen zellstrukturierten Datenbereich (VC4) adressiert,
  • - Übergehen in einen Rahmensynchronisierzustand (FRAME SYNC), wenn adressiert durch den Zeiger aufeinanderfolgend eine vorgegebene Anzahl von Zellköpfen richtig erkannt werden und wenn eine vorgegebene Anzahl von Rahmensynchronwörter richtig erkannt werden.
2. The method according to claim 1, comprising the following steps,
  • - Transition to a frame pre-synchronization state (PRE FRAME) when a frame synchronization word specified according to a frame structure in accordance with a CCITT recommendation G.708 is recognized and reading at least one pointer (AU-4) arranged at a predetermined distance from the frame synchronization word that represents a cell-structured data area ( VC4) addressed,
  • - Transition to a frame synchronization state (FRAME SYNC) if a predetermined number of cell heads are successively correctly recognized by the pointer and if a predetermined number of frame synchronous words are correctly recognized.
3. Verfahren nach Anspruch 1, mit folgenden Schirtten,
  • - Übergehen in einen Zellenvorsynchronisierzustand (PRE CELL), wenn ein Zellkopf richtig erkannt wurde und
  • - Übergehen in einen Zellensynchronsisierzustand (CELL SYNC), wenn nacheinander wenigstens sechs Zellköpfe richtig erkannt werden.
3. The method according to claim 1, with the following layers,
  • - Transition to a cell pre-synchronization state (PRE CELL) if a cell head has been correctly recognized and
  • - Change to a cell synchronization state (CELL SYNC) if at least six cell heads are successively recognized.
4. Verfahren nach Anspruch 3, mit folgendem Schritt,
  • - Übergehen in den Rahmenvorsynchronsierzustand (PRE FRAME), wenn im Zellenvorsynchronisierzustand (PRE CELL) ein Rahmensynchronwort erkannt wird.
4. The method according to claim 3, with the following step,
  • - Change to the frame pre-synchronization state (PRE FRAME) if a frame synchronization word is recognized in the cell pre-synchronization state (PRE CELL).
5. Verfahren nach Anspruch 3, mit folgendem Schritt,
  • - übergehen in den Zellenvorsynchronisierzustand (PRE CELL), wenn im Rahmenvorsynchronisierzustand (PRE FRAME) das vorgegebene Rahmensynchronwort nicht in der vorgegebenen Anzahl erkannt wird, aber die vorgegebene Anzahl von Zellköpfen richtig erkannt werden.
5. The method according to claim 3, with the following step,
  • - Transition to the cell pre-synchronization state (PRE CELL) if, in the frame pre-synchronization state (PRE FRAME), the specified frame synchronization word is not recognized in the specified number, but the specified number of cell heads are correctly recognized.
6. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Patentansprüche, bei der eine mit einer Eingangsleitung (EL) verbundene Rahmensynchronworterkennungseinheit (FRAME) über eine erste Schalteinheit (S1) in erster Schaltstellung mit einer mit einer Ausgangsleitung (AL) verbundenen Zellkopfdecodiereinheit (CELL) verbunden ist, und bei der nach Erkennen eines Rahmensynchronwortes die Rahmensynchronworterkennungseinheit (FRAME) über eine zweite Schalteinheit (S2) in zweiter Schaltstellung mit Mitteln (SOH, POH) zum Lesen eines in einem vorgegebenen Abstand zum Rahmensynchronwort angeordneten Zeigers und über die erste Schalteinheit (S1) in zweiter Schaltstellung die Mittel zum Lesen (SOH, POH) mit der Zellkopfdecodiereinheit (CELL) verbunden werden.6. Circuit arrangement for carrying out the method according to one of the preceding claims, in which a frame synchronous word recognition unit (FRAME) connected to an input line (EL) via a first switching unit (S 1 ) in the first switching position with a cell head decoding unit (CELL) connected to an output line (AL) ) is connected, and in which, after recognition of a frame sync word, the frame sync word recognition unit (FRAME) via a second switching unit (S 2 ) in the second switching position with means (SOH, POH) for reading a pointer arranged at a predetermined distance from the frame sync word and via the first switching unit (S 1 ) in the second switching position, the means for reading (SOH, POH) are connected to the cell head decoding unit (CELL). 7. Schaltungsanordnung nach Anspruch 6, bei der Mittel (ALIG) zum Ausrichten der empfangenen Bitfolge in Oktette den Mitteln zum Lesen des Zeigers (SOH, POH) vorgeschaltet sind, bei der die Mittel (ALIG) zum Ausrichten über die zweite Schalteinheit (S2) in erster Schaltstellung mit der Zellkopfdecodiereinheit (CELL) und in zweiter Schaltstellung mit der Rahmensynchronworterkennungseinheit (FRAME) verbunden sind und bei der die Ausgangsleitung (AL) über eine dritte Schalteinheit (S3) in erster Schaltstellung mit den Mitteln zum Ausrichten (ALIG) bzw. in zweiter Schaltstellung mit der Zellkopfdecodiereinheit (CELL) verbunden sind.7. Circuit arrangement according to claim 6, in which means (ALIG) for aligning the received bit sequence in octets are connected upstream of the means for reading the pointer (SOH, POH), in which the means (ALIG) for aligning via the second switching unit (S 2 ) are connected in the first switching position to the cell head decoding unit (CELL) and in the second switching position to the frame synchronous word recognition unit (FRAME) and in which the output line (AL) is connected via a third switching unit (S 3 ) in the first switching position with the means for alignment (ALIG) or are connected to the cell head decoding unit (CELL) in the second switching position. 8. Schaltungsanordnung nach Anspruch 7, bei der, bei Verwendung einer Rahmenstruktur gemäß der CCITT-Empfehlung G.708, die Mittel zum Lesen (SOH, POH) aus ersten Mitteln zum Lesen eines in einem Kopfabschnitt (SOH), Zeile 4, Spalte 1 bis 9 angeordneten ersten Zeigers (AU-4), der einen Pfadkopfteil (POH) eines zellstruktierten virtuellen Containers (VC4) adressiert und aus nachgeschalteten zweiten Mitteln zum Lesen eines im Pfadkopfteil (POH), Zeile 6, angeordneten zweiten Zeigers (H4), der Zellköpfte des Containers (C4) adressiert, besteht.8. Circuit arrangement according to claim 7, wherein, when using a frame structure according to CCITT recommendation G.708, the means for reading (SOH, POH) from first means for reading one in a header section (SOH), line 4 , column 1 to 9 arranged first pointer (AU-4), which addresses a path header (POH) of a cell-structured virtual container (VC 4 ) and from downstream second means for reading a second pointer (H 4 ) arranged in the path header (POH), line 6 addressing the cell heads of the container (C 4 ) exists.
DE19904015283 1990-04-21 1990-05-12 Synchronising frame structure in sync. digital hierarchy Withdrawn DE4015283A1 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
DE19904015283 DE4015283A1 (en) 1990-05-12 1990-05-12 Synchronising frame structure in sync. digital hierarchy
AT91105725T ATE154483T1 (en) 1990-04-21 1991-04-11 SYNCHRONIZATION METHOD FOR SDH SYSTEMS AND METHOD AND CIRCUIT ARRANGEMENT FOR RECOGNIZING DIFFERENT DATA STRUCTURES
EP91105725A EP0453876B1 (en) 1990-04-21 1991-04-11 Synchronisation method for SDH-systems and method and circuit for the recognition of various data structures
ES91105725T ES2104629T3 (en) 1990-04-21 1991-04-11 SYNCHRONIZATION METHOD FOR SDH SYSTEMS AND METHOD AND CIRCUIT TO RECOGNIZE VARIOUS DATA STRUCTURES.
DE59108745T DE59108745D1 (en) 1990-04-21 1991-04-11 Synchronization method for SDH systems as well as method and circuit arrangement for recognizing different data structures
CA002040085A CA2040085C (en) 1990-04-21 1991-04-15 Synchronizing method for sdh systems as well as method of and circuit arrangement for identifying different data structures
AU75036/91A AU642235B2 (en) 1990-04-21 1991-04-16 A synchronising method for SDH systems, and method of and circuit arrangement for identifying different data structures
FI911921A FI105376B (en) 1990-04-21 1991-04-19 A synchronization method for SDH systems and a method and switching arrangement for identifying different data structures
US07/690,165 US5251239A (en) 1990-04-21 1991-04-22 Synchronizing method for SDH systems as well as method of and circuit arrangement for identifying different data structures
JP9075591A JP3205351B2 (en) 1990-04-21 1991-04-22 Synchronization method for synchronous digital hierarchical system and method and circuit for identifying different data structures
AU44507/93A AU647336B2 (en) 1990-04-21 1993-08-09 Means for identifying data structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904015283 DE4015283A1 (en) 1990-05-12 1990-05-12 Synchronising frame structure in sync. digital hierarchy

Publications (1)

Publication Number Publication Date
DE4015283A1 true DE4015283A1 (en) 1991-11-14

Family

ID=6406262

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904015283 Withdrawn DE4015283A1 (en) 1990-04-21 1990-05-12 Synchronising frame structure in sync. digital hierarchy

Country Status (1)

Country Link
DE (1) DE4015283A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4217911A1 (en) * 1992-05-30 1993-12-02 Bundesrep Deutschland Receiver end digital signal timing recovery - providing timing recovery for constant bit rate digital signals after cell structure async. transmission
DE4429595C1 (en) * 1994-08-20 1995-06-29 Philips Patentverwaltung Digital data transmission system for ATM cells transporting 34 368 Kbit/s PDH signals
DE19740106A1 (en) * 1997-09-12 1999-03-18 Alsthom Cge Alcatel Method for establishing logical connections in a synchronous digital communication network, network element and management system
DE19740107A1 (en) * 1997-09-12 1999-03-18 Alsthom Cge Alcatel Method for transmitting data packets and network element suitable for carrying out the method
DE19901666A1 (en) * 1999-01-18 2000-07-20 Deutsche Telekom Ag Device and method for the synchronization of stream ciphers in ATM networks
WO2010080837A1 (en) * 2009-01-06 2010-07-15 Futurewei Technologies, Inc. Field framing with built-in information

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3833184A1 (en) * 1988-09-30 1990-04-05 Standard Elektrik Lorenz Ag Method and circuit arrangement for establishing frame synchronisation in a time-division multiplex system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3833184A1 (en) * 1988-09-30 1990-04-05 Standard Elektrik Lorenz Ag Method and circuit arrangement for establishing frame synchronisation in a time-division multiplex system

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
- DE-Buch: SCHICKER, Pietro: Datenübertragung und Rechnernetze., B.G.Teuber Stuttgart 1983, S.12-17 *
- FR-Z: THOMAS, A. *
- US-Z: MINZER, Steven E.: Broadband ISDN and Asyn- chronous Transfer Mode (ATM). In: IEEE Communi- cations Magazine, Sept. 1989, S.17-24 *
DE-Z: SCHNEIDER, Herbert: Mit ATM zur bitraten- variablen Kommunikation. In. telcom report 13, 1990, H.1, S.4-7 *
u.a.: Asynchronous Time-DivisionTechniques. In: ISS 84, Florence, 7-11 May 1984 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4217911A1 (en) * 1992-05-30 1993-12-02 Bundesrep Deutschland Receiver end digital signal timing recovery - providing timing recovery for constant bit rate digital signals after cell structure async. transmission
DE4429595C1 (en) * 1994-08-20 1995-06-29 Philips Patentverwaltung Digital data transmission system for ATM cells transporting 34 368 Kbit/s PDH signals
DE19740106A1 (en) * 1997-09-12 1999-03-18 Alsthom Cge Alcatel Method for establishing logical connections in a synchronous digital communication network, network element and management system
DE19740107A1 (en) * 1997-09-12 1999-03-18 Alsthom Cge Alcatel Method for transmitting data packets and network element suitable for carrying out the method
DE19901666A1 (en) * 1999-01-18 2000-07-20 Deutsche Telekom Ag Device and method for the synchronization of stream ciphers in ATM networks
WO2010080837A1 (en) * 2009-01-06 2010-07-15 Futurewei Technologies, Inc. Field framing with built-in information
US8270832B2 (en) 2009-01-06 2012-09-18 Futurewei Technologies, Inc. Method and apparatus for synchronization in a passive optical network
US8351787B2 (en) 2009-01-06 2013-01-08 Futurewei Technologies, Inc. Field framing with built-in information

Similar Documents

Publication Publication Date Title
EP0453876B1 (en) Synchronisation method for SDH-systems and method and circuit for the recognition of various data structures
DE69433230T2 (en) Transmitter and receiver for scrambled data provided with error correction protection in a transmission frame with cell loss detection
EP0078903B1 (en) Method and arrangement for assuring the initial synchronization of a telegram within a receiver, the telegram consisting of bit impulse sequences
DE2838757A1 (en) INTERFACE CIRCUIT FOR TIME MULTIPLEX CABLES OF MESSAGE SWITCHING SYSTEMS
DE2643944A1 (en) TIME MULTIPLEX SYSTEM WITH A SIGNAL EXTRACTION CIRCUIT
EP0123893A1 (en) Method and circuit for picture error correction
EP0701342B1 (en) Transmission system for transmitting and detecting the frame beginning of a frame synchronized signal
DE69333635T2 (en) 5B6B coding for distributed channel transmission
DE2924922A1 (en) METHOD AND CIRCUIT ARRANGEMENT FOR CLOCK SYNCHRONIZATION WHEN TRANSMITTING DIGITAL MESSAGE SIGNALS
DE4015283A1 (en) Synchronising frame structure in sync. digital hierarchy
DE19818514A1 (en) Process for frame synchronization in a time division multiplex system
DE3201934A1 (en) SYSTEM FOR TRANSMITTING DIGITAL INFORMATION SIGNALS
EP0101056B1 (en) Synchronisation arrangement
EP0195421B1 (en) Method and arrangement for the synchronisation of digital information signals
WO1987004035A1 (en) System for simultaneous operation of several terminals on a network terminating unit of a wide-band network
DE3230943C2 (en)
DE3328834C2 (en)
DE4012762A1 (en) Synchronisation system for digital hierarchy network - detects frame sync. words and decoded header codewords to switch to sync. state
EP0124906A2 (en) Digital signal multiplex apparatus
DE4437417A1 (en) Method for monitoring digital signal connections
EP0301481B1 (en) Synchronisation device for a demultiplexer of digital signals
DE3735377A1 (en) Method for synchronizing a time-division multiplex system for a transmission of packets of uniform length
DE3438369A1 (en) Digital data transmission system
DE19722032A1 (en) Transmission system for STM-1 signals of sync. digital hierarchy
DE4217003A1 (en) Method and circuit arrangement for restoring the correct number of cells in a disturbed ATM connection

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8139 Disposal/non-payment of the annual fee