DE3735377A1 - Method for synchronizing a time-division multiplex system for a transmission of packets of uniform length - Google Patents

Method for synchronizing a time-division multiplex system for a transmission of packets of uniform length

Info

Publication number
DE3735377A1
DE3735377A1 DE19873735377 DE3735377A DE3735377A1 DE 3735377 A1 DE3735377 A1 DE 3735377A1 DE 19873735377 DE19873735377 DE 19873735377 DE 3735377 A DE3735377 A DE 3735377A DE 3735377 A1 DE3735377 A1 DE 3735377A1
Authority
DE
Germany
Prior art keywords
input
output
time
code word
time slots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873735377
Other languages
German (de)
Inventor
Horst Dipl Ing Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19873735377 priority Critical patent/DE3735377A1/en
Publication of DE3735377A1 publication Critical patent/DE3735377A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

Each packet contains an overhead and a data field. The overhead contains, for example, a logical channel number which specifies the destination of the packet. When this channel number is corrupted, the packet is misdirected and can cause interference at the wrong receiver. The novel method is intended to detect the beginning of the individual packets and to avoid misdirection of packets. In each packet, m time slots for an overhead (K), x time slots for a code word (CW) and n-x time slots for a data field (D*) are provided. The code word (CW) is derived from the bit sequence of the overhead (K) in accordance with a particular rule. At the receiving end, an m-bit sequence, which can be arbitrarily offset laterally with respect to the overhead (K), is selected from the received bit sequence. From the m-bit sequence, a code word, which is compared with the x-bit sequence corresponding in time, is derived in accordance with the same rule. In the case of non-correspondence, the m-bit sequence is shifted by 1 bit. This is repeated until a correspondence of the code words is given. Synchronicity is only assumed, however, if the correspondence occurs several times. Correspondingly, loss of synchronicity is only detected when non-correspondence occurs later several times. In this method, time-division multiplex systems can [lacuna] for a transmission of packets of uniform length ... Original abstract incomplete. <IMAGE>

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur Synchronisation eines digitalen Nachrichtenübertragungs­ systems, bei dem die zu übertragenden Zeitmultiplexsignale sen­ deseitig in Pakete einheitlicher Länge unterteilt werden, die jeweils m Zeitschlitze für einen Kopf wie eine Adresse und n Zeitschlitze für ein Datenfeld aufweisen, und bei dem empfangs­ seitig aus einem Synchronisiersignal die Paketanfänge ermittelt werden.The invention relates to a method and an arrangement to synchronize a digital message transmission systems in which the time-division multiplex signals to be transmitted be divided into packets of uniform length, which each m time slots for a head like an address and n Have time slots for a data field, and at the receiving the packet beginnings determined from a synchronization signal will.

Ein derartiges Verfahren ist aus der Europäischen Patentschrift 01 08 028 B1 bekannt. In dem dort beschriebenen System wird in jeder nicht mit einem Paket besetzten Zeitschlitzgruppe m+n an­ stelle eines Kopfes ein Intervall-Synchronisations-Signal über­ tragen, das aber nicht als Kopf verwendbar ist. Der verbleiben­ de Teil der Zeitschlitzgruppe m+n wird mit irgendeiner Signal­ folge gefüllt. Eine empfangsseitige Synchronisierschaltung er­ kennt das Intervall-Synchronisations-Signal und damit den Be­ ginn der einzelnen Pakete.Such a method is from the European patent 01 08 028 B1 known. In the system described there, in each time slot group m + n not occupied by a packet put an interval synchronization signal over a head wear, but which can not be used as a head. The remain en Part of the time slot group m + n becomes with some signal follow filled. A receiving-side synchronization circuit he knows the interval synchronization signal and thus the loading start of the individual packages.

Der Kopf beinhaltet beispielsweise eine logische Kanalnummer, die angibt, wohin das Paket geleitet werden soll. Bei einer Verfälschung dieser Kanalnummer wird das Paket fehlgeleitet und kann beim falschen Empfänger unter Umständen eine Störung ver­ ursachen.For example, the header contains a logical channel number, which indicates where the package should go. At a Corruption of this channel number will result in the packet being misdirected and can cause a malfunction in the wrong recipient causes.

Aus dem "CCITT Red Book", Vol. III-Fasicle III.3, Digital Net­ works-Transmission Systems and Multiplexing Equipment, Genf, 1985, Seiten 70-72 ist weiter ein CRC-Verfahren (Cydic Redun­ dancy Check) zur Fehlererkennung beschrieben. Eine mögliche schaltungstechnische Realisierung eines CRC-Verfahrens ist aus der US-PS 43 97 020 bekannt.From the "CCITT Red Book", Vol. III-Fasicle III.3, Digital Net works-Transmission Systems and Multiplexing Equipment, Geneva, 1985, pages 70-72 is also a CRC process (Cydic Redun dancy check) for error detection. A possible  Circuit implementation of a CRC process is over the US-PS 43 97 020 known.

Aus dem "Handbuch der digitalen Schaltungen", Zuiderveen, 2. Auflage, Franzis-Verlag GmbH, München, 1985, Seiten 370-371 ist schließlich eine Paritätskontrolle mittels Prüfbits be­ kannt. Bei gerader Paritätskontrolle wird ein Prüfbit mit einem Zustand logisch "1" gesetzt, wenn die Anzahl der Datenbits im selben Zustand ungerade ist. Bei ungerader Paritätskontrolle wird das Prüfbit gesetzt, wenn die im Datenbyte vorhandenen Ein­ sen in ihrer Anzahl gerade sind.From the "Handbook of digital circuits", Zuiderveen, 2nd edition, Franzis-Verlag GmbH, Munich, 1985, pages 370-371 is finally a parity check using check bits knows. In the case of an even parity check, a check bit with a State logic "1" set if the number of data bits in the same condition is odd. If the parity check is odd the check bit is set when the on in the data byte are even in number.

Bei einem anderen Verfahren wird die Anzahl der Datenbits im Zu­ stand logisch "1" gezählt. Das Ergebnis wird als binäre Zahl in Form einer Prüfbitgruppe dem Datenbyte angehängt.In another method, the number of data bits in the Zu was logically counted "1". The result is shown as a binary number Form of a check bit group appended to the data byte.

Aufgabe der Erfindung ist es, den Beginn der einzelnen Pakete zu erkennen und eine Fehlleitung von Paketen zu vermeiden.The object of the invention is the beginning of the individual packages to recognize and avoid misdirection of packets.

Ausgehend von einem Verfahren der einleitend geschilderten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß von dem Datenfeld sendeseitig x Zeitschlitze für ein erstes Codewort vorgesehen werden, das zur Fehlererkennung aus dem Kopf abge­ leitet ist, daß empfangsseitig aus einem m Zeitschlitze umfassenden Prüfteil des Zeitmultiplexsignals ein zweites Co­ dewort in gleicher Weise wie das erste Codewort abgeleitet wird, daß beide Codewörter empfangsseitig verglichen werden, daß bei mangelnder Übereinstimmung der Prüfteil im Zeitmulti­ plexsignal um ein Bit verschoben und der Vergleich wiederholt wird, daß bei einer bestimmten Anzahl von aufeinanderfolgen­ den Übereinstimmungen Synchronismus signalisiert wird, daß bei einer anschließenden bestimmten Anzahl von aufeinanderfolgen­ den Nichtübereinstimmungen ein Ausfall des Synchronismus fest­ gestellt wird und daß bei jeder Nichtübereinstimmung die Wei­ tergabe des zugehörigen Paketes gesperrt wird. Based on a procedure of the type described in the introduction This object is achieved in that the Data field on the transmission side x time slots for a first code word be provided, the abge for error detection from the head is that on the receiving side from an m time slots comprehensive test part of the time division multiplex signal a second Co word derived in the same way as the first code word is that both code words are compared at the receiving end, that in the event of a mismatch, the test part in time multiple plex signal shifted by one bit and the comparison repeated will that at a certain number of consecutive the matches synchronism is signaled that at a subsequent number of consecutive the non-conformities determined a failure of synchronism is put and that with each mismatch the Wei transfer of the associated package is blocked.  

Vorteilhaft ist es, wenn die Codewörter nach einem CRC4-Verfah­ ren, nach einem Paritätsbitverfahren oder nach einem Verfahren gebildet werden, bei dem die Anzahl der Logisch-"1"-Bits im Kopf gezählt werden.It is advantageous if the code words follow a CRC4 procedure ren, after a parity bit procedure or after a procedure are formed in which the number of logic "1" bits in the head be counted.

Eine Anordnung zur sendeseitigen Durchführung des erfindungs­ gemäßen Verfahrens ist derart ausgebildet, daß eine Blockprü­ fungseinrichtung vorgesehen ist, deren Eingang mit einem Ein­ gang für den Kopf verbunden ist, und daß ein Multiplexer vor­ gesehen ist, dessen erster Eingang mit dem Eingang für den Kopf, dessen zweiter Eingang mit dem Ausgang der Blockprüfungs­ einrichtung und dessen dritter Eingang mit einem Eingang für das verkürzte Datenfeld verbunden ist und dessen Ausgang als Aus­ gang für das Zeitmultiplexsignal dient.An arrangement for the transmission side implementation of the Invention According to the method is designed such that a block test is provided, the input with an on gang for the head is connected, and that a multiplexer before seen, the first entrance with the entrance for the Head, the second input with the output of the block test facility and its third entrance with an entrance for the shortened data field is connected and its output as off gear for the time-division multiplex signal is used.

Eine Anordnung zur empfangsseitigen Durchführung des erfin­ dungsgemäßen Verfahrens ist derart aufgebaut, daß eine Einrich­ tung zur Ableitung des zweiten Codewortes vorgesehen ist, deren Eingang mit dem Gesamteingang verbunden ist, daß ein Verglei­ cher zum Vergleich beider Codewörter vorgesehen ist, dessen erster Eingang mit dem Gesamteingang dessen zweiter Eingang mit dem Ausgang der Einrichtung zur Ableitung des zweiten Codewor­ tes verbunden sind, daß eine Auswerteeinrichtung für die Ver­ gleichsergebnisse vorgesehen ist, deren Eingang mit dem Ausgang des Vergleichers verbunden ist und deren Ausgang ein Synchronsi­ gnal abgeben kann, daß eine Paketsperreinrichtung vorgesehen ist, deren Eingang mit dem Gesamteingang und deren Steuereingang mit dem Ausgang des Vergleichers verbunden sind und deren Aus­ gang die gültigen Pakete abgibt und daß eine Taktzentrale vorge­ sehen ist, deren erster Eingang über eine Taktrückgewinnungsein­ richtung mit dem Gesamteingang, deren zweiter Eingang mit der Auswerteeinrichtung, deren erster Ausgang mit der Einrichtung zur Ableitung des zweiten Codewortes deren zweiter Ausgang mit dem Vergleicher und deren dritter Ausgang mit der Auswerteein­ richtung für die Vergleichsergebnisse verbunden sind.An arrangement for the reception of the inventions The inventive method is constructed such that a Einrich device for deriving the second code word is provided, the Input connected to the total input that a comparison cher is provided to compare the two code words, the first input with the total input whose second input with the output of the device for deriving the second code word tes are connected that an evaluation device for the Ver Equal results is provided, their input with the output of the comparator is connected and the output of which is a synchronizer can signal that a packet locking device is provided is, their input with the total input and their control input are connected to the output of the comparator and their off gang delivers the valid packets and that a clock center pre is seen, the first input of which is via a clock recovery direction with the total entrance, the second entrance with the Evaluation device, its first output with the device to derive the second code word with its second output the comparator and its third output with the evaluation direction for the comparison results.

Anhand eines Ausführungsbeispieles wird die Erfindung nachstehend näher erläutert.The invention is described below using an exemplary embodiment explained in more detail.

Fig. 1 zeigt den Pulsrahmen eines Pakets nach dem Stand der Technik, Fig. 1 shows the pulse frame of a package according to the prior art,

Fig. 2 zeigt den Pulsrahmen eines Pakets gemäß der Erfindung, Fig. 2 shows the pulse frame of a package according to the invention,

Fig. 3 zeigt eine sendeseitige Anordnung und Fig. 3 shows a transmission-side arrangement and

Fig. 4 zeigt eine empfangsseitige Anordnung. Fig. 4 shows a receiving-side arrangement.

Fig. 1 zeigt den Pulsrahmen eines Pakets fester Länge mit einem Kopf K, der m Zeitschlitze einnimmt, und mit einem Datenfeld D, das n Zeitschlitze ausfüllt. Fig. 1 shows the pulse frame of a packet of fixed length with a head K , which occupies m time slots, and with a data field D , which fills n time slots.

Fig. 2 zeigt den Pulsrahmen eines Pakets gemäß der Erfindung mit einem Kopf K, der m Zeitschlitze füllt, mit einem Codewort CW, das x Zeitschlitze benötigt, und mit einem verkürzten Daten­ feld D, das n-x Zeitschlitze ausfüllt. Fig. 2 shows the pulse frame of a packet according to the invention with a head K , which fills m timeslots, with a code word CW, which requires x timeslots, and with a shortened data field D , which fills nx timeslots.

Sendeseitig wird das Codewort CW aus der Bitfolge des Kopfes K abgeleitet und gesendet. Empfangsseitig wird ein Fenster aus m Zeitschlitzen gebildet, durch das ein beliebiger Teil des Pakets erfaßt werden kann. Aus diesem Teil wird nach derselben Regel wie auf der Sendeseite ein Codewort abgeleitet, das mit dem emp­ fangenen Codewort verglichen wird. Bei jeder Nichtübereinstim­ mung wird das Fenster um ein Bit verschoben. Bei einer bestimm­ ten Anzahl von aufeinander folgenden Übereinstimmungen wird Syn­ chronismus angenommen. Ergeben sich später mehrere aufeinander­ folgende Nichtübereinstimmungen, dann wird ein Ausfall der Syn­ chronisation festgestellt.On the transmission side, the code word CW is derived from the bit sequence of the head K and sent. At the receiving end, a window is formed from m time slots through which any part of the packet can be captured. A code word is derived from this part according to the same rule as on the transmission side, which is compared with the received code word. Every time there is a mismatch, the window is shifted by one bit. With a certain number of consecutive matches, synchronism is assumed. If there are several consecutive mismatches later, a failure of the synchronization is determined.

Fig. 3 zeigt die sendeseitige Anordnung zur Durchführung des erfindungsgemäßen Verfahrens. Sie enthält eine Blockprüfungsein­ richtung 3 und einen Multiplexer 4. Fig. 3 shows the transmission-side device for carrying out the inventive method. It contains a Blockprüfungsein device 3 and a multiplexer 4th

In der Blockprüfungseinrichtung 3 wird das Codewort CW aus der Bitfolge des Kopfes K am Eingang 1 abgeleitet. Der Multiplexer 4 faßt die Bitfolgen des Kopfes K, des Codewortes CW und des verkürzten Datenfeldes D zu einem Zeitmultiplexsignal zusam­ men, das am Ausgang 5 des Multiplexers ausgesendet wird.In the block checking device 3 , the code word CW is derived from the bit sequence of the head K at the input 1 . The multiplexer 4 summarizes the bit sequences of the head K , the code word CW and the shortened data field D to a time-division multiplex signal which is sent out at the output 5 of the multiplexer.

Fig. 4 zeigt die empfangsseitige Anordnung zur Durchführung des erfindungsgemäßen Verfahrens. Sie enthält eine Taktrückge­ winnungseinrichtung 7, eine Einrichtung 8 zur Ableitung des zweiten Codewortes, eine Taktzentrale 9, einen Vergleicher 10, eine Paketsperreinrichtung 11 und eine Auswerteeinrichtung 12. In der Taktrückgewinnungseinrichtung 7 wird aus dem am Eingang 6 empfangenen Zeitmultiplexsignal der Takt gewonnen. Dieser wird der Taktzentrale 9 zugeführt. In der Einrichtung 8 wird aus der im "Fenster" auftauchenden Bitfolge das zweite Codewort abgelei­ tet und dem Vergleicher 10 zugeführt. Dort wird es mit dem Code­ wort des Zeitmultiplexsignals am Eingang 6 in den Zeitschlitzen x verglichen. Meldet der Vergleicher 10 an die Auswerteeinrich­ tung 12, daß keine Übereinstimmung vorliegt, dann veranlaßt die­ se über die Taktzentrale 9 eine Verschiebung des Fensters in der Einrichtung 8. Meldet der Vergleicher 10 dagegen eine Überein­ stimmung und empfängt die Auswerteeinrichtung 12 anschließend eine bestimmte Anzahl weiterer entsprechender Meldungen, dann gibt sie am Ausgang 14 ein Synchronsignal ab. Meldet der Ver­ gleicher 10 Nichtübereinstimmung, dann wird die Übertragung des Zeitmultiplexsignals vom Eingang 6 zum Ausgang 13 für das zuge­ hörige Paket gesperrt. Fig. 4 shows the receiving-side device for carrying out the inventive method. It contains a clock recovery device 7 , a device 8 for deriving the second code word, a clock center 9 , a comparator 10 , a packet blocking device 11 and an evaluation device 12 . The clock is obtained in the clock recovery device 7 from the time-division multiplex signal received at the input 6 . This is fed to the clock center 9 . In the device 8 , the second code word is derived from the bit sequence appearing in the "window" and fed to the comparator 10 . There it is compared with the code word of the time-division multiplex signal at input 6 in time slots x . If the comparator 10 reports to the evaluation device 12 that there is no match, then this causes a shift of the window in the device 8 via the clock center 9 . On the other hand, if the comparator 10 reports a match and the evaluation device 12 then receives a certain number of further corresponding messages, then it outputs a synchronizing signal at the output 14 . If the comparator reports 10 mismatch, then the transmission of the time-division multiplex signal from input 6 to output 13 is blocked for the associated packet.

Claims (6)

1. Verfahren zur Synchronisation eines digitalen Nachrichten­ übertragungssystems, bei dem die zu übertragenden Zeitmultiplex­ signale sendeseitig in Pakete einheitlicher Länge unterteilt werden, die jeweils m Zeitschlitze für einen Kopf (K) wie eine Adresse und n Zeitschlitze für ein Datenfeld (D) aufweisen, und bei dem empfangsseitig aus einem Synchronisiersignal die Pa­ ketanfänge ermittelt werden, dadurch gekennzeichnet,
daß von dem Datenfeld (D) sendeseitig x Zeitschlitze für ein erstes Codewort (CW) vorgesehen werden, das zur Fehlererkennung aus dem Kopf (K) abgeleitet ist,
daß empfangsseitig aus einem m Zeitschlitze umfassenden Prüfteil des Zeitmultiplexsignals ein zweites Codewort in gleicher Weise wie das erste Codewort abgeleitet wird,
daß beide Codewörter empfangsseitig verglichen werden, daß bei mangelnder Übereinstimmung der Prüfteil im Zeitmulti­ plexsignal um ein Bit verschoben und der Vergleich wiederholt wird,
daß bei einer bestimmten Anzahl von aufeinanderfolgenden Über­ einstimmungen Synchronismus signalisiert wird, daß bei einer anschließenden bestimmten Anzahl von aufeinan­ derfolgenden Nichtübereinstimmungen ein Ausfall des Synchronis­ mus festgestellt wird und
daß bei jeder Nichtübereinstimmung die Weitergabe des zugehö­ rigen Pakets gesperrt wird.1. A method for synchronizing a digital message transmission system, in which the time-division multiplex signals to be transmitted are divided on the transmission side into packets of uniform length, each having m time slots for a header ( K ) such as an address and n time slots for a data field ( D ), and in which the packet starts are determined on the receiving side from a synchronization signal, characterized in that
that x time slots for a first code word (CW) are provided on the transmission side by the data field ( D ), which are derived from the header ( K ) for error detection,
that a second code word is derived on the receiving side from a test part of the time-division multiplex signal comprising m time slots in the same way as the first code word,
that the two code words are compared at the receiving end, that if there is a mismatch, the test part in the time-division multiplex signal is shifted by one bit and the comparison is repeated,
that with a certain number of consecutive matches synchronism is signaled that with a subsequent certain number of consecutive mismatches a failure of the synchronism is determined and
that the distribution of the associated package is blocked with each mismatch. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Codewörter nach einem CRC4-Verfahren (Cyclic Redun­ dancy Check) gebildet werden.2. The method according to claim 1, characterized, that the code words according to a CRC4 method (Cyclic Redun dancy check). 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Codewörter nach einem Paritätsbitverfahren gebildet werden.3. The method according to claim 1, characterized,  that the code words are formed using a parity bit method will. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Codewörter nach einem Verfahren gebildet werden, bei dem die Anzahl der Logisch-"1"-Bits im Kopf gezählt werden.4. The method according to claim 1, characterized, that the code words are formed according to a method in which the number of logical "1" bits in the head are counted. 5. Anordnung zur sendeseitigen Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß eine Blockprüfungseinrichtung (3) vorgesehen ist, deren Eingang mit einem Eingang (1) für den Kopf (K) verbunden ist,
und daß ein Multiplexer (4) vorgesehen ist, dessen erster Ein­ gang mit dem Eingang (1) für den Kopf (K), dessen zweiter Ein­ gang mit dem Ausgang der Blockprüfungseinrichtung (3) und des­ sen dritter Eingang mit einem Eingang (2) für das verkürzte Da­ tenfeld (D) verbunden sind und dessen Ausgang (5) als Ausgang für das Zeitmultiplexsignal dient.5. Arrangement for transmitting the method according to one of claims 1 to 4, characterized in that
that a block test device ( 3 ) is provided, the input of which is connected to an input ( 1 ) for the head ( K ),
and that a multiplexer ( 4 ) is provided, the first input with the input ( 1 ) for the head ( K ), the second input with the output of the block checking device ( 3 ) and its third input with an input ( 2 ) for the shortened Da field ( D ) are connected and its output ( 5 ) serves as an output for the time-division multiplex signal. 6. Anordnung zur empfangsseitigen Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß eine Einrichtung (8) zur Ableitung des zweiten Codewortes vorgesehen ist, deren Eingang mit dem Gesamteingang (6) ver­ bunden ist,
daß ein Vergleicher (10) zum Vergleich beider Codewörter vor­ gesehen ist, dessen erster Eingang mit dem Gesamteingang (6) dessen zweiter Eingang mit dem Ausgang der Einrichtung (8) zur Ableitung des zweiten Codewortes verbunden sind,
daß eine Auswerteeinrichtung (12) für die Vergleichsergebnisse vorgesehen ist, deren Eingang mit dem Ausgang des Vergleichers (10) verbunden ist, und deren Ausgang (14) ein Synchronsignal abgeben kann,
daß eine Paketsperreinrichtung (11) vorgesehen ist, deren Ein­ gang mit dem Gesamteingang (6) und deren Steuereingang mit dem Ausgang des Vergleichers (10) verbunden sind und deren Aus­ gang (13) die gültigen Pakete abgibt und
daß eine Taktzentrale (9) vorgesehen ist, deren erster Eingang über eine Taktrückgewinnungseinrichtung (7) mit dem Gesamtein­ gang (6), deren zweiter Eingang mit der Auswerteeinrichtung (12), deren erster Ausgang mit der Einrichtung (8) zur Ablei­ tung des zweiten Codewortes, deren zweiter Ausgang mit dem Ver­ gleicher (10) und deren dritter Ausgang mit der Auswerteein­ richtung (12) für die Vergleichsergebnisse verbunden sind.6. Arrangement for performing the method on the receiving side according to one of claims 1 to 4, characterized in that
that a device ( 8 ) for deriving the second code word is provided, the input of which is connected to the total input ( 6 ),
that a comparator ( 10 ) for comparing the two code words is seen, the first input of which is connected to the total input ( 6 ), the second input of which is connected to the output of the device ( 8 ) for deriving the second code word,
that an evaluation device ( 12 ) is provided for the comparison results, the input of which is connected to the output of the comparator ( 10 ), and the output ( 14 ) of which can emit a synchronous signal,
that a packet blocking device ( 11 ) is provided, the input of which is connected to the total input ( 6 ) and the control input of which is connected to the output of the comparator ( 10 ) and the output ( 13 ) of which delivers the valid packets and
that a clock center ( 9 ) is provided, the first input via a clock recovery device ( 7 ) with the total input ( 6 ), the second input with the evaluation device ( 12 ), the first output with the device ( 8 ) for discharging the second Codeword, the second output with the comparator ( 10 ) and the third output with the evaluation device ( 12 ) for the comparison results.
DE19873735377 1987-10-19 1987-10-19 Method for synchronizing a time-division multiplex system for a transmission of packets of uniform length Withdrawn DE3735377A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873735377 DE3735377A1 (en) 1987-10-19 1987-10-19 Method for synchronizing a time-division multiplex system for a transmission of packets of uniform length

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873735377 DE3735377A1 (en) 1987-10-19 1987-10-19 Method for synchronizing a time-division multiplex system for a transmission of packets of uniform length

Publications (1)

Publication Number Publication Date
DE3735377A1 true DE3735377A1 (en) 1989-04-27

Family

ID=6338656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873735377 Withdrawn DE3735377A1 (en) 1987-10-19 1987-10-19 Method for synchronizing a time-division multiplex system for a transmission of packets of uniform length

Country Status (1)

Country Link
DE (1) DE3735377A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0407903A2 (en) * 1989-07-08 1991-01-16 Alcatel SEL Aktiengesellschaft TDM information transmission system with a synchronising circuit at the receiver responding the coding of words inserted in the transmitted information
EP0453876A2 (en) * 1990-04-21 1991-10-30 Alcatel SEL Aktiengesellschaft Synchronisation method for SDH-systems and method and circuit for the recognition of various data structures
US5280484A (en) * 1989-07-08 1994-01-18 Alcatel N.V. Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information
DE19743169A1 (en) * 1997-09-30 1999-04-01 Daimler Benz Ag Process for frame synchronization of a received signal
US6212660B1 (en) 1997-08-21 2001-04-03 Nokia Mobile Phones Limited Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream
DE10015041A1 (en) * 2000-03-27 2001-10-18 Siemens Ag Method for signaling the beginning of a logical channel in a shared physical transmission channel of a radio communication system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0100820A2 (en) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Method for the synchronous transmission of frame-structured data
EP0100818A1 (en) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Method for the synchronous transmission of serialized digital data grouped into words

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0100820A2 (en) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Method for the synchronous transmission of frame-structured data
EP0100818A1 (en) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Method for the synchronous transmission of serialized digital data grouped into words

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0407903A2 (en) * 1989-07-08 1991-01-16 Alcatel SEL Aktiengesellschaft TDM information transmission system with a synchronising circuit at the receiver responding the coding of words inserted in the transmitted information
EP0407903A3 (en) * 1989-07-08 1992-12-02 Alcatel Sel Aktiengesellschaft Tdm information transmission system with a synchronising circuit at the receiver responding the coding of words inserted in the transmitted information
US5280484A (en) * 1989-07-08 1994-01-18 Alcatel N.V. Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information
EP0453876A2 (en) * 1990-04-21 1991-10-30 Alcatel SEL Aktiengesellschaft Synchronisation method for SDH-systems and method and circuit for the recognition of various data structures
EP0453876A3 (en) * 1990-04-21 1992-10-14 Standard Elektrik Lorenz Aktiengesellschaft Synchronisation method for sdh-systems and method and circuit for the recognition of various data structures
US5251239A (en) * 1990-04-21 1993-10-05 Alcatel N.V. Synchronizing method for SDH systems as well as method of and circuit arrangement for identifying different data structures
US6212660B1 (en) 1997-08-21 2001-04-03 Nokia Mobile Phones Limited Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream
DE19743169A1 (en) * 1997-09-30 1999-04-01 Daimler Benz Ag Process for frame synchronization of a received signal
DE10015041A1 (en) * 2000-03-27 2001-10-18 Siemens Ag Method for signaling the beginning of a logical channel in a shared physical transmission channel of a radio communication system
DE10015041C2 (en) * 2000-03-27 2002-08-01 Siemens Ag Method for signaling the start of a logical channel in a shared physical transmission channel of a radio communication system and device for carrying out the method

Similar Documents

Publication Publication Date Title
EP0453876B1 (en) Synchronisation method for SDH-systems and method and circuit for the recognition of various data structures
DE3144408A1 (en) Digital subscriber communication system
DE3238157C2 (en) Circuit arrangement for determining the synchronization of input data blocks
DE2832855C3 (en) Method of transferring data
DE3344074C2 (en)
DE3735377A1 (en) Method for synchronizing a time-division multiplex system for a transmission of packets of uniform length
CH659747A5 (en) METHOD FOR SYNCHRONIZING BETWEEN SUBSCRIBER AND SWITCHING NETWORK IN A DIGITAL TELEPHONE SYSTEM.
EP0284106B1 (en) Circuitry for inserting a service channel for an information transmission system
DE4333000C2 (en) Method and arrangement for synchronizing base stations in a multi-cellular, wireless telephone system
DE3526020A1 (en) DEVICES FOR GENERATING THE IDENTIFICATION OF UNSWITCHED TRANSMISSION ROUTES OF A DIGITAL TRANSMISSION SYSTEM
DE2846960B1 (en) Multiplex device
DE10033143A1 (en) Data receiver for conditional invert master transition coding has second stage for delivering received digital data to first stage if predefined data pattern detected in received digital data
EP0301481B1 (en) Synchronisation device for a demultiplexer of digital signals
EP0818093B1 (en) Process for synchronising the block counter in an rds radio data receiver
DE3144263C2 (en)
DE2556079C2 (en) Method for monitoring individual transmission sections for digital signals and arrangement for carrying out the method
DE3335352A1 (en) METHOD AND ARRANGEMENT FOR INSERTING A DIGITAL BINARY NARROW SIGNAL SIGNAL IN OR TO SEPARATE THIS NARROW SIGNAL SIGNAL FROM A TIME MULTIPLEXED SIGNAL
EP0111913B1 (en) Synchronisation supervising method and device in a time division multiplex system
DE3526052A1 (en) Digital communication system with an nB/(n+1)B line code
EP0773645B1 (en) Method for selecting concatenated signals of a received signal of SDH
DE3342638C2 (en)
DE2030763C3 (en) Code converter for converting a ternary code with limited disparity into a binary code
DE4105468C2 (en) Method and circuit arrangement for transmitting asynchronous data signals over a 2-wire transmission line
DE2521731B1 (en) Data transferring centre for asynchronous data streams - operates independently of clock rate and accepts data from different sources
DE3722567A1 (en) Method and circuit arrangement for frame synchronisation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal