DE4006144C2

DE4006144C2 -

Info

Publication number: DE4006144C2
Application number: DE4006144A
Authority: DE
Inventors: Yong-Bo Busan Kr Park
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1989-10-26
Filing date: 1990-02-27
Publication date: 1992-03-05
Also published as: KR920006251B1; JPH03147419A; FR2653951A1; FR2653951B1; GB2238681A; GB9004352D0; GB2238681B; KR910008842A; DE4006144A1

Description

Die vorliegende Erfindung betrifft einen Pegelumsetzer mit:
einer Invertiereinrichtung, welche einen ersten PMOS-Transistor und einen ersten NMOS-Transistor umfaßt und von einem TTl-Signal gesteuert wird,
einem Inverter, welcher von der Invertiervorrichtung gesteuert wird, und
einem dritten MOS-Transistor, welcher auf den Eingang des Inverters wirkt.The present invention relates to a level converter with:
an inverting device which comprises a first PMOS transistor and a first NMOS transistor and is controlled by a TT1 signal,
an inverter controlled by the inverter device, and
a third MOS transistor, which acts on the input of the inverter.

Aus "Elektronik", 12. Juni 1983, S. 63-66, ist es bekannt, daß der Pegel eines TTL Signales als logischer Pegel L definiert ist, wenn der Pegel unterhalb 0,8 Volt liegt, während der Pegel als logisch H definiert ist, wenn er überhalb 2,2 Volt liegt. Auf der anderen Seite ist der Pegel eines CMOS Signales als logisch L definiert, wenn er auf Masse-Potential (VSS level) liegt, während er als logisch H definiert ist, wenn er auf Versorgungsspannungs-Potential (VCC level) liegt. Somit ist der Pegelumsetzer zur Umsetzung des TTL Signalpegels auf den CMOS Signalpegel notwendig, wenn das TTL Signal auf einen CMOS Halbleiterchip gegeben werden soll. Der herkömmliche Pegelumsetzer, wie in Fig. 1 dargestellt, setzt den TTL Signalpegel auf den CMOS Signalpegel um durch pull-up oder pull-down in einem NOR Gatterschalt kreis 1.From "Electronics", June 12, 1983, pp. 63-66, it is known that the level of a TTL signal is defined as logic level L if the level is below 0.8 volts, while the level is defined as logic H is when it is above 2.2 volts. On the other hand, the level of a CMOS signal is defined as logic L when it is at ground potential (VSS level), while it is defined as logic H when it is at supply voltage potential (VCC level). The level converter is therefore necessary to convert the TTL signal level to the CMOS signal level if the TTL signal is to be applied to a CMOS semiconductor chip. The conventional level converter, as shown in FIG. 1, converts the TTL signal level to the CMOS signal level by pull-up or pull-down in a NOR gate circuit 1 .

Jedoch ist für den Fall, daß der Eingangspegel des TTL Signales 2,2 Volt beträgt, sowohl der PMOS pull-up Transistor PI2 als auch der NMOS pull-down Transistor NI2 zur gleichen Zeit leitend, so daß der PMOS Transistor PI2 kleiner als der NMOS Transistor NI2 sein muß, um den Ausgang auf dem niedrigen Pegel zu halten. Somit wird die Umsetzungsgeschwindigkeit des NOR Gatters 1 langsam, wenn das TTL Signal vom H Pegel zum L Pegel wechselt, weil der CMOS Transistor PI2 im Verhältnis kleiner als der NMOS Transistor NI2 ist. Dieses erweist sich als hinderlich für den Hochgeschwindigkeitsbetrieb.However, in the event that the input level of the TTL signal is 2.2 volts, both the PMOS pull-up transistor PI2 and the NMOS pull-down transistor NI2 are conductive at the same time, so that the PMOS transistor PI2 is smaller than the NMOS Transistor NI2 must be in order to keep the output low. Thus, the conversion speed of the NOR gate 1 becomes slow when the TTL signal changes from the H level to the L level because the CMOS transistor PI2 is relatively smaller than the NMOS transistor NI2. This proves to be a hindrance to high-speed operation.

So ist aus DE 33 42 336 A1 eine Schnittstellenschaltung bekannt, welche im wesentlichen aus zwei hintereinander geschalteten Invertern I1 bzw. I2 besteht, wobei der zweite Inverter I2 über einen Transistor P3 rückgekoppelt ist. Die Schaltung dient zur Umwandlung von TTl-Regeln in CMOS-Pegel. Jedoch weist diese Schaltung eine Signalverzögerung auf, die durch den ersten Inverte I1 bewirkt wird. Deshalb ist diese Schaltung hinsichtlich der maximalen Arbeitsgeschwindigkeit begrenzt.DE 33 42 336 A1 is an interface circuit known, which essentially consists of two in a row switched inverters I1 and I2, respectively second inverter I2 fed back via a transistor P3 is. The circuit is used to convert TTl rules into CMOS level. However, this circuit has one Signal delay caused by the first inverter I1 is effected. Therefore, this circuit is regarding maximum working speed limited.

Aufgabe der vorliegenden Erfindung ist es, eine Pegelumsetzer der eingangs genannten Art vorzusehen, mit welchem eine hohe Arbeitsgeschwindigkeit bei der Pegelumsetzung vom TTL-Signalpegel zum CMOS-Signalpegel erreicht werden kann.The object of the present invention is a Provide level converter of the type mentioned, with which has a high working speed at the Level conversion from the TTL signal level to the CMOS signal level can be reached.

Um diese Aufgabe zu lösen, wird erfindungsgemäß vorgeschlagen, daß der Pegelumsetzer ferner umfaßt:
eine Einrichtung zur Erhöhung der Pegelumsetzgeschwindigkeit, die den dritten MOS-Transistor (PI4) eine Einrichtung zur Erzeugung einer Referenzspannung und eine Kopplungseinrichtung umfaßt, welche das TTl-Signal an den Eingang des dritten MOS-Transistors koppelt, um diesen durch das gekoppelte TTL-Signal und durch die Referenzspannung zu steuern.In order to achieve this object, the invention proposes that the level converter further include:
means for increasing the level conversion speed, which comprises the third MOS transistor (PI4), means for generating a reference voltage and a coupling device which couples the TT1 signal to the input of the third MOS transistor by the coupled TTL signal and to control by the reference voltage.

Der mit der vorliegenden Erfindung erzielte bedeutende Vorteil liegt darin, daß durch die erfindungsgemäßen Maßnahmen die Pegelumsetzgeschwindigkeit beträchtlich erhöht wird. Dabei wird dieser Vorteil mittels einer Schaltung erzielt, welche ausschließlich MOS-Transistoren umfaßt, so daß der Herstellungsprozeß einer entsprechenden integrierten Schaltung wenig aufwendig ist. Die Geschwindigkeitserhöhung wird mit nur wenigen zusätzlichen Bauelementen erreicht, was den Gesamtaufwand der Schaltungsrealisierung beschränkt und hohe Integrationsdichten möglich macht.The significant one achieved with the present invention The advantage is that the inventive Measures the level conversion speed considerably is increased. This advantage is achieved by means of a Circuit achieved, which only MOS transistors comprises, so that the manufacturing process of a corresponding integrated circuit is not very expensive. The Speed increase is done with just a few additional Components achieved what the total effort of Circuit implementation limited and high Integration densities possible.

Weitere Ausgestaltungen ergeben sich aus den Unteransprüchen.Further configurations result from the Subclaims.

Vorteilhaft umfaßt der Pegelumsetzer einen Geschwindigkeitskontrollschaltkreis zur Steuerung der Umsetzungsgeschwindigkeit, der zwischen einem Eingangsanschluß für ein TTL Signal und einem Inverter, welcher mit dem Ausgangsanschluß verbunden ist, vorgesehen ist. The level converter advantageously comprises one Speed control circuit to control the Implementation speed that between one Input connection for a TTL signal and an inverter, which is connected to the output terminal is.

Der Pegelumsetzer umfaßt vorteilhaft ein NOR Gatter, welches aus von einem Steuersignal gesteuerten PMOS und NMOS Transistoren besteht, PMOS und NMOS Transistoren, die ein TTL Signal empfangen, einen Inverter, der mit einem Ausgangsanschluß des NOR Gatters verbunden ist, einen Kopplungsteil, welcher von dem TTL Eingangssignal gesteuert wird, und einen Konstantspannungsteil zum Aufbau einer konstanten Spannung für einen Ausgangsanschluß des Kopplungsteiles und einen Geschwindigkeitskontrollteil, welcher von der aufladenden oder entladenden Spannung der Kopplung und der konstanten Spannung des Konstantspannungsteils gesteuert wird.The level converter advantageously comprises a NOR gate, which consists of PMOS controlled by a control signal and There are NMOS transistors, PMOS and NMOS transistors that received a TTL signal, an inverter connected to a Output terminal of the NOR gate is connected to a Coupling part, which of the TTL input signal is controlled, and a constant voltage part to build a constant voltage for an output terminal of the Coupling part and a speed control part, which of the charging or discharging voltage of the Coupling and the constant voltage of the Constant voltage part is controlled.

Diese und andere Eigenschaften und Vorteile der vorliegenden Erfindung werden deutlicher aus der fol genden Beschreibung der bevorzugten Ausführungsbeispiele in Verbindung mit den begleitenden Zeichnungen, von wel chenThese and other properties and advantages of present invention will be more apparent from the fol ing description of the preferred embodiments in conjunction with the accompanying drawings, by wel chen

Fig. 1 ein detaillierter Schaltplan eines her kömmlichen Pegelumsetzers ist, Fig. 1 is a detailed circuit diagram of a conventional level converter forth,

Fig. 2 ein detaillierter Schaltplan eines Pegel umsetzers der vorliegenden Erfindung ist, und Fig. 2 is a detailed circuit diagram of a level converter of the present invention, and

Fig. 3 ein Zeitablauf-Diagramm für einen Vergleich zwischen dem herkömmlichen Pegelumsetzer und einem realisierten Pegelumsetzer nach der vorliegenden Erfindung ist. Fig. 3 is a timing chart for a comparison between the conventional level shifter and a realized level shifter according to the present invention.

Die vorliegende Erfindung soll jetzt unter Bezugnahme auf die begleitenden Zeichnungen detallierter beschrieben werden.The present invention will now be described with reference to FIG the accompanying drawings are described in more detail will.

Fig. 1 zeigt einen herkömmlichen Pegelumsetzer, bei welchem ein Steuersignal CS für die Steuerung des Pegelumsetzers auf beide Gatter der PMOS und NMOS Transistoren PI1 und NI1 gegeben wird. Ebenso ist ein CMOS Transistorpaar C, welches aus einem PMOS pull-up Transistor PI2 und einem NMOS pull-down Transistor NI2 besteht, zwischen der Senke des PMOS Transistors PIl und Masse VSS angeschlossen und wird von einem TTL Signal betrieben, welches 0,8 Volt bzw. 2,2 Volt für den Pegel logisch L bzw. logisch H hat. Ein Inverter INV ist an einen Ausgangsanschluß des CMOS Transistorpaares C an geschlossen, um das pull-up oder pull-down Signal zu invertieren. Im Moment umfaßt ein NOR Gatter PMOS Transistoren PI1, PI2 und NMOS Transistoren NIl, NI2. Fig. 1 shows a conventional level converter, in which a control signal CS for controlling the level converter is given to both gates of the PMOS and NMOS transistors PI1 and NI1. Likewise, a CMOS transistor pair C, which consists of a PMOS pull-up transistor PI2 and an NMOS pull-down transistor NI2, is connected between the sink of the PMOS transistor PIl and ground VSS and is operated by a TTL signal which is 0.8 volts or 2.2 volts for the logic L or logic H level. An inverter INV is connected to an output terminal of the CMOS transistor pair C in order to invert the pull-up or pull-down signal. At the moment, a NOR gate comprises PMOS transistors PI1, PI2 and NMOS transistors NI1, NI2.

Bei einer derartigen Zusammenstellung ist für den Fall, daß das Steuersignal CS mit hohem Pegel auf beide Gatter der PMOS und NMOS Transistoren PI1 und NI1 gegeben wird, der Pegelumsetzer nicht aktiv. Jedoch wird der Pegel umsetzer aktiviert, wenn das Steuersignal CS niedrigen Pegel hat, so daß der TTL Signalpegel auf einen CMOS Signalpegel umgesetzt wird. Das bedeutet, wenn das TTL Signal niedrigen Pegel hat, schaltet der PMOS Transistor PI2 des CMOS Transistorpaares C viel stärker durch als der NMOS Transistor NI2, weil die Schwellwertspannung des NMOS Transistors bei ungefähr 0,8 Volt liegt, während die des PMOS Transistors bei ungefähr -0,8 Volt liegt, so daß der Ausgang des NOR Gatters 1 nach oben gezogen wird und den hohen Pegel von 5 Volt hat. Diese Spannung des hohen Pegels vom NOR Gatter 1 wird in den niedrigen Pegel durch den Inverter INV invertiert.With such a combination, in the event that the high level control signal CS is applied to both gates of the PMOS and NMOS transistors PI1 and NI1, the level converter is not active. However, the level converter is activated when the control signal CS is low, so that the TTL signal level is converted to a CMOS signal level. That is, when the TTL signal is low, the PMOS transistor PI2 of the CMOS transistor pair C turns on much more than the NMOS transistor NI2 because the threshold voltage of the NMOS transistor is approximately 0.8 volts, while that of the PMOS transistor is approximately -0.8 volts, so that the output of NOR gate 1 is pulled up and has the high level of 5 volts. This high level voltage from NOR gate 1 is inverted to the low level by inverter INV.

Auf der anderen Seite sind der PMOS Transistor PI2 und der NMOS Transistor NI2 zur gleichen Zeit eingeschaltet, wenn das TTL Signal den hohen Pegel von 2,2 Volt hat. Somit muß, damit der Ausgangspegel niedrig bleibt, der PMOS Transistor PI2 kleiner sein als der NMOS Transistor NI2.On the other side are the PMOS transistor PI2 and the NMOS transistor NI2 turned on at the same time, when the TTL signal is at the high level of 2.2 volts. Thus, in order for the output level to remain low, the PMOS transistor PI2 may be smaller than the NMOS transistor NI2.

Das heißt, der NMOS Transistor NI2 ist stärker durch geschaltet als der PMOS Transistor PI2, so daß die Aus gangsspannung VNOR des NOR Gatters 1 nach unten gezogen wird. Somit liegt das Ausgangssignal des NOR Gatters 1 auf niedrigem Pegel und das Ausgangssignal wird von dem Inverter INV in den hohen Pegel invertiert. Jedoch ver langsamt der PMOS Transistor PI2, welcher kleiner ist als der NMOS Transistor NI2, die Umsetzungsgeschwindigkeit, wenn das Eingangssignal vom hohen Pegel auf den niedrigen Pegel wechselt.That is, the NMOS transistor NI2 is more connected than the PMOS transistor PI2, so that the output voltage VNOR of the NOR gate 1 is pulled down. Thus, the output signal of the NOR gate 1 is at a low level and the output signal is inverted by the inverter INV to the high level. However, the PMOS transistor PI2, which is smaller than the NMOS transistor NI2, slows down the conversion speed when the input signal changes from the high level to the low level.

Fig. 2 stellt einen detaillierten Schaltplan eines Pegel umsetzers entsprechend der vorliegenden Erfindung dar. Ein Steuersignal CS zur Steuerung des Pegelumsetzers wird auf beide Gatter der PMOS und NMOS Transistoren PI1 und NI1 in Fig. 2 gegeben. Ebenso ist ein CMOS Transistorpaar C, welches aus einem PMOS pull-up Transistor PI2 und einem NMOS pull-down Transistor NI2 besteht, zwischen einer Senke des PMOS Transistors PI1 und der Masse VSS angeschlossen, und wird von einem TTL Signal betrieben, welches 0,8 Volt bzw. 2,8 Volt als einen niedrigen bzw. hohen Pegel hat. Zusätzlich wird das TTL Signal auf einen Kopplungsteil 3 gegeben, welcher aus einem PMOS Tran sistor PI3 zur Kopplung mit dem TTL Eingangssignal besteht. Ebenso sind eine Quelle und Senke des PMOS Transistors P3 zusammengeschaltet, um einen Kondensator zu bilden. FIG. 2 shows a detailed circuit diagram of a level converter according to the present invention. A control signal CS for controlling the level converter is given to both gates of the PMOS and NMOS transistors PI1 and NI1 in FIG. 2. Likewise, a CMOS transistor pair C, which consists of a PMOS pull-up transistor PI2 and an NMOS pull-down transistor NI2, is connected between a sink of the PMOS transistor PI1 and the ground VSS, and is operated by a TTL signal which is 0, 8 volts or 2.8 volts as a low or high level. In addition, the TTL signal is given to a coupling part 3 , which consists of a PMOS transistor PI3 for coupling to the TTL input signal. Likewise, a source and sink of the PMOS transistor P 3 are connected together to form a capacitor.

Als nächstes wird ein Konstantspannungsteil 4 für die Erzeugung einer konstanten Spannung an den PMOS Tran sistor PI3 angeschlossen. Der Konstantspannungsteil 4 besteht aus einem NMOS Transistor NI3, welcher immer durchgeschaltet ist, weil die Versorgungspannung VCC sowohl auf das Gatter als auch die Senke für den Betrieb als Diode gegeben ist, und einem hochohmigen Widerstand R, welcher an eine Quelle des NMOS Transistors NI3 an geschlossen ist. Der Widerstand R besteht aus Poly silizium oder einem sehr kleinen PMOS Transistor, dessen Gatter mit Masse VSS verbunden ist.Next, a constant voltage part 4 is connected to the PMOS transistor PI3 for generating a constant voltage. The constant voltage part 4 consists of an NMOS transistor NI3, which is always on, because the supply voltage VCC is applied to both the gate and the sink for operation as a diode, and a high-resistance resistor R, which is connected to a source of the NMOS transistor NI3 closed is. The resistor R consists of poly silicon or a very small PMOS transistor, the gate of which is connected to ground VSS.

Jetzt ist der gemeinsame Quellen- und Senkenknoten des PMOS Transistors PI3 in dem Kopplungsteil 3 mit dem Widerstand R im Konstantspannungsteil 4 verbunden. Zu sätzlich wird ein Geschwindigkeitskontrollteil 5, welcher durch die Kopplung mit dem Eingangssignal des PMOS Tran sistors PI3 ein- oder ausgeschaltet wird und aus einem PMOS Transistor PI4 besteht, daran angeschlossen. Mit anderen Worten ist ein Gatter des PMOS Transistors PI4 im Geschwindigkeitskontrollteil 5 an den Ausgangsanschluß des Konstantspannungsteils 4 angeschlossen, während seine Senke an den Ausgangsanschluß des CMOS Transistorpaares C angeschlossen ist. Ein gesamter Geschwindigkeitskontroll schaltkreis 2 umfaßt den Kopplungsteil 3, den Konstant spannungsteil 4 und den Geschwindigkeitskontrollteil 5.Now the common source and sink node of the PMOS transistor PI3 in the coupling part 3 is connected to the resistor R in the constant voltage part 4 . In addition, a speed control part 5 , which is switched on or off by coupling with the input signal of the PMOS transistor PI3 and consists of a PMOS transistor PI4, is connected to it. In other words, a gate of the PMOS transistor PI4 in the speed control part 5 is connected to the output terminal of the constant voltage part 4 , while its drain is connected to the output terminal of the CMOS transistor pair C. An entire speed control circuit 2 includes the coupling part 3 , the constant voltage part 4 and the speed control part 5th

Die Arbeitsweise der vorliegenden Erfindung soll jetzt im Detail beschrieben werden.The operation of the present invention will now be described in Be described in detail.

Wenn das Steuersignal CS hohen Pegel annimmt, wird der PMOS Transistor PI1 abgeschaltet, so daß der Pegel umsetzer inaktiviert ist.When the control signal CS goes high, the PMOS transistor PI1 turned off so that the level converter is deactivated.

Wenn jedoch das Steuersignal CS niedrigen Pegel annimmt, wird der Pegelumsetzer aktiviert. Zuerst hat, für den Fall, daß der Pegelumsetzer aktiviert ist und das TTL Signal im Zustand niedrigen Pegels ist, der Ausgang des NOR Gatters 1 ein Signal hohen Pegels, und das Signal hohen Pegels, welches vom NOR Gatter 1 hochgezogen wurde, wird in das Signal niedrigen Pegels von dem Inverter INV invertiert. Als nächstes sind die beiden PMOS und NMOS Transistoren PI2 und NI2 zur gleichen Zeit eingeschaltet, wenn das TTL Signal im Zustand hohen Pegels ist. Aller dings ist der PMOS Transistor PI2 kleiner als der NMOS Transistor NI2, so daß der NMOS Transistor NI2 stärker durchgeschaltet ist als der PMOS Transistor PI2. Daher wird das TTL Signal von dem NMOS Transistor NI2 nach unten gezogen, um das Signal niedrigen Pegels zu er zeugen, und das Signal niedrigen Pegels wird von dem Inverter INV in das Signal hohen Pegels invertiert.However, when the control signal CS goes low, the level shifter is activated. First, in the event that the level shifter is activated and the TTL signal is in the low level state, the output of the NOR gate 1 has a high level signal and the high level signal which was pulled up by the NOR gate 1 is converted into the Low level signal inverted by inverter INV. Next, the two PMOS and NMOS transistors PI2 and NI2 are turned on at the same time when the TTL signal is high. However, the PMOS transistor PI2 is smaller than the NMOS transistor NI2, so that the NMOS transistor NI2 is turned on more than the PMOS transistor PI2. Therefore, the TTL signal is pulled down by the NMOS transistor NI2 to generate the low level signal, and the low level signal is inverted into the high level signal by the inverter INV.

Ebenso sind beide PMOS und NMOS Transistoren PI2 und NI2 eingeschaltet, wenn das TTL Signal vom niedrigen Pegel auf den hohen Pegel wechselt, jedoch geht der Ausgang des NOR Gatters 1 in den Zustand niedrigen Pegels, weil der NMOS Transistor NI2 größer als der PMOS Transistor PI2 ist. Ebenso wird das TTL Eingangssignal auf das Gatter des PMOS Transistors PI3 im Kopplungsteil 3 gegeben. Auf der anderen Seite wird die Referenzausgangsspannung VR vom Konstantspannungsteil 4 fortwährend von der Differenz der Versorgungsspannung VCC und der Schwellspannung VT des NMOS Transistors NI3 und der back-bias Spannung VBB erhalten, d. h.,Likewise, both PMOS and NMOS transistors PI2 and NI2 are turned on when the TTL signal changes from the low level to the high level, but the output of the NOR gate 1 goes to the low level state because the NMOS transistor NI2 is larger than the PMOS transistor PI2 is. Likewise, the TTL input signal is given to the gate of the PMOS transistor PI3 in the coupling part 3 . On the other hand, the reference output voltage VR from the constant voltage part 4 is continuously obtained from the difference between the supply voltage VCC and the threshold voltage VT of the NMOS transistor NI3 and the back-bias voltage VBB, ie,

VR = VDD - VT - VBB.VR = VDD - VT - VBB.

Dann ist der PMOS Transistor PI4 abgeschaltet. Jedoch wird, wenn die Eingangsspannung vom hohen Pegel auf den niedrigen Pegel geht, der NMOS Transistor NI2 im NOR Gatter 1 abgeschaltet, während der PMOS PI2 eingeschaltet wird. Somit geht die Ausgangsspannung VNOR des NOR Gatters 1 in den Zustand hohen Pegels, aber die Umsetz geschwindigkeit ist langsam aufgrund der Abmessung des PMOS Transistors PI2.Then the PMOS transistor PI4 is switched off. However, when the input voltage goes from the high level to the low level, the NMOS transistor NI2 in the NOR gate 1 is turned off while the PMOS PI2 is turned on. Thus, the output voltage VNOR of the NOR gate 1 goes to the high level state, but the conversion speed is slow due to the dimension of the PMOS transistor PI2.

Gleichzeitig ist der PMOS Transistor PI3 im Kopplungsteil 3 auch mit dem Eingangssignal verkoppelt, so daß die Ein gangsspannung VA niedrig genug wird, um den PMOS Tran sistor PI4 im Geschwindigkeitskontrollteil 5 einzuschal ten. Das heißt, die auf das Gatter des PMOS Transistors PI4 gegebene Spannung VA kommt unter den Referenzpegel VR des Konstantspannungsteiles 4. Somit sind, wenn die TTL Spannung vom hohen Pegel auf den niedrigen Pegel geht, der PMOS Transistors PI2 im CMOS Transistorpaar C und der PMOS Transistor PI4 im Geschwindigkeitskontrollteil 5 gleichzeitig eingeschaltet, und machen somit die An steigegeschwindigkeit der Ausgangsspannung VNOR des NOR Gatters 1 groß. Somit wird die Ausgangsspannung OUT des Inverters INV schnell niedrig.At the same time, the PMOS transistor PI3 in the coupling part 3 is also coupled to the input signal, so that the input voltage VA becomes low enough to switch on the PMOS transistor PI4 in the speed control part 5. That is, the voltage given to the gate of the PMOS transistor PI4 VA comes under the reference level VR of the constant voltage part 4 . Thus, when the TTL voltage goes from high level to low level, the PMOS transistor PI2 in the CMOS transistor pair C and the PMOS transistor PI4 in the speed control part 5 are turned on at the same time, and thus make the rate of increase of the output voltage VNOR of the NOR gate 1 large. Thus, the output voltage OUT of the inverter INV quickly becomes low.

Ebenso erholt sich nach einer konstanten Zeit die Refe renzspannung VR des Konstantspannungsteiles 4, so daß der Transistor PI4 abschaltet, jedoch hat die Ausgangsspan nung des NOR Gatters 1 bereits einen ausreichend hohen Pegel erreicht. Wie oben erwähnt, ist bei der Umsetzung vom TTL Pegel auf den CMOS Pegel die Umsetzgeschwindig keit sehr gering, weil der PMOS Transistor PI2 kleinere Abmessungen hat als der NMOS Transistor NI2, um das Signal niedrigen Pegels im NOR Gatter 1 zu liefern, wenn das TTL Eingangssignal vom hohen Pegel auf den niedrigen Pegel geht.Likewise, after a constant time, the reference voltage VR of the constant voltage part 4 recovers, so that the transistor PI4 switches off, but the output voltage of the NOR gate 1 has already reached a sufficiently high level. As mentioned above, when converting from the TTL level to the CMOS level, the conversion speed is very low because the PMOS transistor PI2 has smaller dimensions than the NMOS transistor NI2 in order to provide the low-level signal in NOR gate 1 when the TTL Input signal goes from high level to low level.

Jedoch kann die vorliegende Erfindung die Umsetzungs geschwindigkeit durch Einschaltung von sowohl dem PMOS Transistor PI2 des CMOS Transistorpaares im NOR Gatter als auch des PMOS Transistors PI4 im Geschwindigkeits kontrollteil 5 steigern, wenn das TTL Signal vom hohen Pegel auf den niedrigen Pegel geht. Ebenso ist der Geschwindigkeitskontrollschaltkreis, der aus dem Kopp lungsteil, dem Konstantspannungsteil und dem Geschwindig keitskontrollkreis besteht, einfach, so daß er mit Leich tigkeit in dem herkömmlichen Pegelumsetzer verwendet wer den kann.However, the present invention can increase the conversion speed by turning on both the PMOS transistor PI2 of the CMOS transistor pair in the NOR gate and the PMOS transistor PI4 in the speed control part 5 when the TTL signal goes from high level to low level. Likewise, the speed control circuit, which consists of the coupling part, the constant voltage part and the speed control circuit, is simple, so that it can be used with ease in the conventional level converter.

Claims

1. Level converter with:

an inverting device (C) which comprises a first PMOS transistor (PI2) and a first NMOS transistor (NI2) and is controlled by a TTL signal,
- An inverter (INV), which is controlled by the inverting device (C), and
a third MOS transistor (PI4), which acts on the input of the inverter (INV),

gekennzeichnet durchmarked by

- A device ( 2 ) for increasing the level conversion speed, which comprises the third MOS transistor (PI4), a device ( 4 ) for generating a reference voltage and a coupling device ( 3 ) which sends the TTL signal to the input of the third MOS Transistor couples to control this by the coupled TTL signal and by the reference voltage.

2. level converter according to claim 1, marked by a second PMOS transistor (PI1) and a second NMOS transistor (NI1), which by a control signal (CS) are controlled and are switched so that they together with the inverting device (C) Form NOR gates.