DE3905701A1 - Method of regulating a four-quadrant invertor in one-phase bridge circuit arrangement - Google Patents

Method of regulating a four-quadrant invertor in one-phase bridge circuit arrangement

Info

Publication number
DE3905701A1
DE3905701A1 DE19893905701 DE3905701A DE3905701A1 DE 3905701 A1 DE3905701 A1 DE 3905701A1 DE 19893905701 DE19893905701 DE 19893905701 DE 3905701 A DE3905701 A DE 3905701A DE 3905701 A1 DE3905701 A1 DE 3905701A1
Authority
DE
Germany
Prior art keywords
signal
current
current difference
limit value
freewheel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893905701
Other languages
German (de)
Inventor
Gerhard Kasper
Alfred-Christophe Rufer
Juergen Dipl Ing Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz Holding AG
ABB AB
Original Assignee
Asea Brown Boveri AG Switzerland
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AG Switzerland, Asea Brown Boveri AB filed Critical Asea Brown Boveri AG Switzerland
Priority to DE19893905701 priority Critical patent/DE3905701A1/en
Publication of DE3905701A1 publication Critical patent/DE3905701A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/443—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M5/45—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

In order, in the case of a four-quadrant invertor (4) in one-phase bridge circuit arrangement, which is operated according to the principle of discrete three-point regulation, such as is used for tokamak systems in nuclear fusion experiments, especially in situations having an at least approximately constant set current value signal (iw), to have to switch over an invertor output voltage (U6) applied to an inductive load (6) less often from positive to negative intermediate-circuit DC voltage (Ud) and vice versa, two possible freewheel circuits are alternately driven in a freewheel situation, depending on the direction of a load current (i6). Between a positive pole (P) and a negative pole (N) of the DC intermediate circuit of a converter, the invertor (4) has four bridge arms with GTO thyristors (T1-T4) and, antiparallel thereto, freewheel diodes (D1-D4). Two AC terminals (W1, W2) of the invertor (4) are connected to an inductive load (6) via a current detector (5). In the case of the positive direction of the load current (i6) shown, there are the two freewheel circuits: 6, D3, P, T1, 5, 6 and 6, T4, N, D2, 5, 6 and, for the negative direction (-i6), not shown, there are the freewheel circuits: 6, 5, D1, P, T3, 6 and 6, 5, T2, N, D4, 26. The GTO thyristors (T1-T4) are controlled as a function of a differential current signal ( DELTA i) resulting from the set current value signal (iw) and the actual current value signal (ix) by means of a three-point regulator (8) and by means of 2 pulse-logic circuits (9, 10). <IMAGE>

Description

Technisches GebietTechnical field

Bei der Erfindung wird ausgegangen von einem Regelverfahren für einen 4-Quadranten-Wechselrichter in 1phasiger Brücken­ schaltung nach dem Oberbegriff des Patentanspruchs 1.The invention is based on a control method for a 4-quadrant inverter in 1-phase bridges Circuit according to the preamble of claim 1.

Stand der TechnikState of the art

Mit dem Oberbegriff des Patentanspruchs 1 nimmt die Erfindung auf einen Stand der Technik Bezug, wie er durch: G. A. Capolino et al., IMPROVEMENT OF "BANG-BANG" CONTROLLERS FOR DC-AC CONTROLLERS, Second European Conference on Power Electronics and Applications, Proceedings Volume 1, Grenoble France, 22.- 24. Sept. 1987, S. 509-514, bekannt ist. Dort werden die Stromventile in den vier Brückenzweigen eines Wechselrichters, an den wechselstromseitig die Wicklungen eines Transformators angeschlossen sind, in Abhängigkeit von der Stromdifferenz zwischen Soll- und Iststrom durch den Transformator gesteuert. Ein Vergleicher mit Hysterese vergleicht diese Stromdifferenz mit einem Stromgrenzwert, der symmetrisch zum Sollstrom vorgegeben ist.With the preamble of claim 1, the invention takes to a state of the art, as described by: G. A. Capolino et al., IMPROVEMENT OF "BANG-BANG" CONTROLLERS FOR DC-AC CONTROLLERS, Second European Conference on Power Electronics and Applications, Proceedings Volume 1, Grenoble France, 22.- Sept. 24, 1987, pp. 509-514. There the Flow valves in the four bridge branches of an inverter, the windings of a transformer on the AC side are connected depending on the current difference controlled between target and actual current by the transformer. A comparator with hysteresis compares this current difference with a current limit that is symmetrical to the target current is specified.

Nachteilig dabei ist, daß insbesondere in Bereichen mit konstantem Sollstrom ein häufiges Schalten der Stromventile des Wechselrichters erforderlich ist, was unerwünschte Ober­ schwingungen im Ausgangsstrom und in der Speisespannung sowie relativ hohe Energieverluste in den Stromventilen zur Folge hat. The disadvantage here is that especially in areas with constant set current a frequent switching of the current valves of the inverter is required, which is undesirable upper vibrations in the output current and in the supply voltage as well relatively high energy losses in the flow valves result Has.  

Darstellung der ErfindungPresentation of the invention

Die Erfindung, wie sie im Patentanspruch 1 definiert ist, löst die Aufgabe, ein Regelverfahren der eingangs genannten Art derart weiterzuentwickeln, daß der Wechselrichter weniger oft umgesteuert werden muß.The invention as defined in claim 1 solves the task of a control procedure of the type mentioned develop in such a way that the inverter less often must be reversed.

Ein Vorteil der Erfindung besteht in der Einsparung von Ener­ gie und in einer geringeren Erwärmung der Stromventile des Wechselrichters. Durch die alternierende Ansteuerung der 2 Freilaufkreise je Richtung des Laststromes werden alle Frei­ laufdioden des Wechselrichters gleich belastet.An advantage of the invention is the saving of energy gie and in a lower heating of the current valves of the Inverter. By alternately controlling the 2nd Free-wheeling circuits in each direction of the load current are all free the drive diodes of the inverter are loaded equally.

Die Erfindung eignet sich besonders für Tokamak-Anlagen in Kernfusionsexperimenten, wobei zusätzlich der Rippel des erzeugten Stromes auf Minimalwert gehalten werden muß.The invention is particularly suitable for tokamak plants in Nuclear fusion experiments, with the additional ripple of the generated current must be kept to a minimum.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len erläutert. Es zeigtThe invention is described below with reference to exemplary embodiments len explained. It shows

Fig. 1 ein Schaltbild eines Umrichters mit einem 4-Qua­ dranten-1-Phasen-Wechselrichter und mit einer Regel­ schaltung für den Wechselrichter, Fig. 1 is a circuit diagram of a converter with a 4-Qua dranten-1-phase inverter, and a control circuit for the inverter,

Fig. 2 ein Blockschaltbild einer Ansteuerschaltung der Re­ gelschaltung gemäß Fig. 1, Fig. 2 is a block diagram of a drive circuit of the Re gelschaltung according to Fig. 1,

Fig. 3 ein Detailschaltbild der Ansteuerschaltung gemäß Fig. 2 mit 2 eingangsseitigen Vergleichern, Fig. 3 is a detailed circuit diagram of the drive circuit shown in FIG. 2 input side with 2 comparators,

Fig. 4 und 5 unterschiedliche Vergleicherschaltungen für die Vergleicher gemäß Fig. 3, FIGS. 4 and 5 different comparator circuits for the comparator of FIG. 3,

Fig. 6 und 7 Hysteresekennlinien der Vergleicher gemäß den Fig. 4 und 5, FIGS. 6 and 7, the comparator hysteresis characteristics shown in FIGS. 4 and 5,

Fig. 8a Laststrom- Soll- und Istwert sowie Stromdifferenz- Grenzwerte in Abhängigkeit von der Zeit zur Erläuterung des Zeitverhaltens der verschiedenen Bauelemente, FIG. 8a load current setpoint and actual value as well as current differencing limits in function of time for explaining the timing of the various components,

Fig. 8b-8i einzelne Signaldiagramme zu Fig. 8a und Fig. 8b-8i single signal diagrams of Figs. 8a and

Fig. 9a-9h Signaldiagramme zu Impulslogikschaltungen der Regeleinrichtung gemäß Fig. 1. Fig. 9a-9h signal diagrams to pulse logic circuits of the control device of FIG. 1.

Wege zur Ausführung der ErfindungWays of Carrying Out the Invention

Fig. 1 zeigt einen Umrichter mit Gleichspannungszwischenkreis, der aus einem von einem Drehstromnetz 1 gespeisten Gleichrichter 2, einer Zwischenkreisdrossel 3, einem Zwischen­ kreiskondensator C und einem 4-Quadranten-1-Phasen-Wechsel­ richter 4 besteht. Der Zwischenkreiskondensator C und der Wechselrichter 4 sind zwischen einem positiven Pol P und einem negativen Pol N des Gleichspannungszwischenkreises angeschlossen. Der Wechselrichter 4 weist 4 Brückenzweige mit GTO-Thyristoren T 1-T 4 als steuerbare Stromventile auf. Antiparallel zu jedem der Thyristoren T 1-T 4 ist eine Freilaufdiode D 1-D 4 geschaltet. Der Übersichtlichkeit halber sind weitere, allgemein übliche GTO-Thyristor- Beschaltungsbauelemente nicht dargestellt. Zwischen mit W 1 und W 2 bezeichneten Wechselstromanschlüssen der Brückenschaltung sind eine induktive Last 6 und ein Stromdetektor bzw. Stromwandler 5 zur Erfassung eines Laststromes i 6 durch die Last 6 in Reihe geschaltet. U 6 bezeichnet den Spannungsabfall an der Last 6, welche gleich der Wechselrichterausgangsspannung ist und in ihrer umkehrbaren Richtung mit derjenigen des Laststromes i 6 übereinstimmt. Die dargestellte Pfeilrichtung wird nachstehend als positiv, die entgegengesetzte als negativ bezeichnet. Fig. 1 shows a converter with a DC link, which consists of a rectifier 2 fed by a three-phase network 1 , an intermediate circuit choke 3 , an intermediate capacitor C and a 4-quadrant 1-phase inverter 4 . The intermediate circuit capacitor C and the inverter 4 are connected between a positive pole P and a negative pole N of the DC voltage intermediate circuit. The inverter 4 has 4 bridge branches with GTO thyristors T 1 - T 4 as controllable flow valves. A freewheeling diode D 1 - D 4 is connected antiparallel to each of the thyristors T 1 - T 4 . For the sake of clarity, other, generally customary GTO thyristor wiring components are not shown. An inductive load 6 and a current detector or current transformer 5 for detecting a load current i 6 through the load 6 are connected in series between the AC connections of the bridge circuit designated W 1 and W 2 . U 6 denotes the voltage drop across the load 6 , which is equal to the inverter output voltage and corresponds in its reversible direction to that of the load current i 6 . The direction of the arrow shown is referred to below as positive, the opposite as negative.

Ein vorgebbares Stromsollwertsignal i w ist einem nichtnegie­ renden Eingang und ein vom Stromwandler 5 detektiertes und zum Laststrom i 6 proportionales Stromistwertsignal i x einem inver­ tierenden Eingang eines Summierers 7 zugeführt, an dem aus­ gangsseitig ein StromdifferenzsignalA predeterminable current setpoint signal i w is a non-negative input and a current actual value signal i x detected by the current transformer 5 and proportional to the load current i 6 is supplied to an inverting input of a summer 7 , on which a current difference signal comes from the output side

Δ i = i w - i x Δ i = i w - i x

als Regelabweichung abgreifbar ist. Dieses Stromdifferenzsignal Δ i ist einem näher in Verbindung mit Fig. 2 und 3 erläuterten 3- Punkt-Regler 8 zugeführt, der ausgangsseitig 1. und 2. Phasen­ schaltbefehle S 1 und S 2 an Impulslogikschaltungen 9 bzw.10 liefert. Diese Impulslogikschaltungen 9 und 10 erhalten ein­ gangsseitig zusätzlich je ein vorgebbares Freigabesignal F zu­ geführt, sie liefern ausgangsseitig Ventilsteuersignale ST 1 und ST 2 bzw. ST 3 und ST 4 über Verstärker 11 und 12 bzw. 13 und 14 zu den Thyristoren T 1-T 4.can be tapped as a control deviation. This current difference signal Δ i is supplied to a detail in conjunction with FIGS. 2 and 3 explained 3- point controller 8, the output side of the 1st and 2nd stages of switching commands S 1 and S 2 to pulse logic circuits 9 and 10 respectively provides. These pulse logic circuits 9 and 10 each receive a preselectable enable signal F on the output side, they supply valve control signals ST 1 and ST 2 or ST 3 and ST 4 via amplifiers 11 and 12 or 13 and 14 to the thyristors T 1 - T on the output side 4th

In dem in Fig. 2 dargestellten 3-Punkt-Regler 8 ist mit 15 eine Vergleicherschaltung bezeichnet, die eingangsseitig das Stromdifferenzsignal Δ i erhält und ausgangsseitig 1. und 2. Grenzwertüberschreitungssignale K 1 und K 2 sowohl einem Kodie­ rer 16 als auch einem Dekodierer 17 liefert. Der Kodierer 16 liefert ausgangsseitig 1. und 2. Kodiersignale S 1′ und S 2′an einen Signalumschalter 19, an dem ausgangsseitig die 1. und 2. Phasenschaltbefehle S 1 und S 2 abgreifbar sind. Der Dekodierer 17 ist ein Exklusiv-ODER-Element und liefert ausgangsseitig ein Freilaufeinschaltsignal S 17 einerseits an einen Steuerein­ gang des Signalumschalters 19 und andererseits an ein D- Flipflop 18 zur Nullart-Anwahl, das über einen Q-Ausgang ein Nullartsignal S 18 an 2 Schalteingänge des Signalumschalters 19 liefert. Der -Ausgang des D-Flipflops 18 ist mit dessen D- Eingang verbunden.In the inFig. 2 shown 3-point controller8th is with15  denotes a comparator circuit that the input side Current difference signalΔ i receives and on the output side 1st and 2nd Limit violation signalsK 1 andK 2nd both a Kodie rer16 as well as a decoder17th delivers. The encoder16  provides 1st and 2nd coding signals on the output sideS 1' andS 2 ′at a signal switch19th, on the output side the 1st and 2nd Phase switching commandsS 1 andS 2nd can be tapped. The decoder 17th is an exclusive OR element and delivers on the output side a freewheel switch-on signalS 17th on the one hand to a tax office signal switch19th and on the other hand to aD- Flip flop18th for the zero type selection, that over aQ-Output one Null type signalS 18th at 2 switching inputs of the signal switch19th  delivers. The - Exit of theD- flip flops18th is with thatD- Input connected.

Wie aus Fig. 3 hervorgeht, besteht die Vergleicherschaltung 15 aus 2 eingangsseitig parallelgeschalteten Vergleichern mit Hysterese bzw. Schwellwert-Detektoren bzw. Schmitt-Triggern 20 und 21, denen vorgebbare unterschiedliche 1. und 2. Stromdif­ ferenzgrenzwerte H 1 bzw. H 2 zugeführt sind. Der Kodierer 16 besteht aus einem ODER-Element mit negiertem Ausgang bzw. einem NOR-Element 22, dem eingangsseitig das 1. und 2. Grenz­ wertüberschreitungssignal K 1 und K 2 zugeführt sind und an dem ausgangsseitig das 1. Kodiersignal S 1′ abgreifbar ist, sowie aus einem NICHT-Element bzw. Inverter 23. Dem Inverter 23 ist eingangsseitig das 1. Kodiersignal S 1′ zugeführt; ausgangs­ seitig ist das zu S 1′ inverse 2. Kodiersignal S 2′ abgreifbar.As can be seen from FIG. 3, the comparator circuit 15 consists of two comparators connected in parallel on the input side with hysteresis or threshold value detectors or Schmitt triggers 20 and 21 , to which predeterminable different 1st and 2nd current difference limit values H 1 and H 2 are supplied . The encoder 16 consists of an OR element with a negated output or a NOR element 22 , the 1st and 2nd limit value exceeding signals K 1 and K 2 are supplied to the input side and the 1st coding signal S 1 'can be picked up on the output side , and from a NOT element or inverter 23 . The inverter 23 is the first coding signal S 1 ' supplied on the input side; on the output side, the second coding signal S 2 'is inverse to S 1' .

Der Signalumschalter 19 besteht aus 2 UND-Elementen 25 und 27, deren nichtnegierten Eingängen das 1. bzw. 2. Kodiersignal S 1′ bzw. S 2′ zugeführt ist und deren negierten Eingängen das Freilaufeinschaltsignal S 17 zugeführt ist, aus 2 weiteren UND- Elementen 26 und 28, deren nichtnegierten Eingängen jeweils das Freilaufeinschaltsignal S 17 und das Nullartsignal S 18 zu­ geführt sind, sowie aus 2 ODER-Elementen 29 und 30. Die ODER- Elemente 29 und 30 sind eingangsseitig an die Ausgänge der UND-Elemente 25 und 26 bzw. 27 und 28 angeschlossen, ausgangs­ seitig liefern sie den 1. bzw. 2. Phasenschaltbefehl S 1 bzw. S 2.The signal switch 19 consists of 2 AND elements 25 and 27 , the non-negated inputs of which the 1st and 2nd coding signals S 1 ' and S 2' are supplied and the negated inputs of which the freewheel switch-on signal S 17 is supplied, of 2 further ANDs Elements 26 and 28 , the non-negated inputs of which the freewheel switch-on signal S 17 and the null type signal S 18 are to be routed, as well as 2 OR elements 29 and 30 . The OR elements 29 and 30 are connected on the input side to the outputs of the AND elements 25 and 26 or 27 and 28 , on the output side they deliver the 1st or 2nd phase switching command S 1 or S 2 .

In den Fig. 4 und 5 sind Vergleicherschaltungen mit einem sym­ metrischen Hystereseeffekt angegeben, die für die Vergleicher 20 und 21 in Fig. 3 verwendet werden können, wobei hinsicht­ lich der Bezeichnung der Signale nur auf den Vergleicher 20 abgestellt wurde. Mit 31 und 34 sind invertierende Verstärker bezeichnet, die ein vorgebbares Einschaltsignal +H 1/2 zu -H 1/2 invertieren. Bei der Schaltung gemäß Fig. 4 ist dem Verstär­ ker 31 ein Wechsler 32 nachgeordnet, der in Abhängigkeit vom 1. Grenzwertüberschreitungssignal K 1 steuerbar ist und dem eingangsseitig die Signale bzw. Schwellwerte +H 1/2 und -H 1/2 zugeführt sind. Bei K 1 = 1 wird vom Schwellwert +H 1/2 auf den Schwellwert -H 1/2 umgeschaltet. Ausgangsseitig ist der Wechs­ ler 32 mit einem negierenden Eingang eines summierenden Ver­ stärkers 33 verbunden, an dem ausgangsseitig das 1. Grenzwert­ überschreitungssignal K 1 abgreifbar ist. Einem weiteren negie­ renden Eingang des Verstärkers 33 ist Nullpotential zugeführt und einem nichtnegierenden Eingang das Stromdifferenzsignal Δ i. In Figs. 4 and 5 compare circuits are marked with a sym metrical hysteresis, which can be used for the comparators 20 and 21 in Fig. 3, wherein the label Lich regard, the signals only to the comparator 20 was turned off. 31 and 34 denote inverting amplifiers which invert a specifiable switch-on signal + H 1/2 to - H 1/2 . . In the circuit of Figure 4 is followed by a ker changer 32 to the Verstär 31, which is controllable in dependence on the first threshold crossing signal K 1 and the input side, the signals or threshold + H 1/2 and - H are supplied to 1/2. If K 1 = 1, the system switches from the threshold value + H 1/2 to the threshold value - H 1/2 . On the output side, the changer 32 is connected to a negating input of a summing amplifier 33 , on the output side of which the 1st limit signal K 1 can be tapped. Another negie ring input of the amplifier 33 is supplied with zero potential and a non-negative input, the current difference signal Δ i .

Anstelle von Vergleicherschaltungen mit symmetrischem Hystereseeffekt könnten auch Vergleicherschaltungen mit asymmetrischem Hystereseeffekt verwendet werden.Instead of comparator circuits with symmetrical Comparator circuits could also have a hysteresis effect asymmetrical hysteresis effect can be used.

Bei der Schaltung gemäß Fig. 5 ist das Stromdifferenzsignal Δ i einem nichtnegierenden Eingang eines 1. Summierers 35 und einem negierenden Eingang eines 2. Summierers 36 zugeführt. Das Signal +H 1/2 ist einem negierenden Eingang des 1. Summie­ rers 35 zugeführt, während das Signal -H 1/2 einem nichtnegie­ renden Eingang des 2. Summierers 36 zugeführt ist. Der Ausgang des 1. Summierers 35 ist mit dem S-Eingang und der Ausgang des 2. Summierers 36 mit dem R-Eingang eines RS-Flipflops 37 ver­ bunden, an dessen Ausgang das 1. Grenzwertüberschreitungssi­ gnal K 1 abgreifbar ist. Beim Überschreiten des positiven Grenzwertes +H 1/2 wird das RS-Flipflop gesetzt, beim Erreichen des negativen Grenzwertes -H 1/2 zurückgesetzt, so daß bis dahin das Setzsignal bzw. das 1. Grenzwertüberschreitungssi­ gnal K 1 = 1 gespeichert bleibt.In the circuit according to FIG. 5, the current difference signal Δ i is fed to a non-negating input of a 1st summer 35 and a negating input of a 2nd summer 36 . The signal + H 1/2 is fed to a negating input of the 1st summer 35 , while the signal - H 1/2 is fed to a non-negative input of the 2nd summer 36 . The output of the 1st summer 35 is connected to the S input and the output of the 2nd summer 36 to the R input of an RS flip-flop 37 , at the output of which the 1st limit value signal K 1 can be tapped. When the positive limit value + H 1/2 is exceeded, the RS flip-flop is set, when the negative limit value - H 1/2 is reached, so that the set signal or the first limit value exceeding signal K 1 = 1 remains stored until then.

Die Fig. 6 und 7 zeigen die symmetrisch über der Nullinie der Regelabweichung bzw. des Stromdifferenzsignals Δ i liegenden Toleranzbänder, die mit den Schmitt-Triggern 20 bzw. 21 realisiert werden. Mit Hilfe der Ausgangssignale der Schmitt- Trigger 20 bzw. 21, d. h. der 1. bzw. 2. Grenzwertüberschreitungssignale K 1 bzw. K 2, wird ermittelt, welche Stromdifferenz-Grenzwerte H 1 bzw. H 2 das Stromistwertsignal i x erreicht hat. Für FIGS. 6 and 7 show the tolerance bands are symmetrical to the zero line of the control deviation or of the current difference signal Δ i, with the Schmitt triggers 20 and 21 are realized. With the aid of the output signals of the Schmitt triggers 20 and 21 , ie the 1st and 2nd limit value exceeding signals K 1 and K 2 , it is determined which current difference limit values H 1 and H 2 the current actual value signal i x has reached. For

-H 1/2 Δ i +H 1/2 - H 1/2 Δ i + H 1/2

ist K 1 logisch 1, andernfalls logisch 0, wobei K 1 = 1 wird, wenn Δ i den Wert -H 1/2 erreicht. K 1 wird 0, wenn Δ i den Wert +H 1/2 erreicht, vgl. die Fig. 8a, 8b und 8d. Entsprechend wird K 2 = 1, wenn Δ i den Wert -H 2/2 erreicht. K 2 wird 0, wenn Δ i den Wert +H 2/2 erreicht, vgl. die Fig. 8a, 8b und 8e. K 1 is logic 1, otherwise logic 0, where K 1 = 1 when Δ i reaches the value - H 1/2 . K 1 becomes 0 when Δ i reaches the value + H 1/2 , cf. Figs. 8a, 8b and 8d. Accordingly, K 2 = 1 when Δ i reaches the value - H 2/2 . K 2 becomes 0 when Δ i reaches the value + H 2/2 , cf. Figs. 8a, 8b and 8e.

Das Regelverfahren für den 4-Quadranten-1-Phasen- Wechselrichter 4 in Brückenschaltung nach dem Prinzip der dis­ kreten 3-Punkt-Regelung wird nachstehend anhand der Fig. 1, 2 und 8-16 erläutert. Der aus dem Gleichstromzwischenkreis ge­ speiste Wechselrichter 4 erlaubt es, die Last 6 an die posi­ tive oder die negative Zwischenkreisspannung +U d und -U d durchzuschalten sowie sie über verschiedene Freilaufwege kurz­ zuschließen. Dadurch wird es möglich, den Laststrom i 6 schnell auf- und abzubauen sowie ihn innerhalb eines engen Toleranzbandes, ohne Energieübertragung, durch den Wechsel­ richter 4 in einem Freilaufkreis fließen zu lassen.The control method for the 4-quadrant 1-phase inverter 4 in a bridge circuit according to the principle of discrete 3-point control is explained below with reference to FIGS . 1, 2 and 8-16. The inverter 4 fed from the DC intermediate circuit allows the load 6 to be switched through to the positive or the negative intermediate circuit voltage + U d and - U d and to short-circuit them via various freewheeling paths. This makes it possible to quickly build up and reduce the load current i 6 and to let it flow within a narrow tolerance band, without energy transfer, through the inverter 4 in a freewheeling circuit.

Die Anwahl der Wechselrichterausgangsspannung U 6, vgl. Fig. 9h, erfolgt durch die Phasenschaltbefehle S 1 und S 2, vgl. Fig. 9b und 9e. Die Phasenschaltbefehle S 1 und S 2 werden nur so lange zur Erzeugung der Ventilsteuersignale ST 1-ST 4 wirksam, wie das Freigabesignal F = 1 an den Impulslogikschaltungen 9 und 10 anliegt, vgl. die Fig. 9a und 9g. Unabhängig von der Stromrichtung durch die Last 6 werden jeweils der obere Thyristor T 1 bzw. T 2 eingeschaltet und der zur gleichen Phase gehörende untere Thyristor T 2 bzw. T 4 ausgeschaltet oder umge­ kehrt, der obere ausgeschaltet und der untere eingeschaltet. Zwischen dem Ein- und Ausschalten der Thyristoren T 1 und T 2 bzw. T 3 und T 4 muß ein vorgebbarer Umschalt-Mindestzeitab­ stand T U eingehalten werden, um Kurzschlüsse sicher zu vermei­ den, vgl. die Fig. 9d und 9g. Wenn ein GTO-Thyristor einge­ schaltet wird, so darf er frühestens nach einer vorgebbaren Mindesteinschaltdauer T minein wieder eingeschaltet werden, damit der zugehörige, nicht dargestellte Beschaltungskondensa­ tor des Thyristors voll entladen werden kann und beim Abschal­ ten des Thyristors zur Energiespeicherung voll zur Verfügung steht, vgl. Fig. 9d und 9g. Wird ein Thyristor T 1-T 4 ausge­ schaltet, so muß er eine vorgebbare Mindestausschaltdauer T minaus ausgeschaltet bleiben, bis er wieder eingeschaltet werden kann, vgl. Fig. 9g. Die Einhaltung dieser Mindestzeit­ dauern T U , T minein , T minaus erfolgt in bekannter Weise inner­ halb der Impulslogikschaltungen 9 und 10, welche in Abhängig­ keit von dem 1. bzw. 2. Phasenschaltbefehl S 1 bzw. S 2 die Ven­ tilsteuersignale ST 1 und ST 2 bzw. ST 3 und ST 4 generieren. Mit den Verstärkern 11-14 können dann die richtigen Ventilsteuerströme generiert werden für die ausschaltbaren GTO-Thyristoren T 1-T 4.The selection of the inverter output voltage U 6 , cf. Fig. 9h, is carried out by the phase switching commands S 1 and S 2, see FIG. Fig. 9b and 9e. The phase switching commands S 1 and S 2 are only effective for generating the valve control signals ST 1 - ST 4 as long as the enable signal F = 1 is applied to the pulse logic circuits 9 and 10 , cf. Figs. 9a and 9g. Regardless of the direction of current through the load 6 , the upper thyristor T 1 or T 2 are switched on and the lower thyristor T 2 or T 4 belonging to the same phase is switched off or vice versa, the upper is switched off and the lower is switched on. Between the switching on and off of the thyristors T 1 and T 2 or T 3 and T 4 , a predeterminable changeover minimum time interval T U must be observed in order to reliably avoid short circuits, cf. Figs. 9d and 9g. If a GTO thyristor is switched on, it may only be switched on again after a predefinable minimum switch-on time T minein , so that the associated circuit capacitor , not shown, of the thyristor can be fully discharged and is fully available when the thyristor is switched off for energy storage, see. Fig. 9d and 9g. If a thyristor T 1 - T 4 is switched off, it must remain switched off for a predefinable minimum switch- off time T minaus until it can be switched on again, cf. Fig. 9g. The application of the minimum time periods T U, T minein, T minaus in a known manner intra-half of the pulse logic circuits 9 and 10, which in Depending on the Ven speed of the 1. and 2. Phase shift command S 1 and S 2 tilsteuersignale ST 1 and Generate ST 2 or ST 3 and ST 4 . The correct valve control currents can then be generated with the amplifiers 11-14 for the GTO thyristors T 1 - T 4 which can be switched off.

Gezündet werden die Thyristoren T 1-T 4 mit einem Dauerimpuls. Dies erlaubt einen problemlosen und pausenlosen Polaritäts­ wechsel des Laststromes i 6.The thyristors T 1 - T 4 are ignited with a continuous pulse. This allows a smooth and non-stop polarity change of the load current i 6 .

In Abhängigkeit von S 1 = 1 werden ST 1 = 1 und ST 2 = 0. In Abhängigkeit von S 1 = 0 werden ST 1 = 0 und ST 2 = 1. In Abhängigkeit von S 2 = 1 werden ST 3 = 1 und ST 4 = 0. In Abhängigkeit von S 2 = 0 werden ST 3 = 0 und ST 4 = 1, jeweils unter Beachtung von T U , T minein und T minaus .Depending on S 1 = 1, ST 1 = 1 and ST 2 = 0. Depending on S 1 = 0, ST 1 = 0 and ST 2 = 1. Depending on S 2 = 1, ST 3 = 1 and ST 4 = 0. Depending on S 2 = 0, ST 3 = 0 and ST 4 = 1, taking T U , T minein and T minaus into account .

Der diskrete 3-Punkt-Regler 8 überprüft den Betrag und die Po­ larität des Stromdifferenzsignals Δ i. Er kann bei dem als Stellglied verwendeten Wechselrichter 4 3 verschiedene Maß­ nahmen einleiten. Bei positiver Regelabweichung Δ i, d. h. bei zu kleinem Stromistwertsignal i x , wird der Laststrom i 6 mittels der positiven Spannung U = +U d schnell aufgebaut. Bei negativer Regelabweichung, d. h., wenn das Stromsollwertsignal i w kleiner als das Stromistwertsignal i x ist, wird der Laststrom i 6 mittels der negativen Spannung U = -U d schnell abgebaut. Mit dem 3. möglichen Zustand U = 0, der mit einem Freilauf erreicht wird, läßt sich der Laststrom i 6 normal im Kurzschluß innerhalb des Wechselrichters 4 abbauen. Dieser Zustand wird dann angewählt, wenn die Regelabweichung i den kleineren Stromdifferenz-Grenzwert H 1 erreicht.The discrete 3-point controller 8 checks the amount and the polarity of the current difference signal Δ i . He can initiate 3 different measures in the inverter 4 used as an actuator. If the control deviation Δ i is positive, ie if the actual current value signal i x is too small, the load current i 6 is built up quickly by means of the positive voltage U = + U d . For a negative control deviation, namely, if a current reference signal i w i is smaller than the current feedback signal is x, the load current i 6 by means of the negative voltage is U = - U d rapidly degraded. With the third possible state U = 0, which is achieved with a freewheel, the load current i 6 can be reduced normally in the short circuit within the inverter 4 . This state is selected when the control deviation i reaches the smaller current difference limit H 1 .

Die Arbeitsweise der Regelschaltung ist aus der in Fig. 8 dar­ gestellten Zeitabhängigkeit mehrerer Systemgrößen zu erkennen. Fig. 8a zeigt den Verlauf des Stromsollwertsignals i w , des Stromistwertsignals i x sowie des 1. und 2. Stromdiffe­ renz-Grenzwertes H 1 und H 2 in Abhängigkeit von der Zeit t. Das Stromdifferenzsignal Δ i sowie die beiden Toleranzbänder mit den Grenzwerten ±H 1/2 und ±H 2/2 sind in Fig. 8b dargestellt. Fig. 8c zeigt die Wechselrichterausgangsspannung U 6. In den Fig. 8d und 8e sind die 1. und 2. Grenzwertüberschreitungssignale K 1 und K 2 dargestellt. Die daraus abgeleiteten 1. und 2. Phasenschaltbefehle S 1 und S 2 gehen aus den Fig. 8f und 8g hervor. Fig. 8h zeigt das Freilaufeinschaltsignal S 17 und Fig. 8i das Nullartsignal S 18, das nur halb so viel Impulse aufweist wie das Freilaufeinschaltsignal S 17.The operation of the control circuit can be seen from the time dependence of several system variables shown in FIG. 8. Fig. 8a shows the profile of the current reference signal i w, of Stromistwertsignals i x as well as the 1st and 2nd Conference Stromdiffe limit value H 1 and H 2 in function of time t. The current difference signal Δ i and the two tolerance bands with the limit values ± H 1/2 and ± H 2/2 are shown in Fig. 8b. FIG. 8c shows the inverter output voltage U 6. In Figs. 8d and 8e, the 1st and 2nd threshold crossing signals K 1 and K 2 are shown. The 1st and 2nd phase switching commands S 1 and S 2 derived therefrom are shown in FIGS. 8f and 8g. Fig. 8h shows the Freilaufeinschaltsignal S 17 and Fig. 8i the Nullartsignal S has 18, which is only half as many pulses as the Freilaufeinschaltsignal S 17.

Das Freilaufeinschaltsignal S 17 schaltet beim Wechselrichter 4 einen Freilauf ein. Das Nullartsignal S 18 bestimmt, ob der Freilauf im oberen oder unteren Teil des Wechselrichters 4 eingeschaltet wird.The freewheel switch-on signal S 17 switches on the freewheel in the inverter 4 . The null type signal S 18 determines whether the freewheel is switched on in the upper or lower part of the inverter 4 .

Der Kodierer 16 bestimmt über die 1. und 2. Kodiersignale S 1′ und S 2′ den an die Last 6 anzulegenden Spannungswert +U d und -U d , je nach dem Regelzustand. Dieser wird mit der Vergleichs­ schaltung 15 des 3-Punkt-Reglers 8 erkannt und mittels der 1. und 2. Grenzwertüberschreitungssignale K 1 und K 2 angegeben. Aus den auftretenden Regelzuständen, vgl. Fig. 8a, können die Kodiersignale S 1′ und S 2′, wenn kein Freilauf gewählt ist (S 17 = 0), einfach berechnet werden gemäß:The encoder 16 determines via the 1st and 2nd coding signals S 1 ' and S 2' the voltage value to be applied to the load 6 + U d and - U d , depending on the control state. This is recognized by the comparison circuit 15 of the 3-point controller 8 and indicated by means of the 1st and 2nd limit value exceeding signals K 1 and K 2 . From the occurring control states, cf. Fig. 8a, the coding signals S 1 ' and S 2' , if no free running is selected (S 17 = 0), can be easily calculated according to:

S 1′ = ∧ K 2lu ∧ = und
S 2′ = , S 1 ′ = ∧ K 2lu ∧ = and
S 2 ′ =,

wobei ∧ ein logisches UND, ⟩ ein logisches ODER und ein Strich über einem Zeichen dessen Negierung bedeuten.where ∧ is a logical AND,⟩ is a logical OR and a dash over a sign mean negation.

Der Dekodierer 17 erfaßt den Zeitpunkt, zu dem ein Freilauf mit dem Signalumschalter 19 angewählt werden muß. Für das Freilaufeinschaltsignal S 17 gilt:The decoder 17 detects the time at which a freewheel must be selected with the signal switch 19 . The following applies to the freewheel switch-on signal S 17 :

S 17 = K 1 ∧ ⟩ ⟩ K 2 = K 1 ≢ K 2. S 17 = K 1 ∧⟩⟩ K 2 = K 1 K ≢. 2

Mit dem Signalumschalter 19 wird für die 1. und 2. Phasen­ schaltbefehle S 1 und S 2 der richtige Schaltzustand angewählt. Mit dem Freilaufeinschaltsignal S 17 = 0 werden die mit den Ko­ diersignalen S 1′ und S 2′ kodierten Spannungswerte +U d oder -U d durchgeschaltet, mit S 17 = 1 einer der verschiedenen Freilauf­ zustände oder Nullspannungen. Mittels des Nullartsignals S 18 kann bei jeder 2. Anwahl eines Freilaufes (S 17 = 1) die Nullart gewechselt werden. Das Prinzip dieser Pendelnullanwahl erlaubt es, trotz minimal begrenzter Ein- und Ausschaltzeiten bei den Ventilen oder bei deren Ansteuereinheiten, auch beliebig kleine Spannungszeitflächen an die Last 6 anzulegen. Dabei werden alle Freilaufdioden D 1-D 4 im Wechselrichter 4 gleich belastet.With the signal switch 19 , the correct switching state is selected for the 1st and 2nd phases switching commands S 1 and S 2 . With the freewheel switch-on signal S 17 = 0, the voltage values + U d or - U d coded with the coding signals S 1 ' and S 2' are switched through, with S 17 = 1 one of the various freewheeling states or zero voltages. By means of the null type signal S 18 , the null type can be changed every second selection of a freewheel (S 17 = 1). The principle of this pendulum zero selection allows, despite minimally limited switch-on and switch-off times for the valves or their control units, even small voltage time areas to be applied to the load 6 . All freewheeling diodes D 1 - D 4 in the inverter 4 are loaded equally.

Für jede Richtung des Laststromes i 6 gibt es 2 Freilaufkreise, die in einem Freilauffall (S 17 = 1) alternierend (S 18 = 0 oder =1) angesteuert werden. Für die positive Stromrichtung gibt es den Freilaufkreis 1 (oben): 6, D 3, P, T 1, 5, 6 und den Freilaufkreis 2 (unten): 6, T 4, N, D 2, 5, 6. Für die negative Stromrichtung gibt es den Freilaufkreis 1 (oben): 6, 5, D 1, P, T 3, 6 und den Freilaufkreis 2 (unten): 6, 5, T 2, N, D 4, 6.There are 2 freewheeling circuits for each direction of the load current i 6 , which are controlled alternately (S 18 = 0 or = 1) in a freewheeling case (S 17 = 1). For the positive current direction there are free-wheeling circuit 1 (top): 6 , D 3 , P, T 1 , 5, 6 and free-wheeling circuit 2 (bottom): 6 , T 4 , N, D 2 , 5, 6 . For the negative current direction, there is the freewheeling circuit 1 (top): 6, 5 , D 1 , P, T 3, 6 and the freewheeling circuit 2 (bottom): 6, 5 , T 2 , N, D 4, 6 .

Claims (4)

1. Regelverfahren für einen 4-Quadranten-Wechselrichter (4) in 1phasiger Brückenschaltung
  • a) mit mindestens je einem steuerbaren Ventil (T 1-T 4) in jedem Brückenzweig,
  • b) wobei zu jedem steuerbaren Ventil mindestens eine Freilaufdiode (D 1-D 4) antiparallel geschaltet ist,
  • c) welche Ventile wechselstromseitig (W 1, W 2) an eine in­ duktive Last (6) angeschlossen sind,
1. Control method for a 4-quadrant inverter ( 4 ) in 1-phase bridge circuit
  • a) with at least one controllable valve (T 1 - T 4 ) in each bridge branch,
  • b) wherein at least one free-wheeling diode (D 1 - D 4 ) is connected antiparallel to each controllable valve,
  • c) which valves on the AC side (W 1 , W 2 ) are connected to an inductive load ( 6 ),
dadurch gekennzeichnet,characterized,
  • d) daß die Last (6) im Freilauf je Stromflußrichtung über 2 unterschiedliche Freilaufzweige (6, D 3, P, T 1, 5, 6; 6, T 4, N, D 2, 5, 6; 6, 5, D 1 P, T 3, 6; 6, 5, T 2, N, D 4, 6) gesteuert wird,d) that the load ( 6 ) in freewheeling depending on the current flow direction over 2 different freewheel branches ( 6 , D 3 , P, T 1 , 5, 6; 6 , T 4 , N, D 2, 5, 6; 6, 5 , D 1 P, T 3, 6; 6, 5 , T 2 , N, D 4, 6 ) is controlled,
  • e) wobei alternierend von einem auf den anderen Freilauf­ zweig umgeschaltet wird.e) whereby alternating from one to the other freewheel branch is switched.
2. Regelverfahren nach Anspruch 1, dadurch gekennzeichnet,
  • a) daß ein Stromdifferenzsignal Δ i aus einem vorgebbaren Stromsollwertsignal i w und einem detektierten, zu dem Laststrom (i 6) proportionalen Stromistwertsignal i x gemäß: Δ i = i w - i x gebildet wird,
  • b) daß dieses Stromdifferenzsignal mit vorgebbaren unterschiedlichen 1. und 2. Stromdifferenz-Grenzwerten (H 1, H 2) verglichen wird,
  • c) daß ein 1. Grenzwertüberschreitungssignal (K 1) er­ zeugt wird bzw. den logischen Wert 1 annimmt, wenn das Stromdifferenzsignal (Δ i) den vorgebbaren 1. Stromdifferenz-Grenzwert (H 1) überschreitet,
  • d) daß ein 2. Grenzwertüberschreitungssignal (K 2) er­ zeugt wird bzw. den logischen Wert 1 annimmt, wenn das Stromdifferenzsignal (Δ i) den vorgebbaren 2. Stromdifferenz-Grenzwert (H 2) überschreitet,
  • e) daß ein 1. Kodiersignal (S 1′) zur Anwahl eines an die Last (6) anzulegenden 1. Spannungswertes (+U d ) erzeugt wird, wenn weder das 1. noch das 2. Grenzwertüber­ schreitungssignal (K 1, K 2) den logischen Wert 1 aufweisen,
  • f) daß ein zum 1. Kodiersignal (S 1′) inverses 2. Kodier­ signal (S 2′) zur Auswahl eines an die Last (6) anzulegen­ den 2. Spannungswertes (-U d ) erzeugt wird und
  • g) daß ein Freilaufeinschaltsignal (S 17) erzeugt wird bzw. den logischen Wert 1 annimmt, wenn nur das 1. Grenz­ wertüberschreitungssignal (K 1) oder nur das 2. Grenzwert­ überschreitungssignal (K 2) den logischen Wert 1 aufwei­ sen.
2. Control method according to claim 1, characterized in
  • a) that a current difference signal Δ i of a predetermined current reference signal i w and a detected, to the load current (i 6) proportional current feedback signal x i in accordance with: Δ i = i w - is formed i x,
  • b) this current difference signal is compared with predeterminable different 1st and 2nd current difference limit values (H 1 , H 2 ),
  • c) that a 1st limit value violation signal (K 1 ) is generated or assumes the logical value 1 if the current difference signal ( Δ i ) exceeds the predefinable 1st current difference limit value (H 1 ),
  • d) that a second limit value exceeding signal (K 2 ) is generated or assumes the logical value 1 if the current difference signal ( Δ i ) exceeds the predefinable second current difference limit value (H 2 ),
  • e) that a 1st coding signal (S 1 ' ) for selecting a load voltage ( 6 ) to be applied to the 1st voltage value (+ U d ) is generated if neither the 1st nor the 2nd limit value violation signal (K 1 , K 2 ) have the logical value 1,
  • f) that an inverse to the 1st coding signal (S 1 ' ) 2nd coding signal (S 2' ) for selecting one to be applied to the load ( 6 ) the 2nd voltage value (- U d ) is generated and
  • g) that a freewheel switch-on signal (S 17 ) is generated or assumes the logical value 1 if only the 1st limit value exceeding signal (K 1 ) or only the 2nd limit value exceeding signal (K 2 ) has the logical value 1.
3. Regelverfahren nach Anspruch 2, dadurch gekennzeichnet,
  • a) daß die 1. und 2. Stromdifferenz-Grenzwerte (H 1, H 2) symmetrisch bezüglich des Nullwertes des Stromdifferenz­ signals (Δ i) gewählt sind,
  • b) daß das 1. und 2. Grenzwertüberschreitungssignal auf (K 1, K 2) jeweils den logischen Wert 0 annehmen, wenn das Stromdifferenzsignal (Δ i) den jeweiligen Stromdifferenz- Grenzwert nach oben (H 1/2, H 2/2) überschreitet, und
  • c) daß das 1. und 2. Grenzwertüberschreitungssignal (K 1, K 2) jeweils den logischen Wert 1 annehmen, wenn das Stromdifferenzsignal (Δ i) den jeweiligen Stromdifferenz- Grenzwert nach unten (-H 1/2, -H 2/2) überschreitet.
3. Control method according to claim 2, characterized in
  • a) that the 1st and 2nd current difference limit values (H 1 , H 2 ) are chosen symmetrically with respect to the zero value of the current difference signal ( Δ i) ,
  • b) that the 1st and 2nd limit value exceeding signal on (K 1 , K 2 ) each assume the logical value 0 if the current difference signal ( Δ i) raises the respective current difference limit value (H 1/2 , H 2/2 ) exceeds, and
  • c) that the 1st and 2nd limit value exceeding signal (K 1 , K 2 ) each assume the logical value 1 if the current difference signal ( Δ i) drops the respective current difference limit value (- H 1/2 , - H 2/2 ) exceeds.
DE19893905701 1989-02-24 1989-02-24 Method of regulating a four-quadrant invertor in one-phase bridge circuit arrangement Withdrawn DE3905701A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893905701 DE3905701A1 (en) 1989-02-24 1989-02-24 Method of regulating a four-quadrant invertor in one-phase bridge circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893905701 DE3905701A1 (en) 1989-02-24 1989-02-24 Method of regulating a four-quadrant invertor in one-phase bridge circuit arrangement

Publications (1)

Publication Number Publication Date
DE3905701A1 true DE3905701A1 (en) 1989-06-22

Family

ID=6374815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893905701 Withdrawn DE3905701A1 (en) 1989-02-24 1989-02-24 Method of regulating a four-quadrant invertor in one-phase bridge circuit arrangement

Country Status (1)

Country Link
DE (1) DE3905701A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4126274A1 (en) * 1991-08-08 1993-02-11 Asea Brown Boveri Increasing thyristor utilisation in rectifier - forming effective, permitted, valve-rated current in rectifier in dependence on actual DC voltage at input
FR2879046A1 (en) * 2004-12-08 2006-06-09 Renault Sas Drive circuit control method for e.g. piezostrictive actuator, involves controlling drive circuit delivering periodic current whose period has successive sequence of slow falling, rapid falling, another slow falling and rapid rising phases
DE102005036317A1 (en) * 2005-07-29 2007-02-01 Aloys Wobben Electronic switch`s e.g. insulated gate bipolar transistor, thermal power loss determining method for inverter, involves detecting instantaneous value of switch`s parameter, and retrieving value correlated with instantaneous value

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4126274A1 (en) * 1991-08-08 1993-02-11 Asea Brown Boveri Increasing thyristor utilisation in rectifier - forming effective, permitted, valve-rated current in rectifier in dependence on actual DC voltage at input
FR2879046A1 (en) * 2004-12-08 2006-06-09 Renault Sas Drive circuit control method for e.g. piezostrictive actuator, involves controlling drive circuit delivering periodic current whose period has successive sequence of slow falling, rapid falling, another slow falling and rapid rising phases
EP1670078A1 (en) * 2004-12-08 2006-06-14 Renault s.a.s. Control method of a drive circuit for piezostrictive or magnetostrictive actuators
DE102005036317A1 (en) * 2005-07-29 2007-02-01 Aloys Wobben Electronic switch`s e.g. insulated gate bipolar transistor, thermal power loss determining method for inverter, involves detecting instantaneous value of switch`s parameter, and retrieving value correlated with instantaneous value
DE102005036317B4 (en) * 2005-07-29 2010-02-11 Aloys Wobben Method and device for determining the power loss of an electronic switch, inverter, wind turbine with methods of control
US7928723B2 (en) 2005-07-29 2011-04-19 Aloys Wobben Measurement of dissipated power
EP2541262A1 (en) 2005-07-29 2013-01-02 Aloys Wobben Measurement of dissipated power

Similar Documents

Publication Publication Date Title
EP2122817B1 (en) Drive for a phase module branch of a multilevel converter
AT403865B (en) VOLTAGE CONVERSION DEVICE FOR A DC VOLTAGE CONSUMER
EP0703652B1 (en) Method and device for variable allocation of an operating inverter to at least one load
DE10326077A1 (en) Procedure in connection with converter bridges
DE102012111063A1 (en) Direct current-direct current (DC-DC) converter for powering and regenerating electric motor, has voltage-source and current-source power converters that are controlled based on command value from inputs and input-output current
DE1438654A1 (en) Electrical supply circuit arrangement
DE2904817A1 (en) METHOD AND CIRCUIT FOR CONTROLLING A HIGH VOLTAGE DC SYSTEM
EP0505591B1 (en) Method and circuit arrangement for the regulation of a two-dimensional load vector by a digital actuator with limited commutation frequency
EP3683950A1 (en) Method for the control of a modular multilevel converter with half- and fullbridge cells
DE3905701A1 (en) Method of regulating a four-quadrant invertor in one-phase bridge circuit arrangement
DE3703218A1 (en) Current limiting for a three-phase invertor which is operated using a servo controller (follow-up controller)
DE4018930C2 (en) Bridge branch of DC choppers and pulse inverters with regulated cross current
DE19817752A1 (en) Electrical circuit arrangement for supplying an electrical drive system
EP0300392A2 (en) Rectifier circuit for supplying DC voltage to an intermediate circulating current circuit
EP0335169A1 (en) Loss-free and low reactive power switch balance device for the semi-conductor switches of an inverter
WO2015150057A1 (en) Modular converter circuit having sub-modules, which are operated in linear operation
DE19746797B4 (en) Method for controlling bidirectional switches in power converters
DE19634713A1 (en) Control of transformer in converter or inverter
DE4111734C1 (en) Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents
DE2151019B2 (en) Current regulation of rectified A.C. supply - uses anti-parallel thyristors or rectifier bridge between A.C. supply and D.C. load
DE3048684A1 (en) &#34;METHOD AND DEVICE FOR SWITCHING THYRISTOR BRIDGES&#34;
DE3227391C2 (en) Control device for a reversing converter without circular current
EP0620635B1 (en) Controlled threephase current rectifier
DE112019007292T5 (en) DC/DC CONVERTERS AND POWER CONVERTERS
DE4342414A1 (en) Bi-directional power converter

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
8139 Disposal/non-payment of the annual fee