DE4111734C1 - Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents - Google Patents

Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents

Info

Publication number
DE4111734C1
DE4111734C1 DE4111734A DE4111734A DE4111734C1 DE 4111734 C1 DE4111734 C1 DE 4111734C1 DE 4111734 A DE4111734 A DE 4111734A DE 4111734 A DE4111734 A DE 4111734A DE 4111734 C1 DE4111734 C1 DE 4111734C1
Authority
DE
Germany
Prior art keywords
control device
limit value
current
cross
inverters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE4111734A
Other languages
German (de)
Inventor
Samir Dr.-Ing. Salama
Yehia Dr.-Ing. 1000 Berlin De Tadros
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE4111734A priority Critical patent/DE4111734C1/en
Application granted granted Critical
Publication of DE4111734C1 publication Critical patent/DE4111734C1/en
Anticipated expiration legal-status Critical
Revoked legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/46—Controlling of the sharing of output between the generators, converters, or transformers
    • H02J3/466—Scheduling the operation of the generators, e.g. connecting or disconnecting generators to meet a given demand

Abstract

The regulating method is for current symmetry in inverter sets supplying an electric drive motor. A control device provides potential setting commands (SU...SW) for opposing parallel operation of the current regulator power semiconductors (TA1...TB6). The detected shunt currents (iqu) are used for shunt current regulation temporarily inverting the potential setting commands (SU...SW) when the permissible positive or negative shunt current value is exceeded, to bring the shunt current back below this valve. ADVANTAGE - Prevents excessive shunt currents between parallel inverters

Description

Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a method according to the preamble of claim 1.

Ein solches Verfahren ist durch die IEEE-Transactions on Industry Applications, Vol. Ia-19, No. 2, März/April 1983, Seiten 198 bis 205, bekannt.Such a procedure is through the IEEE transactions on Industry Applications, Vol. Ia-19, No. 2, March / April 1983, pages 198 to 205, known.

Drehstromwechselrichter, insbesondere Drehstrom-Pulswechselrichter, finden breite Anwendungen, zum Beispiel in Drehstromantrieben und unterbrechungsfreien Stromversorgungsanlagen. Bei einer Anwendung für höhere Leistungen ist mitunter eine Parallelschaltung der Wechselrichter unvermeidbar, wenn das Stromvermögen der verfügbaren Leistungshalbleiter nicht ausreichend ist.Three-phase inverters, in particular three-phase pulse inverters, find wide applications, for example in three-phase drives and uninterruptible power supply systems. In one application for higher outputs, the inverters may be connected in parallel unavoidable if the current capacity of the available power semiconductors is not sufficient.

Fig. 2 zeigt eine typische Parallelschaltung von zwei Drehstromwechselrichtern WRA und WRB mit gemeinsamem Gleichspannungszwischenkreis, der hier als Spannungsquelle Ud dargestellt ist. Die Wechselrichter WRA und WRB sind in gleicher Weise aus hier als IGBT-Elemente ausgeführten Leistungshalbleiterschaltern TA1 bis TA6 sowie TB1 bis TB6 jeweils mit (nicht näher bezeichneten) antiparallelgeschalteten Freilaufdioden aufgebaut. Die zwei Wechselrichter sind über drei Entkopplungsdrosseln LqU, LqV, LqW an eine Drehstromlast M, zum Beispiel einen Drehstrommotor, angeschlossen. Fig. 2 shows a typical parallel connection of two three-phase inverters WRA and WRB with a common DC intermediate circuit, which is shown here as a voltage source U d. The inverters WRA and WRB are constructed in the same way from power semiconductor switches TA 1 to TA 6 and TB 1 to TB 6, each designed as IGBT elements, with free-wheeling diodes connected in antiparallel (not specified). The two inverters are connected to a three-phase load M, for example a three-phase motor, via three decoupling reactors L qU , L qV , L qW .

Beide Wechselrichter WRA und WRB haben eine gemeinsame Steuereinrichtung 1, die drei Potentialstellbefehle SU, SV und SW (jeweils für die Spannung +Ud oder die Spannung 0 Volt) für die drei Wechselrichterstränge der beiden Wechselrichter liefert. Mit Hilfe von Funktionseinheiten 3UA . . . 3WB (nur 3UA und 3UB gezeigt), die hier der Impulsbildung dienen, werden aus den Potentialstellbefehlen Schaltsignale für die einzelnen Leistungshalbleiterschalter (zum Beispiel TA1 und TA4 für den Zweigpaarstrang UA im Wechselrichter WRA) unter Berücksichtigung der betriebsnotwendigen Verzögerungszeiten der Halbleiterbauelemente gebildet. Mit 4A1 (nicht gezeigt: . . . 4A6) und 4B1 (nicht gezeigt: . . . 4B6) sind Einheiten bezeichnet, die Impulsverstärker darstellen, die für die Verstärkung der einzelnen Steuersignale zwischen dem Steuerungsteil und dem Leistungsteil benötigt werden. Obwohl die beiden Wechselrichter WRA, WRB gemeinsam gesteuert werden, treten in der Praxis meistens Unterschiede in den Wechselrichterphasenströmen (iUA≠iUB, iVA≠iVB, iWA≠iWB) auf, die aufgrund der als Differenz der ungleichen Wechselrichterphasenströme auftretenden Querströme zu unsymmetrischen Belastungen der Leistungshalbleiterschalter führen. Die unsymmetrische Aufteilung der Ströme kann folgende Gründe haben:Both inverters WRA and WRB have a common control device 1 , which supplies three potential setting commands SU, SV and SW (each for the voltage + U d or the voltage 0 volt) for the three inverter strings of the two inverters. With the help of functional units 3 UA. . . 3 WB (only 3 UA and 3 UB shown), which are used for pulse formation, become switching signals for the individual power semiconductor switches (e.g. TA 1 and TA 4 for the UA branch pair in the WRA inverter), taking into account the delay times of the semiconductor components required for operation educated. 4 A 1 (not shown: ... 4 A 6 ) and 4 B 1 (not shown:... 4 B 6 ) denote units which represent pulse amplifiers which are used to amplify the individual control signals between the control part and the Power section are required. Although the two inverters WRA, WRB are controlled together, in practice there are usually differences in the inverter phase currents (i UA ≠ i UB , i VA ≠ i VB , i WA ≠ i WB ), which occur due to the difference in the unequal inverter phase currents Cross currents lead to asymmetrical loads on the power semiconductor switches. The asymmetrical distribution of the currents can have the following reasons:

  • - unterschiedliche Durchlaßspannungen der Leistungshalbleiterschalter,- different forward voltages of the power semiconductor switches,
  • - unterschiedliche Schalt- und/oder Verzögerungszeiten der Leistungshalbleiterschalter, der Impulsbildung und der Impulsverstärker,different switching and / or delay times of the power semiconductor switches, the pulse formation and the pulse amplifier,
  • - unterschiedliche Sperrschichttemperaturen der Leistungshalbleiterschalter infolge der unsymmetrischen Belastung bzw. Kühlung.- Different junction temperatures of the power semiconductor switches due to the asymmetrical load or cooling.

Zur Symmetrierung der Aufteilung der Ströme können folgende Maßnahmen getroffen werden:The following measures can be taken to symmetrize the distribution of the currents to be hit:

  • - Vorselektierung der Leistungshalbleiterschalter, so daß nur Halbleiter mit ähnlichem Durchlaß- und Schaltverhalten verwendet werden. Die Vorselektierung ist mit zusätzlichem Aufwand verbunden und ist deshalb in der Praxis für die Fertigung und Lagerhaltung nachteilig.- Preselection of the power semiconductor switch, so that only Semiconductors with similar pass and switching behavior used will. Preselection involves additional effort connected and is therefore in practice for manufacturing and storage disadvantageous.
  • - Die Entkopplungsdrosseln (LqU, LqV und LqW) werden genutzt, um die Unterschiede in den Strömen zu reduzieren. Eine gleichmäßigere Stromaufteilung durch Vorberechnung der erforderlichen Spannungszeitfläche der Querdrosseln ist in der eingangs angegebenen Literaturstelle aus den "IEEE Transactions" beschrieben. Diese Berechnung erfordert aber eine genaue Kenntnis der Streuungsgrenzen der Schaltverzugszeiten, der Durchlaßspannungen der Leistungshalbleiterschalter und ihrer Last- und Temperaturabhängigkeit.- The decoupling chokes (L qU , L qV and L qW ) are used to reduce the differences in the currents. A more uniform current distribution by precalculating the required voltage time area of the cross reactors is described in the literature reference mentioned at the beginning from the "IEEE Transactions". However, this calculation requires precise knowledge of the scatter limits of the switching delay times, the forward voltages of the power semiconductor switches and their load and temperature dependency.
  • - Durch unterschiedliche Spannungssteuerungen der beiden Wechselrichter werden die Unterschiede der Ströme verringert (DE 36 02 496 C2). Diese Methode ist aber sehr aufwendig und erfordert spezielle Regelungen für die Wechselrichter.- By different voltage controls of the two inverters the differences in the currents are reduced (DE 36 02 496 C2). These However, the method is very complex and requires special regulations for the inverters.

Auch durch die DE 38 16 444 C2 ist ein Verfahren zur Symmetrierung der querstrombehafteten Stromaufteilung in in gleicher Weise aus Leistungshalbleiterschaltern aufgebauten, selbstgeführten Wechselrichtern bekannt, deren Phasenausgänge über Drosselspulen jeweils gemeinsam an die Stränge einer Drehstromlast angeschlossen sind. Dabei werden die Querströme strangweise erfaßt und einer Querstromregeleinrichtung zugeführt. Voraussetzung bei diesem Verfahren ist es jedoch nicht, daß die Leistungshalbleiterschalter je gespeistem Strang jeweils gleichsinnig parallel von einer Steuereinrichtung mit Potentialstellbefehlen angesteuert werden.DE 38 16 444 C2 also describes a method for balancing the Cross-current sharing in the same way from power semiconductor switches built, self-commutated inverters known, their phase outputs via choke coils to the strands together a three-phase load are connected. The cross currents detected in strands and fed to a cross-flow control device. requirement with this method, however, it is not the case that the power semiconductor switches for each strand fed in the same direction parallel to one Control device can be controlled with potential setting commands.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, mit dem eine Vorselektierung der Leistungshalbleiterschalter vermieden werden kann, ohne daß eine Manipulation an den Querdrosseln oder innerhalb der betriebsmäßig vorgesehenen Steuereinheit notwendig ist.The invention has for its object a method of the beginning Specify the type with which a preselection of the power semiconductor switch can be avoided without manipulation on the transverse chokes or within the operationally provided Control unit is necessary.

Diese Aufgabe wird gemäß der Erfindung durch die im Anspruch 1 gekennzeichneten Merkmale gelöst.This object is achieved according to the invention by those characterized in claim 1 Features solved.

Vorteilhafterweise muß also durch das Verfahren nach der Erfindung bei überhöhtem Querstörstrom zwischen zwei Wechselrichtersträngen lediglich durch entsprechende kurzzeitige Umkehr des Potentialstellbefehls an einem der beiden Stränge der Querstrom schnell verringert werden.Advantageously, therefore, by the method according to the invention with excessive cross-interference current between two inverter strings only by briefly reversing the potential setting command on one of the two strands the cross current quickly decreased will.

Die Stromaufteilung kann somit unabhängig von der Streuung der Kennlinien der Leistungshalbleiter und der Steuereinheiten symmetriert werden. Auch kann die Querstromregelung als Zusatzkomponente in parallel zu schaltende Geräte eingebaut werden, ohne die vorhandenen Steuereinrichtungen bzw. Leistungsteile zu modifizieren. Sie kann auch für beliebige Steuerverfahren (Raumzeigermodulation, Sinus-Dreieckvergleich, . . .) eingesetzt werden.The current distribution can thus be independent of the spread of the characteristic curves the power semiconductor and the control units are symmetrized will. The cross flow control can also be used as an additional component in parallel devices to be switched are installed without the existing control devices or to modify power units. You can also for  any control method (space vector modulation, sine-triangle comparison, . . .) are used.

Eine vorteilhafte Ausgestaltung des Verfahrens und Anordnungen zur Durchführung des Verfahrens sind in den weiteren Ansprüchen gekennzeichnet.An advantageous embodiment of the method and arrangements for Implementation of the method are characterized in the further claims.

Die vorgesehenen unsymmetrischen Komparator-Grenzwerte (positiver bzw. negativer Grenzwert und reduzierter Grenzwert) können die Häufigkeit des Eingreifens der Querstromregelung erheblich reduzieren, so daß keine nennenswerte Erhöhung der Schaltfrequenz der Leistungshalbleiterschalter entsteht.The provided asymmetrical comparator limits (more positive or negative limit value and reduced limit value) can reduce the frequency considerably reduce the intervention of the cross flow control, so that no significant increase in the switching frequency of the power semiconductor switch arises.

Die Erfindung soll im folgenden anhand der Zeichnung für ein Beispiel erläutert werden. Es zeigtThe invention is intended to be used in the following with the aid of an example are explained. It shows

Fig. 1 eine Anordnung zur Durchführung des erfindungsgemäßen Verfahrens sowie Fig. 1 shows an arrangement for performing the method according to the invention and

Fig. 3 die Schalthysterese der in der Anordnung nach Fig. 1 und Fig. 4 verwendeten Grenzwertkomparatoren. Fig. 3 of the switching hysteresis limit comparators used in the arrangement of FIG. 1 and FIG. 4.

Zur Symmetrierung der Stromaufteilung in den zwei Drehstromwechselrichtern WRA, WRB werden gemäß Fig. 1 die Wechselrichterströme iUA, iVA, iWA und iUB, iVB, iWB zum Beispiel durch Stromwandler 8UA bis 8WB erfaßt und je Strang in einer Vergleichseinrichtung 6 verglichen. Die sich ergebenden Differenzen der Ströme entsprechen den Querströmen in den drei Strängen:To symmetrize the current distribution in the two three-phase inverters WRA, WRB, the inverter currents i UA , i VA , i WA and i UB , i VB , i WB are detected according to FIG. 1, for example by current transformers 8 UA to 8 WB and per string in one Comparison device 6 compared. The resulting differences in the currents correspond to the cross currents in the three branches:

iqU = iUA - iUB
iqV = iVA - iVB
iqW = iWA - iWB.i qU = i UA - i UB
i qV = i VA - i VB
i qW = i WA - i WB .

Diese mit dem Verfahren nach der Erfindung zu vermeidenden Querströme werden in einer (in Fig. 1 gestrichelt umrandeten) Querstromregelung 9 so geregelt, daß sie vorgegebene Grenzwerte ± IG nicht überschreiten. Die Funktion der Querstromregelung 9 wird hier am Beispiel eines Querstromes iqU zwischen den Strängen UA und UB erläutert:These cross currents to be avoided with the method according to the invention are regulated in a cross flow regulation 9 ( outlined in dashed lines in FIG. 1) so that they do not exceed predetermined limit values ± I G. The function of the cross flow control 9 is explained here using the example of a cross flow i qU between the branches UA and UB:

  • 1. Beim normalen Betrieb der Parallelschaltung der beiden Wechselrichter WRA und WRB sind entweder die Halbleiterschalter TA1 und TB1 eingeschaltet und die Halbleiterschalter TA4 und TB4 ausgeschaltet (Potentialstellbefehl SU=+Ud), oder die Halbleiterschalter TA1 und TB1 sind ausgeschaltet und die Halbleiterschalter TA4 und TB4 sind eingeschaltet (Potentialstellbefehl SU=0).1. During normal operation of the parallel connection of the two inverters WRA and WRB, either the semiconductor switches TA 1 and TB 1 are switched on and the semiconductor switches TA 4 and TB 4 are switched off (potential setting command SU = + U d ), or the semiconductor switches TA 1 and TB 1 are switched off and the semiconductor switches TA 4 and TB 4 are switched on (potential setting command SU = 0).
  • 2. Solange der Querstrom |iqU|<IG ist, werden die Leistungshalbleiterschalter wie zuvor unter 1. beschrieben entsprechend dem Potentialstellbefehl SU aus der Steuereinrichtung 1 geschaltet.2. As long as the cross-flow | i qU | <I G, the power semiconductor switches are switched corresponding to the potential control command from the SU controller 1 as described above under 1.
  • 3.1 Positiver Querstrom iqU
    (d. h. der Strom iqU erreicht den in einem dem Vergleichsglied 6 nachgeschalteten Grenzwertkomparator 7UP eingestellten Grenzwert +IG).
    • 3.1.1 Es wird mit Hilfe dieses mit einer Schalthysterese behafteten Komparators 7UP und einer dem Grenzwertkomparator nachgeschalteten Zusatzsteuerung 2 unabhängig von dem Potentialstellbefehl SU mittels neuer Potentialbefehle SUA, SUB ein neuer Schaltzustand der Leistungshalbleiterschalter eingestellt, und zwar entgegen dem normalen Zustand TA4 und TB1 eingeschaltet sowie TA1 und TB4 ausgeschaltet. Das heißt, in einem der Wechselrichter WRA, WRB werden die Potentialstellbefehle für die Leistungshalbleiterschalter gegenüber dem Normalbetrieb kurzzeitig invertiert. Der neu eingestellte Schaltzustand führt zur Reduzierung des positiven Querstromes iqU und wird für eine Zeitdauer Δt beibehalten, bis der Querstrom iqU einen reduzierten negativen Grenzwert (-IG+ΔI) erreicht. Danach wird wieder der ursprüngliche Schaltzustand entsprechend dem Potentialstellbefehl SU der Steuereinrichtung für beide Wechselrichter eingestellt.
      Die Steilheit der Querstromänderung während des invertierten Schaltzustandes (abhängig von dem Induktivitätswert Lq) kann sehr groß sein, so daß eine rechtzeitige Unterbrechung des invertierten Schaltzustandes beim Erreichen des Grenzwertes -IG+ΔI zu hohen Dynamikanforderungen an den Komparator 7UP und die Zusatzsteuerung 2 führt. In diesem Fall ist es besser, auf die Komparatorhysterese zu verzichten und statt dessen die notwendige Zeitdauer Δt zur Reduzierung des Querstroms von +IG auf -IG+ΔI off-line abzuschätzen. Die Zusatzsteuerung 2 hat dann die Aufgabe, den invertierten Schaltzustand (TA4 und TB1 eingeschaltet sowie TA1 und TB4 ausgeschaltet) für die vorgegebene Zeitdauer Δt einzustellen.
    • 3.1.2 In einer weiteren Variante kann zur Reduzierung der Häufigkeit der Schaltvorgänge mit der Einstellung des invertierten Schaltzustands bis zu dem nachfolgenden Zustandswechsel des Potentialstellbefehls SU gewartet werden. In diesem Fall wird am Ende der Zeitdauer des invertierten Schaltzustandes Δt der neue Schaltzustand entsprechend des Potentialstellbefehls SU eingestellt. Die Zeitdauer Δt wird, wie beim Verfahren nach 3.1.1, entweder mit Hilfe der Komparatorhysterese eingestellt oder in der Zusatzsteuerung 2 vorgegeben.
    3.1 Positive cross current i qU
    (ie the current i qU reaches the limit value + I G set in a limit value comparator 7 UP connected downstream of the comparator 6 ).
    • 3.1.1 With the aid of this comparator 7 UP, which has a switching hysteresis, and an additional control 2 connected downstream of the limit value comparator, a new switching state of the power semiconductor switches is set independently of the potential setting command SU by means of new potential commands SUA, SUB, in contrast to the normal states TA 4 and TB 1 switched on and TA 1 and TB 4 switched off. This means that in one of the inverters WRA, WRB, the potential setting commands for the power semiconductor switches are briefly inverted compared to normal operation. The newly set switching state leads to a reduction in the positive cross current i qU and is maintained for a time period Δt until the cross current i qU reaches a reduced negative limit value (-I G + ΔI). The original switching state is then set again for both inverters in accordance with the potential setting command SU of the control device.
      The steepness of the cross-current change during the inverted switching state (depending on the inductance value L q ) can be very large, so that a timely interruption of the inverted switching state when the limit value -I G + ΔI is reached leads to high dynamic requirements for the comparator 7 UP and the additional control 2 leads. In this case, it is better to forego the comparator hysteresis and instead to estimate the time period Δt necessary to reduce the cross-current from + I G to -I G + ΔI off-line. The additional control 2 then has the task of setting the inverted switching state (TA 4 and TB 1 switched on and TA 1 and TB 4 switched off) for the predetermined time period Δt.
    • 3.1.2 In a further variant, in order to reduce the frequency of the switching operations, the inverted switching state can be set until the subsequent change of state of the potential setting command SU. In this case, at the end of the period of the inverted switching state Δt, the new switching state is set in accordance with the potential setting command SU. As in the method according to 3.1.1, the time period Δt is either set with the aid of the comparator hysteresis or specified in the additional control 2 .
  • 3.2 Negativer Querstrom iqU
    Erreicht der Querstrom iqU den Wert -IG, so wird mit Hilfe eines Komparators 7UN, der ebenfalls dem Vergleichsglied 6 nachgeschaltet ist und ebenfalls eine Schalthysterese aufweist, sowie mit der Zusatzsteuerung 2 ein neuer Schaltzustand für die Leistungshalbleiterschalter der Zweigpaarstränge UA und UB eingestellt (d. h. hier: TA1 und TB4 ein- und TA4 und TB1 ausgeschaltet). Dieser Schaltzustand führt dann zur Reduzierung des negativen Querstromes |iqU| und wird für die Zeitdauer Δt beibehalten, bis der Querstrom einen infolge der Schalthysterese vorgesehenen reduzierten positiven Grenzwert (+IG-ΔI) erreicht. Auch hier wird dann der ursprüngliche Schaltzustand entsprechend dem Steuerbefehl SU der Schalteinrichtung 1 wieder eingestellt.
    Wie bei den Verfahren nach 3.1.1 und 3.1.2 kann auch hier statt der Komparatorhysterese die Zeitdauer Δt vorgerechnet werden und mit der Einstellung des invertierten Zustands bis zu dem nachfolgenden Zustandswechsel des Potentialstellbefehls SU gewartet werden.    3.2 Negative cross current i qU
    If the cross current i qU reaches the value -I G , a new switching state for the power semiconductor switches of the branch pair strings UA and UB is set with the aid of a comparator 7 UN, which is also connected downstream of the comparison element 6 and also has a switching hysteresis, and with the additional control 2 (ie here: TA 1 and TB 4 switched on and TA 4 and TB 1 switched off). This switching state then leads to the reduction of the negative cross current | i qU | and is maintained for the time period Δt until the cross current reaches a reduced positive limit value (+ I G -ΔI) provided as a result of the switching hysteresis. Here, too, the original switching state is then set again in accordance with the control command SU of the switching device 1 .
    As with the methods according to 3.1.1 and 3.1.2, here too the time period Δt can be calculated instead of the comparator hysteresis and, with the setting of the inverted state, it can be waited until the subsequent change of state of the potential setting command SU.
  • 4. Die Querströme iqV und iqW werden in gleicher Weise mit Hilfe nicht gezeigter weiterer Komparatoren und der Zusatzsteuerung 2 geregelt.
    In Fig. 3 ist nochmals zur Verdeutlichung die Schalthysterese gezeigt, die sich durch Verwendung der beiden dem Vergleichsglied 6 nachgeschalteten Grenzwertkomparatoren 7UP, 7UN für den Verlauf des Querstromes ergibt.
    In Fig. 4 ist der zeitliche Verlauf des Querstromes iqU bei Anwendung des erfindungsgemäßen Verfahrens mit den hysteresebehafteten Grenzwertkomparatoren und den um den Stromanteil ΔI reduzierten Grenzwerten aufgezeigt. Das Anwachsen des Querstromes ist hier zur Verdeutlichung der Hysterese erheblich verstärkt gezeigt. In Wirklichkeit wächst der Querstrom verhältnismäßig langsam nach einer Richtung.    4. The cross currents i qV and i qW are regulated in the same way with the aid of further comparators (not shown) and the additional control 2 .
    In Fig. 3, the hysteresis is shown again for clarity extending downstream through the use of both the comparator 6 limit comparators 7 UP, UN 7 is obtained for the course of the cross-current.
    In FIG. 4, the time course of the cross current i qU when using the method according to the invention with the hysteresis limit comparators and reduced by the current component .DELTA.I limit values is indicated. The increase in the cross current is shown here considerably intensified to clarify the hysteresis. In reality, the cross current grows relatively slowly in one direction.

In den Schaltungsanordnungen in den Fig. 1 und 2 sind als Leistungshalbleiterschalter IGBT-Elemente gezeigt. Das angegebene Verfahren ist aber auch ebenso für andere abschaltbare Leistungshalbleiterschalter, wie zum Beispiel Bipolartransistoren, MOSFET, GTO-Thyristoren und ähnliche, in gleicher Weise anwendbar. Auch gilt das Verfahren sowohl für gemeinsame Zwischenkreise der parallelgeschalteten Wechselrichter als auch für getrennte Zwischenkreise innerhalb von Umrichterschaltungen.In the circuit arrangements in FIGS. 1 and 2, IGBT elements are shown as power semiconductor switches. However, the specified method can also be used in the same way for other power semiconductor switches that can be switched off, such as, for example, bipolar transistors, MOSFET, GTO thyristors and the like. The procedure also applies both to common intermediate circuits of the inverters connected in parallel and to separate intermediate circuits within converter circuits.

Claims (6)

1. Verfahren zur Symmetrierung der querstrombehafteten Stromaufteilung in in gleicher Weise aus Leistungshalbleiterschaltern aufgebauten, selbstgeführten Wechselrichtern, deren Phasenausgänge über Drosselspulen jeweils gemeinsam an die Stränge einer Drehstromlast angeschlossen sind und deren Leistungshalbleiterschalter je gespeistem Strang jeweils gleichsinnig parallel von einer Steuereinrichtung mit Potentialstellbefehlen angesteuert werden, dadurch gekennzeichnet, daß die Querströme strangweise erfaßt werden und einer Querstromregeleinrichtung zugeführt werden, die bei Überschreiten eines positiven oder eines negativen Grenzwertes dieser Querströme die von der Steuereinrichtung vorgegebenen Potentialstellbefehle für diejenigen beiden, dem Strang mit dem überhöhten Querstrom zugeordneten Leistungshalbleiterschalter in einem der Wechselrichter solange invertiert vorgibt, bis der Querstrom sich auf einen innerhalb der Grenzwerte liegenden, reduzierten Grenzwert eingestellt hat.1. A method for balancing the transversely an energized current distribution in in the same way composed of power semiconductor switches, self-commutated inverters, the phase outputs are each connected via choke coils common to the strands of a three-phase load and the power semiconductor switch per-fed strand, respectively in the same direction driven in parallel by a control device with potential control commands, characterized characterized in that the cross currents are detected in strings and are fed to a cross current control device which, when a positive or a negative limit value of these cross currents is exceeded, specifies the potential setting commands given by the control device for those two power semiconductor switches assigned to the string with the excessive cross current in one of the inverters until the cross current is set to a reduced limit value which is within the limit values Has. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Querstromregeleinrichtung so realisiert wird, daß der Querstrom beim Erreichen des reduzierten Grenzwertes seine Richtung ändert. 2. The method according to claim 1, characterized, that the cross flow control device is realized so that the cross flow its direction when the reduced limit value is reached changes.   3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet,
  • - daß an den Phasenausgängen der Wechselrichter (WRA, WRB) Stromwandler 8UA bis 8WA, 8UB bis 8WB) vorgesehen sind, die sekundärseitig strangweist mit einem Vergleichsglied (6) verbunden sind,
  • - daß der Ausgang jedes Vergleichsgliedes (6) an zwei Grenzwertkomparatoren (7UP, 7UN) angeschlossen ist, von denen der eine das Ausgangssignal des Vergleichsgliedes (6) mit einem positiven Grenzwert und der andere das Ausgangssignal des Vergleichsgliedes (6) mit einem negativen Grenzwert vergleicht, und
  • - daß jeder der Grenzwertkomparatoren (7UP, 7UN) an eine der Steuereinrichtung (1) der Wechselrichter (WRA, WRB) nachgeschaltete Zusatz-Steuereinrichtung (2) angeschlossen ist, die bei einem von den Grenzwertkomparatoren (7UP, 7UN) abgegebenen Grenzwertsignal entgegen dem von der Steuereinrichtung (1) vorgegebenen Potentialstellbefehl den Schaltzustand der für den entsprechenden Strang angesteuerten Halbleiterleistungsschalter (z. B. TA1, TA4 oder TB1, TB4) eines der beiden Wechselrichter (WRA, WRB) im Sinne einer Verringerung des Querstromes ändert.
3. Circuit arrangement for performing the method according to claim 1, characterized in
  • - that at the phase outputs of the inverters (WRA, WRB) current transformers 8 UA to 8 WA, 8 UB to 8 WB) are provided, which are connected on the secondary side to a comparator ( 6 ),
  • - That the output of each comparator ( 6 ) is connected to two limit value comparators ( 7 UP, 7 UN), one of which is the output signal of the comparator ( 6 ) with a positive limit and the other the output signal of the comparator ( 6 ) with a negative Compares limit value, and
  • - That each of the limit value comparators ( 7 UP, 7 UN) is connected to a control device ( 1 ) of the inverters (WRA, WRB) downstream additional control device ( 2 ), which is given by the limit value comparators ( 7 UP, 7 UN) Limit signal contrary to the potential setting command given by the control device ( 1 ), the switching state of the semiconductor power switch (e.g. TA 1 , TA 4 or TB 1 , TB 4 ) controlled for the corresponding strand of one of the two inverters (WRA, WRB) in the sense of a reduction of the cross flow changes.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Zusatz-Steuereinrichtung (2) den invertierten Schaltzustand erst einstellt, wenn am Ausgang der Steuereinrichtung (1) der Potentialstellbefehl sich ändert.4. Circuit arrangement according to claim 3, characterized in that the additional control device ( 2 ) only sets the inverted switching state when the potential setting command changes at the output of the control device ( 1 ). 5. Schaltungsanordnung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die Grenzwertkomparatoren (7UP, 7UN) mit einer Schalthysterese ausgestattet sind, die durch den positiven bzw. negativen Grenzwert und einen jeweils um einen Stromanteil (ΔI) gegenüber diesem Grenzwert verringerten reduzierten Grenzwert gebildet ist.5. Circuit arrangement according to one of claims 3 or 4, characterized in that the limit value comparators ( 7 UP, 7 UN) are equipped with a switching hysteresis by the positive or negative limit value and a respective current component (ΔI) compared to this limit value reduced reduced limit is formed. 6. Schaltungsanordnung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß bei schnellen Querstromänderungen die Zusatz-Steuereinrichtung (2) den invertierten Schaltzustand für eine off-line abgeschätzte Zeitdauer vorgibt.6. Circuit arrangement according to one of claims 3 or 4, characterized in that in the case of rapid changes in cross current, the additional control device ( 2 ) specifies the inverted switching state for an off-line estimated time period.
DE4111734A 1991-04-08 1991-04-08 Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents Revoked DE4111734C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4111734A DE4111734C1 (en) 1991-04-08 1991-04-08 Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4111734A DE4111734C1 (en) 1991-04-08 1991-04-08 Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents

Publications (1)

Publication Number Publication Date
DE4111734C1 true DE4111734C1 (en) 1992-09-17

Family

ID=6429306

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4111734A Revoked DE4111734C1 (en) 1991-04-08 1991-04-08 Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents

Country Status (1)

Country Link
DE (1) DE4111734C1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4323804A1 (en) * 1993-07-15 1995-01-19 Siemens Ag Method and device for controlling an m-pulse inverter arrangement, consisting of a master inverter and at least one slave inverter
EP1137160A2 (en) * 2000-03-20 2001-09-26 Siemens Aktiengesellschaft Power converter circuit
DE102007063434A1 (en) 2007-06-29 2009-01-02 Enasys Gmbh Inverter system and control method
WO2014001116A1 (en) 2012-06-26 2014-01-03 Sma Solar Technology Ag Parallel inverter on a choke
CN116667740A (en) * 2023-05-23 2023-08-29 广东聚磁动力科技有限公司 Output control method, device, equipment and medium of frequency converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602496C2 (en) * 1986-01-28 1988-04-07 Elektro-Geraete-Bau Gustav Klein Gmbh & Co Kg, 8920 Schongau, De
DE3816444C2 (en) * 1987-05-15 1990-10-31 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
AT391782B (en) * 1989-07-11 1990-11-26 Elin Union Ag CIRCUIT ARRANGEMENT FOR PARALLEL OPERATION OF TWO SWITCHING POLES CONNECTED TO A DC VOLTAGE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602496C2 (en) * 1986-01-28 1988-04-07 Elektro-Geraete-Bau Gustav Klein Gmbh & Co Kg, 8920 Schongau, De
DE3816444C2 (en) * 1987-05-15 1990-10-31 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
AT391782B (en) * 1989-07-11 1990-11-26 Elin Union Ag CIRCUIT ARRANGEMENT FOR PARALLEL OPERATION OF TWO SWITCHING POLES CONNECTED TO A DC VOLTAGE

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MITSUYUKI HONBU u.a.: "Parallel Operation Techniques of GTO Inventer Sets for large AC Motor Drives" in: IEEE Transaction on industry applications, Vol. IA-19, No. 2, March/April 1983, S. 198-205 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4323804A1 (en) * 1993-07-15 1995-01-19 Siemens Ag Method and device for controlling an m-pulse inverter arrangement, consisting of a master inverter and at least one slave inverter
EP1137160A2 (en) * 2000-03-20 2001-09-26 Siemens Aktiengesellschaft Power converter circuit
EP1137160A3 (en) * 2000-03-20 2002-12-11 Siemens Aktiengesellschaft Power converter circuit
DE102007063434A1 (en) 2007-06-29 2009-01-02 Enasys Gmbh Inverter system and control method
WO2009003959A2 (en) * 2007-06-29 2009-01-08 Enasys Gmbh Inverter system and control method
WO2009003959A3 (en) * 2007-06-29 2009-09-11 Enasys Gmbh Inverter system and control method
WO2014001116A1 (en) 2012-06-26 2014-01-03 Sma Solar Technology Ag Parallel inverter on a choke
CN116667740A (en) * 2023-05-23 2023-08-29 广东聚磁动力科技有限公司 Output control method, device, equipment and medium of frequency converter

Similar Documents

Publication Publication Date Title
EP3129799B1 (en) Method and controller for the model-predictive control of a multi-phase dc/dc-converter
EP0709000B1 (en) Method and device for firing an m-pulse d.c./a.c. converter assembly consisting of a master d.c./a.c. converter and at least one slave d.c./a.c. converter
AT403865B (en) VOLTAGE CONVERSION DEVICE FOR A DC VOLTAGE CONSUMER
DE10027575A1 (en) ARCP multi-point converter with potential-variable intermediate capacities
DE10326077A1 (en) Procedure in connection with converter bridges
DE10260716A1 (en) Multiple pulse width mode direct inverter has several inverters with bi-directional switches, inputs and outputs, output phase per output, choke for each of one or more outputs of each inverter
DE2904817A1 (en) METHOD AND CIRCUIT FOR CONTROLLING A HIGH VOLTAGE DC SYSTEM
DE102007021368A1 (en) control method
DE112019001203T5 (en) ENERGY CONVERSION DEVICE
DE112015004169T5 (en) POWER SUPPLY WITH ZERO VOLTAGE CIRCUIT AND BALANCED HEAT CONTROL ALGORITHM
DE4111734C1 (en) Symmetrising current distribution in parallel three=phase inverters - controlling inversion of potential setting of power semiconductors w.r.t. detected shunt currents
DE4111733C1 (en) Universal symmetrising method for current distribution in parallel three=phase inverters - controlling pulse formation w.r.t. shunt or zero current thresholds by supplying corresp. null vectors
EP0489971B1 (en) Method and device for driving an m-pulse inverter system, comprising a master-inverter and at least one slave-inverter
AT519842A1 (en) INVERTER
EP0505591A1 (en) Method and circuit arrangement for the regulation of a two-dimensional load vector by a digital actuator with limited commutation frequency
EP1087512A2 (en) ARCP multi-point power converter with intermediate circuit capacitors being voltage variable
DE4018930C2 (en) Bridge branch of DC choppers and pulse inverters with regulated cross current
EP3095178A1 (en) Modular converter circuit having sub-modules, which are operated in linear operation
EP3297150A1 (en) Control of phase flows of inverter connected in parallel
EP3476035B1 (en) Control of phase currents of an inverter
EP2928055B1 (en) Modular power converter and method for generating a sinusoidal output voltage with reduced harmonics
EP0521260A1 (en) Procedure and device for switching off an overcurrent at an inverter circuit
DE3907940A1 (en) Method for symmetrising the voltage sharing in power converters having multi-point connection
DE112020006514T5 (en) POWER CONVERTER DEVICE AND MOTOR SYSTEM
DE4106045C1 (en) Multi-phase semiconductor three-stage AC inverter - has low inductance capacitors which limit sheet duration voltage transients

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8320 Willingness to grant licences declared (paragraph 23)
8363 Opposition against the patent
8331 Complete revocation