DE3817164A1 - MOS field-effect transistor - Google Patents
MOS field-effect transistorInfo
- Publication number
- DE3817164A1 DE3817164A1 DE19883817164 DE3817164A DE3817164A1 DE 3817164 A1 DE3817164 A1 DE 3817164A1 DE 19883817164 DE19883817164 DE 19883817164 DE 3817164 A DE3817164 A DE 3817164A DE 3817164 A1 DE3817164 A1 DE 3817164A1
- Authority
- DE
- Germany
- Prior art keywords
- effect transistor
- mos field
- field effect
- transistor according
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000002800 charge carrier Substances 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005865 ionizing radiation Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101150107341 RERE gene Proteins 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- MYWUZJCMWCOHBA-VIFPVBQESA-N methamphetamine Chemical compound CN[C@@H](C)CC1=CC=CC=C1 MYWUZJCMWCOHBA-VIFPVBQESA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Die Erfindung bezieht sich auf die Realisierung eines n-Kanal-Transi stors in n-Si bzw. eines p-Kanal-Transistors in p-Si gemäß dem Oberbe griff des Anspruchs 1 ohne Benutzung der üblichen Wannentechnologie.The invention relates to the implementation of an n-channel transi stors in n-Si or a p-channel transistor in p-Si according to the Oberbe handle of claim 1 without using the usual tub technology.
Bei einem klassischen Feldeffekt-Transistor fließt zwischen Source und Drain ein Minoritätsträgerstrom, dessen Stärke über die Gatespannung ge steuert werden kann. Drain- und Source-Gebiete sind also vom entgegenge setzten Leitungstyp wie der Si-Grundkörper. Demgemäß lassen sich auf n-Si nur p-Kanal(PMOS)- und auf p-Si nur n-Kanal(NMOS)-Transistoren rea lisieren.A classic field-effect transistor flows between source and Drain a minority carrier current, the strength of which ge over the gate voltage can be controlled. So drain and source areas are opposite set conduction type like the Si base body. Accordingly, on n-Si only p-channel (PMOS) - and on p-Si only n-channel (NMOS) transistors rea lize.
Um den Leistungsverbrauch elektronischer Schaltungen zu reduzieren, müs sen beide Typen von Transistoren in ein und demselben Si-Chip integriert werden (CMOS).To reduce the power consumption of electronic circuits, Both types of transistors are integrated in one and the same Si chip become (CMOS).
Um n-Kanal-Transistoren auf einer n-Si-Scheibe zu integrieren, müssen allerdings ganze Bereiche der Scheibe umdotiert werden. Die hierbei ent stehenden p-Gebiete nennt man auch p-Wannen. In diese p-Wanne können nun n-Kanal-Transistoren eingebaut werden.In order to integrate n-channel transistors on an n-Si wafer, we have to however, entire areas of the disk are redoped. The ent standing p-areas are also called p-wells. In this p-tub can now n-channel transistors are installed.
Das Wannenverfahren ist heutzutage Stand der Technik, wobei die Wannen durch Diffusion oder durch Ionen-Implantation und anschließender Diffu sion hergestellt werden. In der Regel betragen die Diffusionszeiten vie le Stunden, wobei Temperaturen bis 1200°C erforderlich sind. Während bei Standard-Silizium diese Techniken beherrscht werden, können die nicht auf andere Halbleiter wie GaAs, Ge oder hochohmiges Silizium (meh rere KΩcm) übertragen werden. Durch die hohen Temperaturen werden die elektrischen Eigenschaften dieser Materialien irreversibel verschlech tert.The tub process is state of the art these days, the tubs by diffusion or by ion implantation and subsequent diffusion sion. As a rule, the diffusion times are vie hours, whereby temperatures up to 1200 ° C are required. While With standard silicon these techniques can be mastered not on other semiconductors such as GaAs, Ge or high-resistance silicon (meh rere KΩcm) are transmitted. Due to the high temperatures electrical properties of these materials deteriorate irreversibly tert.
Die Integration elektronischer Komponenten in hochohmiges Silizium ist aber von zunehmendem Interesse, da dieses Material z.B. zur Herstellung von Strahlungsdetektoren verwendet wird. Derartige Detektoren dienen zum Nachweis optischer und ionisierender Strahlung und werden vor allem in der Grundlagenforschung benötigt.The integration of electronic components in high-resistance silicon is but of increasing interest because this material e.g. for the production is used by radiation detectors. Such detectors are used for Detection of optical and ionizing radiation and are mainly used in basic research.
Die Integration von Standard-Elektronik in dieses Material ist besonders schwierig, da die Technologieschritte der Detektorfertigung teilweise nicht kompatibel mit der CMOS-Technik sind.The integration of standard electronics in this material is special difficult because the technology steps of detector manufacturing are partially are not compatible with CMOS technology.
In DE 34 27 476 A1 ist bereits ein Transistor beschrieben, der in hoch ohmiges vollverarmtes Si integriert werden kann und dessen Herstellungs prozeß mit dem Detektorprozeß kompatibel ist. Dieser Transistor steuert jedoch Minoritätsträger.DE 34 27 476 A1 already describes a transistor that is high ohmic fully depleted Si can be integrated and its manufacture process is compatible with the detector process. This transistor controls however minority carriers.
Der Erfindung liegt die Aufgabe zugrunde, einen Transistor zu schaffen, der die Majoritätsträger steuert. Ohne Nachteile kann der Sensor als Teil einer CMOS-Schaltung in total verarmtes Silizium integriert werden.The invention has for its object to provide a transistor that controls the majority bearers. The sensor can be used without any disadvantages Part of a CMOS circuit can be integrated into totally depleted silicon.
Eine erfindungsgemäße Lösung dieser Aufgabe ist mit ihren Weiterbildun gen in den Patentansprüchen gekennzeichnet.An inventive solution to this problem is with their training gene characterized in the claims.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben, in der zeigen:The invention is described below using exemplary embodiments Described in more detail with reference to the drawings, in which:
Fig. 1 einen Querschnitt durch einen p-Kanal-Transistor (PMOS) und einen in eine p-Wanne eingebauten komplementären n-Kanal-Transi stor (NMOS) auf n-Si; Fig. 1 shows a cross section through a p-channel transistor (PMOS) and a built in a p-well complementary n-channel transi stor (NMOS) on n-Si;
Fig. 2 ein Ausführungsbeispiel eines komplementären n-Kanal-Transistors (CONMOS) in total verarmtem n-Si; Figure 2 shows an embodiment of a complementary n-channel transistor (CONMOS) in total depleted n-Si.
Fig. 3 ein Ausführungsbeispiel der Kombination eines komplementären n-Kanal-Transistors (CONMOS) mit einem p-Kanal-Transistor (DEPMOS) auf volldepletiertem Si; Figure 3 shows an embodiment of the combination of a complementary n-channel transistor (CONMOS) with a p-channel transistor (DEPMOS) on volldepletiertem Si.
Fig. 4 ein Ausführungsbeispiel der Kombination n-Kanal-Transistor (CONMOS) mit geschlossener Geometrie in Kombination mit einem p-Kanal-Transistor (DEPMOS), der selbst die Funktion des Detek tors übernimmt. Fig. 4 shows an embodiment of the combination n-channel transistor (CONMOS) with closed geometry in combination with a p-channel transistor (DEPMOS), which itself takes over the function of the detector.
Wie aus Fig. 1 deutlich zu ersehen ist, wird der Source-Drain-Strom bei konventionellen MOS-Transistoren immer durch die Ladungsträger vom Mino ritätsträgertyp verursacht. Für die Realisierung des n-Kanal-Transistors in n-Si wird deshalb eine p-Wanne pW benötigt. Die Sperrschicht des pn-Überganges dieser Wanne dient gleichzeitig zur elektrischen Isolation des p-Wannen-Gebietes gegen den n-leitenden Halbleiterkörper HK.As can be clearly seen from Fig. 1, the source-drain current in conventional MOS transistors is always caused by the charge carrier of the minority carrier type. A p-well pW is therefore required for the realization of the n-channel transistor in n-Si. The barrier layer of the pn junction of this well serves at the same time for the electrical insulation of the p-well region from the n-conducting semiconductor body HK .
Im Gegensatz dazu benötigt der erfindungsgemäße n-Kanal-Transistor nach Fig. 2 keine technologische Isolation gegenüber dem n-leitenden Halblei terkörper HK.In contrast to this, the n-channel transistor according to the invention according to FIG. 2 does not require any technological isolation from the n-type semiconductor body HK .
Diese Isolation wird in einfacher Weise lediglich durch elektrische Spannungen erreicht. Zu diesem Zweck ist eine rückseitige p-Elektrode RS vorgesehen, an die eine so hohe Spannung U angelegt wird, daß der gesam te Halbleiterkörper HK vollständig an Ladungsträgern verarmt ist. Dabei werden die Minoritätsträger (Löcher) zur Rückseite RS und die Majori tätsträger zu der vorderen Elektrode A abgesaugt. Gleichzeitig entsteht unter dem Gatebereich G des Transistors ein leitender Kanal K von Majo ritätsträgern (Elektron), dessen Leitfähigkeit von der Konzentration der positiven Ladung im Gateoxid Go abhängig ist. Durch eine zusätzliche positive Spannung an der Gate-Elektrode G kann die Leitfähigkeit weiter erhöht werden und umgekehrt. Damit verhält sich dieser Transistor genau wie ein n-Kanal-Transistor.This insulation is achieved in a simple manner only by electrical voltages. For this purpose, a rear p-electrode RS is provided, to which such a high voltage U is applied that the entire semiconductor body HK is completely depleted of charge carriers. The minority carriers (holes) are sucked off to the rear of the RS and the majority carriers to the front electrode A. At the same time, under the gate area G of the transistor, a conductive channel K of majoity carriers (electron) is formed, the conductivity of which depends on the concentration of the positive charge in the gate oxide Go . An additional positive voltage at the gate electrode G can further increase the conductivity and vice versa. So this transistor behaves exactly like an n-channel transistor.
In ähnlicher Weise wie bei konventionellen Transistoren kann durch eine Dotierung mittels Ionenimplantation im Kanalbereich die Einsatzspannung des Transistors verändert werden. Dotierung mit Akzeptoren (z.B. Bor) führt zu einer Verschiebung der Einsatzspannung zu positiven Werten, während umgekehrt eine Dotierung mit Donatoren (z.B. Phosphor) die Ein satzspannung zu negativen Werten verschiebt. In a similar way to conventional transistors, a Doping by ion implantation in the channel area the threshold voltage of the transistor can be changed. Doping with acceptors (e.g. boron) leads to a shift in the threshold voltage to positive values, while conversely, doping with donors (e.g. phosphorus) is the on Set voltage shifts to negative values.
Zur Vermeidung parasitärer Ströme, die aufgrund der Oxidladung in der Umgebung des Transistors auftreten können, ist es vorteilhaft den Tran sistor mit einem Schutzring SR zu umgeben (channel stop). Hierfür ist es ausreichend Gebiete vorzusehen, in denen die Oxidladung kompensiert ist. Dafür eignet sich entweder eine Dotierung durch Ionen-Implantation im Oberflächenbereich oder eine negativ gepolte MOS-Struktur. Auch ein hochdotierter p⁺-Bereich kann als Schutzring benutzt werden, wie aus Fig. 2 zu ersehen ist.To avoid parasitic currents that can occur due to the oxide charge in the vicinity of the transistor, it is advantageous to surround the transistor with a protective ring SR (channel stop). For this it is necessary to provide sufficient areas in which the oxide charge is compensated. Either doping by ion implantation in the surface area or a negatively polarized MOS structure is suitable for this. A highly doped p⁺ region can also be used as a protective ring, as can be seen from FIG. 2.
Der außerhalb des Schutzringes SR dargestellte nicht zum Transistor ge hörende n⁺-Kontakt A dient zur Sammlung des im voll depletierten Halb leiter erzeugten Dunkelstromes. Der erfindungsgemäße Transistor weist den Vorteil auf, daß er als funktionsmäßig komplementärer MOS-Feld effekttransistor zu dem bekannten DEPMOS-Transistor gleichzeitig mit diesem in das gleiche n-Silizium mitintegriert werden kann. Da keine isolierende Wanne benötigt wird, ist das Herstellungsverfahren sehr ein fach und kostengünstig. Ein besonderer Vorteil ist, daß dieser Transi stor sehr leicht in solche Bauelemente integriert werden kann, die im Betriebszustand vollverarmt sind. Wie bereits ausgeführt, sind diese insbesondere Strahlungsdetektoren, welche aus hochreinem Silizium gefer tigt werden.The outside of the protective ring SR shown ge not belonging to the transistor n⁺ contact A is used to collect the dark current generated in the fully depleted semiconductor. The transistor according to the invention has the advantage that it can be integrated as a functionally complementary MOS field effect transistor to the known DEPMOS transistor simultaneously with the latter in the same n-silicon. Since no insulating tub is required, the manufacturing process is very simple and inexpensive. A particular advantage is that this Transi stor can be easily integrated into components that are fully depleted in the operating state. As already stated, these are in particular radiation detectors which are made from high-purity silicon.
Die Integrationsmöglichkeit des Transistors in einen total verarmten Detektor vom Driftkammertyp ist in Fig. 3 im Querschnitt skizziert. Diese Detektoren, die z.B. in Nucl. Instr. and Meth. A 253 (1987) 365 beschrieben sind, zeichnen sich dadurch aus, daß sie Sperrschichten auf beiden Hauptoberflächen besitzen. Werden die beiden Sperrschichten in Sperrichtung so stark vorgespannt, daß das ganze Volumen verarmt ist, dann bildet sich ein Potentialminimum PM für die Majoritätsträger im Innern des Halbleiters aus. Majoritätsträger, die z.B. durch ionisieren de Strahlung im Detektor erzeugt werden, laufen bei geeigneter Wahl der an die Feldstreifen F angelegten Spannungen in das Potentialminimum PM und wandern von dort zum internen Gate Gi des DEPMOS-Transistors. Eine Verstärkerschaltung mit komplemetären Transistoren kann dadurch reali siert werden. daß wie in Fig. 3 gezeigt, ein oder mehrere komplementäre erfindungsgemäße n-Kanal-Transistoren mitintegriert werden.The possibility of integrating the transistor into a totally depleted detector of the drift chamber type is sketched in cross section in FIG. 3. These detectors, for example in Nucl. Instr. and Meth. A 253 (1987) 365 are characterized in that they have barrier layers on both main surfaces. If the two barrier layers are biased so strongly in the reverse direction that the entire volume is depleted, then a potential minimum PM is formed for the majority carriers in the interior of the semiconductor. Majority carriers, which are generated for example by ionizing radiation in the detector, run with a suitable choice of the voltages applied to the field strips F into the potential minimum PM and migrate from there to the internal gate Gi of the DEPMOS transistor. An amplifier circuit with complementary transistors can thereby be realized. that, as shown in Fig. 3, one or more complementary n-channel transistors according to the invention are also integrated.
Ein weiteres Beispiel, in dem der neue CONMOS-Transistor eine geschlos sene Struktur aufweit, also zum Beispiel die Source S 2 und Gate G 2 den Drain D 2 vollkommen umschließen, ist in Fig. 3 gezeigt. Eine derartige Struktur vermeidet etwaige Schwierigkeiten in der seitlichen Begrenzung des Transistor-Kanals. In diesem Beispiel wird der CONMOS-Transistor mit einem DEPMOS-Transistor kombiniert, der dabei, wie zum Beispiel in Nucl.Instr. & Meth A 253 (1987) 365 beschrieben, selbst als Detektor und gleichzeitig als Verstärkerelement betrieben wird. Durch Erhöhung der Substratdotierung in Oberflächennähe N im Bereich des DEPMOS-Transistors erhält man relativ große Freiheit in der Wahl der Betriebsspannungen der beiden Transistoren.Another example, in which the new CONMOS transistor reaming a Totally enclosed structure, so for example, the source S 2 and gate G 2 to the drain D 2 totally enclose is shown in Fig. 3. Such a structure avoids any difficulties in the lateral limitation of the transistor channel. In this example, the CONMOS transistor is combined with a DEPMOS transistor, which, as for example in Nucl.Instr. & Meth A 253 (1987) 365, is itself operated as a detector and at the same time as an amplifier element. By increasing the substrate doping near the surface N in the area of the DEPMOS transistor, one obtains a relatively large freedom in the choice of the operating voltages of the two transistors.
Anstelle des in den Ausführungsbeispielen gewählten Halbleiterkörpers aus n-leitendem Silizium kann sinngemäß auch p-leitendes Silizium ver wendet werden. Ebenso kann als Grundkörper ein anderes Halbleitermate rial, wie z.B. Ge, GaAs, CdTe, InSb oder HgJ2 benutzt werden. Da diese Halbleiter im Vergleich zu Silizium äußerst schwierig zu behandeln sind, ist die Integrationsmöglichkeit des erfindungsgemäßen Transistors hier ein besonders großer Fortschritt.Instead of the semiconductor body made of n-type silicon selected in the exemplary embodiments, p-type silicon can also be used in a corresponding manner. Another semiconductor material, such as Ge, GaAs, CdTe, InSb or HgJ 2 , can also be used as the base body. Since these semiconductors are extremely difficult to treat compared to silicon, the possibility of integrating the transistor according to the invention is a particularly great step forward here.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883817164 DE3817164A1 (en) | 1988-05-19 | 1988-05-19 | MOS field-effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883817164 DE3817164A1 (en) | 1988-05-19 | 1988-05-19 | MOS field-effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3817164A1 true DE3817164A1 (en) | 1989-11-30 |
Family
ID=6354744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19883817164 Ceased DE3817164A1 (en) | 1988-05-19 | 1988-05-19 | MOS field-effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3817164A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10302632A1 (en) * | 2003-01-23 | 2004-08-05 | Austriamicrosystems Ag | Method for generating a defined doping region in a semiconductor material |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493824A (en) * | 1967-08-31 | 1970-02-03 | Gen Telephone & Elect | Insulated-gate field effect transistors utilizing a high resistivity substrate |
-
1988
- 1988-05-19 DE DE19883817164 patent/DE3817164A1/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493824A (en) * | 1967-08-31 | 1970-02-03 | Gen Telephone & Elect | Insulated-gate field effect transistors utilizing a high resistivity substrate |
Non-Patent Citations (2)
| Title |
|---|
| GB-Z.: Solid-State Electronics, Vol. 25, 1982, S. 777-779 * |
| US-Z.: IEEE Trans. Electron Dev., Vol. ED-19, 1972, S. 1199-1207 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10302632A1 (en) * | 2003-01-23 | 2004-08-05 | Austriamicrosystems Ag | Method for generating a defined doping region in a semiconductor material |
| DE10302632B4 (en) * | 2003-01-23 | 2004-11-11 | Austriamicrosystems Ag | Method for generating a defined doping region in a semiconductor material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0179102B1 (en) | Depleted semi-conductor element with a potential minimum for majority carriers | |
| DE2439875C2 (en) | Semiconductor component with negative resistance characteristics | |
| DE2634500A1 (en) | SEMI-CONDUCTOR ARRANGEMENT WITH ZONES OF REDUCED BEARING LIFE AND METHOD OF MANUFACTURING | |
| DE3011484A1 (en) | OPTICALLY CONTROLLABLE THYRISTOR WORKING WITH STATIC INDUCTION | |
| DE69724578T2 (en) | The SOI MOS field effect transistor | |
| DE19818779A1 (en) | MOS transistor semiconductor device for e.g. DRAM | |
| DE3806164C2 (en) | ||
| DE2939290A1 (en) | INTEGRATED CIRCUIT | |
| DE19914697A1 (en) | Depletion MOS semiconducting component for MOS power IC | |
| DE2739586C2 (en) | Static inverter with insulated film field effect transistors and method of manufacture | |
| DE3214893A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE3440674A1 (en) | FIELD EFFECT TRANSISTOR | |
| DE102004059627B4 (en) | Semiconductor device having a high potential island region | |
| DE2427256A1 (en) | SEMI-CONDUCTOR ARRANGEMENT | |
| DE2832154A1 (en) | SEMICONDUCTOR DEVICE WITH INSULATED GATE | |
| DE102012108142B4 (en) | MOS transistor | |
| EP0166386A2 (en) | Integrated circuit of the complementary circuit technique | |
| DE4441724A1 (en) | Modified silicon-on-insulator substrate for MOSFET back gate control | |
| EP0585263A1 (en) | Semiconductor detector | |
| DE3817164A1 (en) | MOS field-effect transistor | |
| CH456773A (en) | Semiconductor component | |
| EP0179099B1 (en) | Monolithic integrated planar semi-semiconductor arrangement and process for its production | |
| DE3208500A1 (en) | VOLTAGE-RESISTANT MOS TRANSISTOR FOR HIGHLY INTEGRATED CIRCUITS | |
| DE2835143A1 (en) | Thyristor construction with end electrode on two zones - has control electrode connected to gate separated by insulating layer from further zone | |
| DE2521868A1 (en) | SAMPLE SWITCH |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: STRUEDER, LOTHAR, DIPL.-PHYS. DR. MAX PLANCK-GESEL |
|
| 8131 | Rejection |