Halbleiterbauelement Die Erfindung betrifft ein Halbleiterbauelement. Beim erfindungsgemässen Halbleiterbauelement werden insbesondere solche Oberflächeneigenschaften ange strebt, dass das Auftreten unerwünschter Oberflächen- Leitfähigkeit längs bestimmter Oberflächenbahnen ver mieden ist.
Es ist bekannt, dass Oberflächeigenschaften bei Halbleiterbauelementen, beispielsweise Transistoren, durch einen Überzug auf der Oberfläche stabilisiert werden können. In der Regel geschieht dies in der Weise, dass eine fest haftende Isolierschicht auf der Oberfläche des Halbleiterkörpers angebracht wird, um Änderungen der Oberflächeneigenschaften in Abhängig keit von der Zeit und der umgebenden Atmosphäre zu verhindern. Beispielweise wird eine solche Isolierschicht bei Silizium aus einem Oxyd des Halbleitermaterials des Bauelementes gebildet.
Dieser Belag schützt pn-Über- gänge an der Oberfläche des Halbleiterbauelementes vor unerwünschten Veränderungen und stabilisiert die Ober flächeneigenschaften.
Obwohl der beschriebene Oberflächenschutz sehr vorteilhaft ist und viel verwendet wird, sind mit ihm jedoch auch Nachteile verbunden. Der nicht leitende Belag kann unter bestimmten Bedingungen als Dielektri- kum für die Speicherung elektrischer Ladungen wirken und dadurch die gewünschte Wirkungsweise des Halblei terbauelements stören. Beispielsweise werden die in der hermetischen Abdichtung eines Halbleiterbauelementes eingeschlossenen Gase schnell ionisiert, wenn eine ener giereiche Strahlung in der Umgebung z. B. in der Nähe von Kernreaktoren vorhanden ist.
Obwohl die so erzeug ten negativen Ionen sich in der Regel auf der Oberflä che der metallischen Umhüllung des Bauelementes ver teilen, werden die positiven Ionen auf dem Oxyd oder einer anderen nichtleitenden Schicht des Halbleiterbau elements gespeichert. Die dadurch auf der Aussenfläche der nichtleitenden Schicht vorhandene positive Ladung induziert eine Inversionsschicht, also eine gleich stark geladene jedoch negativ geladene Schicht unmittelbar unter der Schicht auf der Oberfläche des p-Halbleiterma- terials des Bauelements.
Die so erzeugte negative Schicht stellt einen n-leitenden Bereich an der Oberfläche des p- Materials dar, welcher zumindestens einen störenden Einfluss auf die benachbarten pn-Übergänge hat und die Oberflächenleitfähigkeit ändert, so dass die Arbeitsweise des Bauelementes in unerwünschter Weise verändert wird.
Gegenstand der vorliegenden Erfindung ist ein Halb leiterbauelement, welches einen Halbleiterkörper mit p- und n-Gebieten aufweist, die wenigstens einen pn- Übergang bilden, der sich bis zu einer Oberfläche des Halbleiterbauelementes erstreckt, und mit einem auf der Oberfläche des Halbleiterkörpers angeordneten isolie renden Schutzbelag, welcher den Übergang bedeckt, wobei ferner eine metallische Schicht, welche auf der Oberfläche des isolierenden Belages haftend angeordnet ist und mindestens einen Teil des Überganges an der Oberfläche des Halbleiterkörpers überdeckt,
und mit einem der beiden Gebiete einen ohmischen Kontakt herstellt.
Dadurch kann der elektrische Feldbereich in dem Grenzgebiet zwischen der Isolierschicht und dem darun- terliegenden Halbleiter, welcher die beschriebenen uner wünschten Oberflächeneigenschaften bewirkt, eliminiert oder kompensiert werden. Die Eigenschaften eines Me tallbelages oder einer Metallschicht auf der Aussenfläche der Isolation werden zweckmässigerweise den Eigen schaften des übrigen Bauelementes angepasst.
Vorzugs weise werden die elektrischen Eigenschaften des Metalls oder der Legierung des Metallbelages im Hinblick auf die Eigenschaften des im Einzelfall verwendeten Halblei termaterials ausgewählt, und zwar so, dass der Span nungsgradient, welcher normalerweise unter bestimmten Arbeitsbedingungen durch die Isolierschicht verläuft, eliminiert wird.
Infolge der dadurch bewirkten Aufhe bung des Gradienten in der Schicht wird keine Inver- sionsschicht auf der Halbleiteroberfläche durch eine an den Metallbelägen vorhandene Spannung induziert. Auf diese Weise können die Oberflächeneigenschaften des erfindungsgemässen Halbleiters in vorteilhafter Weise stabilisiert werden, beispielsweise gegen eine Ladung, welche durch eine Akkumulierung von Ionen durch die Ionisation von Gasen innerhalb der hermetischen Ab- schliessung eines Halbleiterbauelementes entsteht.
Ausführungsbeispiele der Erfindung werden nachfol gend an Hand der Zeichnungen erläutert.
Fig. 1 zeigt eine Schnittansicht einer Planar-Dio- de.
Fig. 2 zeigt ein Energie-Bänder-Diagramm eines mit einer Metallschicht und einem isolierenden Belag verse- henen Halbleiteraufbaues.
Fig. 3 zeigt eine Draufsicht auf ein erfindungsgemäss aufgebautes Halbleiterbauelement, und Fig. 4 zeigt eine Schnittansicht nach der Linie 4-4 der Figur 3.
Figuren 5 und 6 zeigen Schnittansichten von anderen Ausführungsformen von Halbleiterbauelementen gemäss der Erfindung.
Fig. 1 zeigt ein Halbleiterbauelement 10 aus Sili zium. Bei dem dargestellten Ausführungsbeispiel ist die obere Fläche des Halbleiterbauelementes 10 mit einem Belag 11 aus Siliziumoxyd oder einem anderen Isolier material versehen. Bei dem erfindungsgemässen Halblei ter kann das Gebiet des hohen elektrischen Feldes, das normalerweise an der Oberfläche des Halbleiters infolge von Kapazitätseffekten des isolierenden Belages 11 besteht, eliminiert werden. Ein solches elektrisches Feld gebiet kann beispielsweise induziert werden durch positi ve Ionen, welche sich an der Oberfläche des isolierenden Belages 11 ansammeln.
Das Ergebnis ist, dass eine negative Ladung an der Halbleiteroberfläche 12 indu ziert wird, welche über dem p-Halbleitergebiet 13 negative oder n-leitfähige Bereiche 14 an der Oberfläche des p-Gebietes 13 erzeugt, wie in Fig. 1 durch gestrichel te Linien dargestellt ist. Diese Bereiche haben die unerwünschte Eigenschaft, dass sie die Übergänge in dem Halbleiterbauelement, beispielsweise den Übergang 15, kurzschliessen oder stören und dadurch die Stromlei- tungseigenschaften des Überganges in nachteiliger Weise beeinflussen.
Bei einer speziellen Ausführungsart des erfindungs- gemässen Halbleiterbauelementes wird das Gebiet des elektrischen Feldes, welches normalerweise an der Halb leiteroberfläche von Halbleiterbauelementen mit passi vierten Oberflächen vorhanden ist, dadurch eliminiert, dass metallische (also aus Metall bzw. Legierungen bestehende) Schichten 16 den isolierenden Belag 11 in Gebieten bedecken, die über den Übergangsgebieten in dem Halbleiter liegen.
Mit anderen Worten: In jedem Übergangsgebiet, beispielsweise dem pn-Übergang des Halbleiterbauelementes, ist ein sandwichartiger Metall Isolator-Halbleiteraufbau geschaffen, welcher die Me tallschicht 16, den isolierenden Belag 11 und den Halbleiterkörper 10 einschliesst. Ein solcher Schichtauf bau würde normalerweise ein Energiebanddiagramm haben, wie es in Fig. 2 dargestellt ist, und es sei bemerkt, dass eine unerwünschte Spannung V. und ein entspre chendes elektrisches Feld normalerweise noch in der Isolierschicht, und dadurch auch an der Halbleiterober fläche, vorhanden sein würde.
Eine solche Spannung V. schliesst eine bei thermischem Gleichgewicht vor handene Spannungskomponente ein, welche zwischen der Metallschicht 16 und dem Halbleiter 10 vorhanden ist, auch wenn die angelegte Spannung Null ist. Die Spannung V. kann ausserdem eine Spannungskompo nente V enthalten, welche von einer an den Kontakt 17 der Diode in Fig. 1 gegenüber Erde angelegten Span nung berührt.
Bei einer bevorzugten Ausführungsform des erfin- dungsgemässen Halbleiters wird die unerwünschte Span nung über der Isolierschicht dadurch auf Null gebracht, dass die verschiedenen Parameter des metallischen Schichtmaterials und des Halbleitermaterials des Bauele mentes in geeigneter Weise gewählt werden. Wenn Nullspannung über dem isolierenden Belag 11 liegt, kann die Oberfläche des Halbleiterbauelementes einen grossen Bereich der angelegten Spannung aufnehmen.
Die Entstehung einer Inversionsladungsschicht oder von Kanälen auf Grund von Ladungen, die sich auf dem me tallischen Belag akkumulieren, ist naturgemäss ausge schlossen, da kein Spannungsabfall über dem isolieren den Belag besteht.
Die unerwünschte Spannung V" zwischen der Metallschicht und dem Halbleiter-wird aus dem Energie stufendiagramm der Fig. 2 wie folgt ermittelt: V. = Asst + V - -X - VD.
- OF. Dabei ist om = Austrittsarbeit der Metall schicht V = an Kontakt 17 angelegte äus- sere Spannung X = Elektronenaffinität des Halb leiters VD = Gleichgewichts-Halbleiter- sperrhöhe oder Diffusions spannung Fermi-Niveau der Elektronen in dem Halbleiter, gemessen vom Rande des Leitfähigkeits- bandes. Bei einem gegebenen Halbleitermaterial mit einer gegebenen Dotierung (durch die Or bestimmt ist)
und einer gegebenen Oberflächenzustandskonzentration (wel che VD bestimmt) und ebenso bei einer gegebenen äusseren Spannung V, welche an den Kontakt 17 angelegt wird, kann dann V" auf O gebracht werden, wenn die folgende Gleichung erfüllt ist: OM = X + VD + Or - V. Um den gewünschten Wert der Austrittsarbeit Ohr zu erhalten, welcher die angegebene Gleichung erfüllt, wird zweckmässig ein geeignetes Metall oder eine geeig nete Legierung für den Metallbelag ausgewählt.
Es bestehe beispielsweise der Halbleiter aus Silizium (X = 4,05 eV), und die aussen angelegte Spannung V sei gleich Null. Ferner sei angenommen, dass kein bestimm ter Oberflächenzustand besteht (VD gleich Null). Damit Va = O, ist dann Om = X + Or = 4.05 eV + OF. Wenn man nun Gold für die Metallschicht wählt, ist = 4.85 eV und das Fermi-Niveau des Silizium ist daher:
(hr = 4.85 - 4.05 = 0.80 eV. Die Trägerkonzentration (p) für p-Silizium, die erforderlich ist, um ein Fermi-Niveau von 0.80 eV zu erhalten, wird aus der folgenden Beziehung errechnet:
EMI0003.0004
Dabei ist ni = Eigenleitungsdichte der Ladungsträger q = Elektronenladung = potentielle Energie eines Elektrons im Valenzband, gemessen gegenüber dem Fermi-Niveau k= Boltzmann-Konstante T= absolute Temperatur.
Für Silizium ist V = 0,554, und ni = 1.25 x<B>1010</B> cm -3. Daher ist p = 1.25 x 1010 exp [0.80 - 0.554/0, 0/2585<B>]</B> = 1.8 x 1014 cm-3. Dies entspricht einem spe zifischen Widerstand von p-Silizium von ungefähr 70 Ohm.cm. Bei dem vorliegenden Beispiel werden daher Halbleiterbauelemente mit passivierten Oberflächen in vorteilhafter Weise aus Silizium aufgebaut, welches die obigen Eigenschaften hat und mit Goldschichten verse hen ist,
die die Oxyd- oder sonstigen isolierenden Beläge überlagern und gegen die pn-übergangsgebieten des Siliziums bedecken. Wenn an die Goldschichten K eine äussere Spannung angelegt ist, sind die Oberflächenei genschaften des p-Silizium daher stabilisiert. Die Wahl eines geeigneten Metalls oder einer geeigneten Legierung für die Nullspannung über der Isolierschicht kann in ähnlicher Weise vorgenommen werden, wenn eine von Null verschiedene Spannung an dem Bauelement liegt. Eine solche von Null verschiedene Spannung kann beispielsweise auch durch positive Ionen oder andere elektrische Ladungen erzeugt werden, welche sich unter bestimmten Betriebsbedingungen auf den Metallschich ten ansammeln.
Als zweites Beispiel zur Erläuterung des Erfindungs gedankens sei ein Siliziumhalbleiterelement betrachtet, welcher eine hohe Konzentration von Donator-Oberflä- chenzuständen hat, wobei die Oberflächenzustandsdichte je Flächeneinheit Qss = 1.0 x 1011 Atome/em2 ist. Es sei angenommen, dass p-Silizium verwendet wird mit einer Trägerkonzentration von 1,0 x 1015 /cm-3, und dass VD = 0.293 eV ist. Es kann dann berechnet werden, dass für die obige Trägerkonzentration 0,72 ist.
Unter der Voraussetzung, dass an die Metall schichten keine Spannung angelegt wird, kann die Spannung über der Isolierschicht durch Verwendung von metallischen Schichten, welche eine Austrittsarbeit haben gleich Null gemacht werden. Die Austrittsarbeit (Ilässt sich wie folgt errechnen: (hM=X+Vn+Or=4.05+0.293+0.72=5.06eV Hier kann wiederum die Spannung V" über der Isolierschicht für eine vorgegebene Spannung auf den Metallschichten eliminiert werden, indem man in ähnli cher Weise ein Metall wählt, welches den erforderlichen Wert der Austrittsarbeit hat.
Die obigen Überlegungen liegen dem Ausführungs beispiel nach Fig. 1 zu Grunde. Eine Planar-Silizium- Diode 10 hat einen p-Siliziumkörper 13 mit einer stark n-dotierten Insel 19, die z. B. durch Diffusion erzeugt wurde. Zwischen der Insel 19 und dem Körper 13 ist ein pn-übergang 15 vorhanden, und dieser Übergang er streckt sich bis zur Halbleiteroberfläche 12.
Ein isolie render Belag 11, beispielsweise ein Siliziumoxydbelag befindet sich auf der Oberfläche 12 und überlagert brückenartig den Übergang 15 dort, wo sich dieser zur Oberfläche 12 erstreckt. Mit der Oberfläche 12 in der Mitte der Insel 19 ist ein ohmscher Kontakt 17 verbun den, dessen äusserer Rand an die Schicht 11 anstösst. Auf der gegenüberliegenden Fläche 21 des p-Körpers 13 befindet sich ein ohmscher Kontakt 20.
Die in Fig. 1 dargestellte Diode weist einen isolieren den Belag 11 von ungleichförmiger Dicke auf, wie er beispielsweise bei Verfahrenstechniken entstehen kann, die bei der Herstellung der Diodenanordnung angewen det werden. Der Belag weist einen verhältnismässig dünnen Teil 22 auf, der eine im wesentlichen gleichblei bende Stärke hat und auf dem p-Gebiet der Oberfläche 12 angeordnet ist, und einen verhältnismässig dicken Teil 23 von ebenfalls im wesentlichen gleichbleibender Stärke, welcher über dem Gebiet der n-Insel 19 am Übergang 15 liegt.
Die stark dosierte n-Insel 19 kann beispielsweise 1019 Atome/ccm aufweisen. Eine Metall schicht 16 ist auf der Oberfläche des isolierenden Belages haftend angeordnet. Die Metallschicht entspricht in ihrer Form weitgehend der Oberfläche des isolieren den Belages, und sie kann beispielsweise durch Plattie ren oder durch andere geeignete Verfahren aufgebracht sein. Wie in der Zeichnung dargestellt wird, weist die Schicht 16 auf den Flächen der Gebiete 22 und 23 des Belages 11 im wesentlich flache und parallel gegeneinan der versetzte Teile 24 bzw. 26 auf. Die flachen Teile 24 und 26 sind durch einen winklig ausgebildeten Teil 27 verbunden, welcher dem Rand des Teiles 23 anliegt.
Im vorliegenden Fall ist die Metallschicht 16 mit dem p- Siliziumkörper 13 ohmisch verbunden. Dies wird durch einen winklig und stufenförmig ausgebildeten peripheren Teil 28 erreicht, welcher mit dem flachen Teil 24 verbunden ist. Der abgestufte Teil 28 liegt dem Rand des Teils 22 an, und ist mit dem Körper an der Oberfläche 12 direkt verbunden.
Bei dem in Fig. 1 dargestellten Bauelement wird in der bereits beschriebenen Weise durch geeignete Wahl der metallischen Schicht und der Halbleiterparameter die Spannung V" in dem oxydischen Belag 11 bei einer angelegten Nullspannung am Übergang (also der Span nung zwischen den Kontakten 17 und 20) auf Null gebracht. In dem verhältnismässig starken Teil 23 des Oxydbelages 11 ändert sich die Spannung mit der Spannung, die über dem Übergang 15 angelegt ist. Jedoch ist das Silizium unterhalb des starken Teils des Oxydes 23 die stark dotierte n-Insel 19.
Wegen der Stärke dieses Teils ist es sehr unwahrscheinlich, dass sich irgendwelche Änderungen der Oberflächenbedingungen oder der Eigenschaften des Oxydes, die infolge einer Wanderung von Verunreinigungen oder Metallionen in dem Oxyd auftreten, als Änderung der Oberflächenei genschaften oder der Eigenschaften des Überganges merklich auswirken. Das Gebiet, in dem das Silizium leicht dotiert ist, also der p-Körper 13 unterhalb des dünnen Teils 22 des Oxydes, kann durch die geringste Veränderung der Oberflächenbedingungen oder der Eigenschaften des Oxyds infolge einer Wanderung von Metallverunreinigungen oder anderen Ionen beinflusst werden.
Jedoch ist beim dargestellten Halbleiterbauele ment das Oberflächengebiet 12 dieses leicht dotierten Gebietes 14 des Siliziumkörpers gegen Feldeinflüsse durch die Verbindung der Metallschicht 16, insbesonde re des Teils 28, mit dem Gebiet 14 geschützt.
Die Spannung V" in der Oxydschicht 11 wird auf Null gebracht, wenn eine Spannung Null über dem Übergang liegt, und die Oberfläche liegt im Nullfeld, wenn keine Nullspannung an den Übergang angelegt ist, da die Metallschicht 16 mit der Siliziummasse verbunden ist und daher auf dem gleichen Potential liegt wie das Silizium unterhalb des dünnen Gebietes des Oxydes.
Mit anderen Worten: die Oberflächeneigenschaften des p- Gebietes am Übergang 15 sind stabilisiert, unabhängig von Spannungsänderungen am Übergang.
Die erfindungsgemässen Halbleiterbauelemente kön nen auch als Transistoren Verwendung finden. Beispiels weise kann bei einem planaren npn-Transistor mit passivierter Oberfläche die Oberflächeneigenschaften da durch stabilisiert werden, dass das Oxyd oder der sonstige isolierende Belag in den Gebieten über den Basis-Kollektor- und Basis-Emitter-Übergängen, oder bei beiden, mit Metallschichten aus einem Material bedeckt sind, das in der beschriebenen Weise ausgewählt ist.
Es ist besonders wichtig, den Basis-Kollektor- Übergang in dieser Weise auszubilden. Die metallischen Schichten können elektrisch ungeerdet sein, oder bei einigen Anwendungen können die metallischen Schichten mit den ohmschen Kontakten des zu erdenden Transi stors verbunden sein, um eine Erdung von Transistorzo nen zu ermöglichen.
Weitere erfindungsgemäss ausgebildete Halbleiter bauelemente sind in den Figuren 3-6 dargestellt. Der in den Figuren 3 und 4 dargestellte Transistor 30 hat ein Kollektorgebiet 31, ein Basisgebiet 32 und ein Emitter- gebiet 33. Emitterkontakt 34 und Basiskontakt 35 sind in üblicher Weise durch Niederschlagen von Metall durch Öffnungen in der Oberfläche ausgebildet, wie es an sich in der Transistorherstellung bekannt ist, bei spielsweise aus USA-Patent 3 025 589. Eine Metall schicht 36 ist auf das Kollektorgebiet 31 und über dem Basis-Kollektor-Übergang 37 aufgebracht. Die.
Metall schicht 36 ist von dem Übergang 37 durch die Oxyd schicht 38 getrennt. Die Oberflächeneigenschaften des Transistors 30 sind durch die Anwesenheit der Metall schicht 36 stabilisiert. In der Ausführungsform, die in den Figuren 3 und 4 gezeigt ist, ist die Metallschicht 36 ungeerdet.
Bei den Ausführungsbeispielen, die in den Figuren 5 und 6 gezeigt sind, ist eine Metallschicht sowohl über dem Basis-Emitter-Übergang als auch über den Basis- Kollektor-Übergängen des Transistors ausgebildet. Bei dem Ausführungsbeispiel nach Fig. 5 ist die Metall schicht 39 über dem Emitter-Basis-Übergang 40 mit der Basis-Elektrode 41 einteilig verbunden. Diese Ausbil dung ist für Anordnungen mit geerdeter Basis besonders zweckmässig.
Die Metallschicht 42 über dem Basis- Kollektor-Übergang 43 ist ungeerdet. Durch die in Figur 5 gezeigte Verwendung von Metallschichten über beiden Übergängen des Transistors wird ein hoher Grad von Oberflächenstabilität erreicht.
Das in Figur 6 dargestellte Halbleiterbauelement hat ebenfalls eine Metallschicht sowohl über deren Basis- Emitter-Übergang 44 als auch dem Basis-Kollektor- Übergang 45. Die Metallschicht 46 über dem Basis- Kollektor-Übergang 45 ist wiederum ungeerdet. Die Metallschicht 47 über dem Emitter-Basis-Übergang 44 ist bei diesem Ausführungsbeispiel einteilig mit dem Emitterkontakt 48 verbunden.
Der Transistor gemäss Figur 6 ist daher besonders geeignet für Schaltungen mit geerdetem Emitter. Wenn die Emitterelekfrode 48 geer det ist, werden irgendwelche Ladungen, die sich auf der Metallschicht 47 ansammeln, unverzüglich durch den geerdeten Emitter zur Erde abgeführt.
Semiconductor component The invention relates to a semiconductor component. In the case of the semiconductor component according to the invention, surface properties are sought in particular such that the occurrence of undesired surface conductivity along certain surface paths is avoided.
It is known that surface properties in semiconductor components, for example transistors, can be stabilized by a coating on the surface. As a rule, this is done in such a way that a firmly adhering insulating layer is applied to the surface of the semiconductor body in order to prevent changes in the surface properties as a function of time and the surrounding atmosphere. For example, in the case of silicon, such an insulating layer is formed from an oxide of the semiconductor material of the component.
This coating protects pn junctions on the surface of the semiconductor component from undesired changes and stabilizes the surface properties.
Although the surface protection described is very advantageous and widely used, there are also disadvantages associated with it. Under certain conditions, the non-conductive coating can act as a dielectric for storing electrical charges and thereby interfere with the desired mode of operation of the semiconductor component. For example, the gases enclosed in the hermetic seal of a semiconductor component are quickly ionized when an ener giriche radiation in the environment z. B. is present in the vicinity of nuclear reactors.
Although the negative ions generated in this way are usually distributed on the surface of the metallic cladding of the component, the positive ions are stored on the oxide or another non-conductive layer of the semiconductor component. The positive charge thus present on the outer surface of the non-conductive layer induces an inversion layer, that is to say an equally strongly charged but negatively charged layer directly below the layer on the surface of the p-semiconductor material of the component.
The negative layer produced in this way represents an n-conductive area on the surface of the p-material, which has at least a disruptive influence on the adjacent pn junctions and changes the surface conductivity, so that the operation of the component is changed in an undesirable manner.
The present invention relates to a semiconductor component which has a semiconductor body with p- and n-regions, which form at least one pn junction, which extends to a surface of the semiconductor component, and ends with an isolie arranged on the surface of the semiconductor body Protective covering which covers the transition, furthermore a metallic layer which is arranged adhering to the surface of the insulating covering and covers at least a part of the transition on the surface of the semiconductor body,
and establishes an ohmic contact with one of the two areas.
As a result, the electric field area in the boundary area between the insulating layer and the semiconductor underneath, which causes the undesired surface properties described, can be eliminated or compensated. The properties of a metal lining or a metal layer on the outer surface of the insulation are expediently adapted to the properties of the rest of the component.
Preferably, the electrical properties of the metal or the alloy of the metal coating are selected with regard to the properties of the semiconductor material used in the individual case, in such a way that the voltage gradient which normally runs through the insulating layer under certain working conditions is eliminated.
As a result of the resultant cancellation of the gradient in the layer, no inversion layer is induced on the semiconductor surface by a voltage present on the metal coatings. In this way, the surface properties of the semiconductor according to the invention can be stabilized in an advantageous manner, for example against a charge which arises from the accumulation of ions through the ionization of gases within the hermetic seal of a semiconductor component.
Embodiments of the invention are explained below with reference to the drawings.
1 shows a sectional view of a planar diode.
2 shows an energy band diagram of a semiconductor structure provided with a metal layer and an insulating coating.
FIG. 3 shows a plan view of a semiconductor component constructed according to the invention, and FIG. 4 shows a sectional view along the line 4-4 in FIG.
FIGS. 5 and 6 show sectional views of other embodiments of semiconductor components according to the invention.
Fig. 1 shows a semiconductor device 10 made of silicon. In the illustrated embodiment, the upper surface of the semiconductor component 10 is provided with a coating 11 made of silicon oxide or another insulating material. In the case of the semiconductor according to the invention, the area of the high electric field which normally exists on the surface of the semiconductor as a result of capacitance effects of the insulating coating 11 can be eliminated. Such an electrical field area can be induced, for example, by positive ions which collect on the surface of the insulating covering 11.
The result is that a negative charge is induced on the semiconductor surface 12, which generates negative or n-conductive regions 14 on the surface of the p-region 13 over the p-semiconductor region 13, as shown in FIG. 1 by dashed lines is. These areas have the undesirable property that they short-circuit or interfere with the junctions in the semiconductor component, for example junction 15, and thereby adversely affect the current conduction properties of the junction.
In a special embodiment of the semiconductor component according to the invention, the area of the electrical field, which is normally present on the semiconductor surface of semiconductor components with passivated surfaces, is eliminated by the fact that metallic (i.e. made of metal or alloys) layers 16 form the insulating coating 11 in areas overlying the transition areas in the semiconductor.
In other words: In each transition region, for example the pn junction of the semiconductor component, a sandwich-like metal insulator-semiconductor structure is created which includes the metal layer 16, the insulating coating 11 and the semiconductor body 10. Such a layer structure would normally have an energy band diagram as shown in Fig. 2, and it should be noted that an undesired voltage V. and a corresponding electric field normally still in the insulating layer, and thus also on the semiconductor surface, would be present.
Such a voltage V. includes a voltage component which is present in thermal equilibrium and which is present between the metal layer 16 and the semiconductor 10, even if the applied voltage is zero. The voltage V. may also contain a voltage component V, which is touched by a voltage applied to the contact 17 of the diode in FIG. 1 with respect to earth.
In a preferred embodiment of the semiconductor according to the invention, the undesired voltage across the insulating layer is brought to zero by suitably selecting the various parameters of the metallic layer material and of the semiconductor material of the component. If zero voltage is across the insulating coating 11, the surface of the semiconductor component can absorb a large range of the applied voltage.
The formation of an inversion charge layer or channels due to charges that accumulate on the metallic covering is naturally excluded, since there is no voltage drop across the covering.
The undesired voltage V "between the metal layer and the semiconductor is determined from the energy level diagram in FIG. 2 as follows: V. = Asst + V - -X - VD.
- OF. Here om = work function of the metal layer V = external voltage applied to contact 17 X = electron affinity of the semiconductor VD = equilibrium semiconductor barrier height or diffusion voltage Fermi level of the electrons in the semiconductor, measured from the edge of the conductivity band . For a given semiconductor material with a given doping (by which Or is determined)
and a given surface state concentration (which determines VD) and also given an external voltage V applied to contact 17, then V "can be brought to 0 if the following equation is satisfied: OM = X + VD + Or - V. In order to obtain the desired value of the work function ear which fulfills the given equation, a suitable metal or a suitable alloy is selected for the metal covering.
For example, the semiconductor is made of silicon (X = 4.05 eV), and the externally applied voltage V is equal to zero. It is also assumed that there is no specific surface condition (VD equal to zero). So that Va = O, then Om = X + Or = 4.05 eV + OF. If you now choose gold for the metal layer, = 4.85 eV and the Fermi level of the silicon is therefore:
(hr = 4.85 - 4.05 = 0.80 eV. The carrier concentration (p) for p-type silicon required to obtain a Fermi level of 0.80 eV is calculated from the following relationship:
EMI0003.0004
Here ni = intrinsic conduction density of the charge carriers q = electron charge = potential energy of an electron in the valence band, measured against the Fermi level k = Boltzmann constant T = absolute temperature.
For silicon, V = 0.554, and ni = 1.25 x <B> 1010 </B> cm -3. Therefore p = 1.25 x 1010 exp [0.80 - 0.554 / 0, 0/2585 <B>] </B> = 1.8 x 1014 cm-3. This corresponds to a specific resistance of p-silicon of approximately 70 Ohm.cm. In the present example, semiconductor components with passivated surfaces are therefore advantageously constructed from silicon which has the above properties and is provided with gold layers,
which overlay the oxide or other insulating coatings and cover them against the pn transition areas of the silicon. If an external voltage is applied to the gold layers K, the surface properties of the p-silicon are therefore stabilized. The choice of a suitable metal or alloy for the zero voltage across the insulating layer can be made in a similar manner when a non-zero voltage is applied to the component. Such a voltage different from zero can also be generated, for example, by positive ions or other electrical charges which, under certain operating conditions, accumulate on the metal layers.
As a second example to explain the concept of the invention, consider a silicon semiconductor element which has a high concentration of donor surface states, the surface state density per unit area being Qss = 1.0 × 10 11 atoms / em 2. Assume that p-type silicon is used with a carrier concentration of 1.0 x 1015 / cm-3 and that VD = 0.293 eV. It can then be calculated that for the above carrier concentration is 0.72.
Provided that no voltage is applied to the metal layers, the voltage across the insulating layer can be made zero by using metallic layers which have a work function. The work function (I can be calculated as follows: (hM = X + Vn + Or = 4.05 + 0.293 + 0.72 = 5.06eV Here again the voltage V "across the insulating layer for a given voltage on the metal layers can be eliminated by similarly cher way selects a metal that has the required work function value.
The above considerations are based on the execution example of FIG. A planar silicon diode 10 has a p-silicon body 13 with a heavily n-doped island 19 which, for. B. was generated by diffusion. A pn junction 15 is present between the island 19 and the body 13, and this junction extends to the semiconductor surface 12.
An insulating render coating 11, for example a silicon oxide coating, is located on the surface 12 and overlays the transition 15 like a bridge where it extends to the surface 12. With the surface 12 in the center of the island 19, an ohmic contact 17 is connected, the outer edge of which abuts the layer 11. An ohmic contact 20 is located on the opposite surface 21 of the p-body 13.
The diode shown in Fig. 1 has an isolate the coating 11 of non-uniform thickness, as can arise, for example, in process techniques that are used in the manufacture of the diode array. The covering has a relatively thin part 22, which has a substantially constant thickness and is arranged on the p-area of the surface 12, and a comparatively thick part 23 of also substantially constant thickness, which over the area of the n- Island 19 is at junction 15.
The heavily dosed n-island 19 can have 1019 atoms / ccm, for example. A metal layer 16 is adhered to the surface of the insulating covering. The shape of the metal layer largely corresponds to the surface of the isolating covering and it can be applied, for example, by plating or other suitable methods. As shown in the drawing, the layer 16 on the surfaces of the areas 22 and 23 of the covering 11 is substantially flat and parallel gegeneinan the offset parts 24 and 26, respectively. The flat parts 24 and 26 are connected by an angled part 27 which rests against the edge of the part 23.
In the present case, the metal layer 16 is ohmically connected to the p-silicon body 13. This is achieved by an angular and stepped peripheral part 28 which is connected to the flat part 24. The stepped portion 28 abuts the edge of the portion 22 and is directly connected to the body at the surface 12.
In the component shown in Fig. 1, the voltage V "in the oxide coating 11 with an applied zero voltage at the junction (i.e. the voltage between the contacts 17 and 20) is determined in the manner already described by suitable selection of the metallic layer and the semiconductor parameters In the relatively strong part 23 of the oxide coating 11, the voltage changes with the voltage applied across the junction 15. However, the silicon below the strong part of the oxide 23 is the heavily doped n-island 19.
Because of the strength of this part, it is very unlikely that any changes in surface conditions or the properties of the oxide resulting from migration of impurities or metal ions in the oxide would be any appreciable change in surface properties or the properties of the junction. The area in which the silicon is lightly doped, i.e. the p-body 13 below the thin part 22 of the oxide, can be influenced by the slightest change in the surface conditions or the properties of the oxide due to migration of metal impurities or other ions.
However, in the illustrated semiconductor component, the surface area 12 of this lightly doped area 14 of the silicon body is protected against field influences through the connection of the metal layer 16, in particular the part 28, with the area 14.
The voltage V ″ in the oxide layer 11 is brought to zero when a zero voltage is applied across the junction, and the surface is in the zero field when no zero voltage is applied to the junction, since the metal layer 16 is connected to the silicon mass and therefore on is the same potential as the silicon below the thin area of the oxide.
In other words: the surface properties of the p-region at the junction 15 are stabilized, regardless of voltage changes at the junction.
The semiconductor components according to the invention can also be used as transistors. For example, in a planar npn transistor with a passivated surface, the surface properties can be stabilized in that the oxide or other insulating coating in the areas above the base-collector and base-emitter junctions, or both, with metal layers a material selected in the manner described.
It is particularly important to design the base-collector junction in this way. The metallic layers can be electrically ungrounded or, in some applications, the metallic layers can be connected to the ohmic contacts of the transistor to be grounded to enable the transistor zones to be grounded.
Further semiconductor components designed according to the invention are shown in FIGS. 3-6. The transistor 30 shown in FIGS. 3 and 4 has a collector region 31, a base region 32 and an emitter region 33. Emitter contact 34 and base contact 35 are formed in the usual way by depositing metal through openings in the surface, as is shown in FIG transistor production is known, for example from US Pat. No. 3,025,589. A metal layer 36 is applied to the collector region 31 and over the base-collector junction 37. The.
Metal layer 36 is separated from the transition 37 by the oxide layer 38. The surface properties of the transistor 30 are stabilized by the presence of the metal layer 36. In the embodiment shown in Figures 3 and 4, the metal layer 36 is ungrounded.
In the exemplary embodiments shown in FIGS. 5 and 6, a metal layer is formed both over the base-emitter junction and over the base-collector junctions of the transistor. In the embodiment according to FIG. 5, the metal layer 39 is integrally connected to the base electrode 41 over the emitter-base junction 40. This training is particularly useful for arrangements with a grounded base.
The metal layer 42 over the base-collector junction 43 is ungrounded. The use of metal layers shown in FIG. 5 over both junctions of the transistor achieves a high degree of surface stability.
The semiconductor component shown in FIG. 6 likewise has a metal layer both over its base-emitter junction 44 and also over the base-collector junction 45. The metal layer 46 over the base-collector junction 45 is again ungrounded. The metal layer 47 above the emitter-base junction 44 is connected in one piece to the emitter contact 48 in this exemplary embodiment.
The transistor according to FIG. 6 is therefore particularly suitable for circuits with a grounded emitter. When the emitter electrode 48 is grounded, any charges that accumulate on the metal layer 47 are immediately discharged to ground through the grounded emitter.