DE3805391A1 - Verfahren zur selbstpruefung eines random access memory (ram) einer schaltung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Durchführung einer Selbst­ prüfung eines Random Access Memory (RAM-Speichers) einer Schaltung, insbesondere einer Schaltung, deren Rechen- und/oder Steuerungsein­ heit von einem gespeicherten Programm abhängt.

In flug- und sicherheitskritischen Anwendungen von Rechnern mit RAM- Speichern gibt es konkurrierende, sich teilweise ausschließende Anfor­ derungen:

• 1. Maximale Zuverlässigkeit des Speicherns und des Wiederauslesens der Informationen sowie die Möglichkeit, eine Statistik der Fehler­ ereignisse für das Wartungspersonal zu erstellen.
• 2. Ein Minimum von Störungen des Hauptprogrammablaufes durch Selbst­ prüfungen während des Betriebes.
• 3. Ein Minimum von zusätzlichen Schaltungen und RAM-Elementen, die nur dazu dienen, die Zuverlässigkeit des Speichers und des Speicher­ verfahrens zu erhöhen.

Es handelt sich hier hauptsächlich, aber nicht ausschließlich, um Anwendungen, bei denen die Anforderungen an Gewicht, Stromverbrauch, Größe des Gehäuses, Kosten u. s. w. manchmal nicht zu erfüllen sind. Zum Beispiel ist zu überlegen, ob die Selbstprüfungsanforderungen bes­ ser erfüllt sind, wenn man auf RAM-Paritätsbit verzichtet und nur perio­ dische Software-Selbstprüfungen ausführt; die Kosten für die Schaltung wären dann niedriger, aber die Rechnerleistung für die Ausführung der eigentlichen Rechneraufgaben muß mit der Selbstprüfung geteilt werden.

Nimmt man nun die RAM-Selbstprüfungsaufgabe ganz weg von der Zentral- Datenverarbeitungseinheit, hat der Rechner seine volle Hauptprogramm­ ablauffähigkeit. Wenn man aber auf zusätzliche Paritäts-Bit oder Fehlerentdeckungs- und Verbesserungs-Bit verzichtet, ist die Zuver­ lässigkeit der Fehlerentdeckung in Frage gestellt. Ein idealer Rechner bzg. der RAM-Selbstprüfungsmöglichkeiten hat keine zusätzlichen Prüfbit, verliert keine Leistung der Zentral-Datenverarbeitungseinheit durch Software-Selbstprüfungsmaßnahmen und prüft das RAM in einer verschwin­ dend kürzeren Zeit mittels einer minimalen Zusatz-Testschaltung. Ein optimaler Rechner teilt diese Anforderungen mit dem idealen Rechner, aber die Testzeit des RAMs darf nur sehr kurz sein; als Ziel kann man einige hundert Millisekunden für den gesamten Speichertest nennen (es versteht sich von selbst, daß der Test ständig wiederholt werden muß). Die Test-Schaltung der Erfindung erfüllt die RAM-Test-Anforderungen eines optimalen Rechners, in dem eine Zusatzschaltung sämtliche RAM- Prüfungen im kontinuierlichen Betrieb des Rechners sowie die noch stren­ geren Anlaufprüfungen (sogenannte Startup- oder Power-On-Prüfungen) aus­ führt.

Stand der Technik

Während des Betriebes einer flug- oder sicherheits­ kritischen Schaltung, z. B. eines Bordrechners, können nur bestimmte Fehlerarten eines RAMs geprüft werden, und die Prüfung ist weiter be­ grenzt wie folgt: wird eine Zelle oder eine kleine Gruppe von Zellen unmittelbar hintereinander geprüft, müssen sämtliche Zugriffe zu diesen Zellen während der Prüfung gesperrt und Unterbrechungen der Zentral- Datenverarbeitungseinheit untersagt werden; je länger die Aussperrung dauert, desto länger muß eine Unterbrechung warten; je kürzer die Aus­ sperrung, desto weniger wichtige Zellen pro Testzyklus werden geprüft und desto länger wird der gesamte RAM-Prüfungszyklus. In der Praxis ist Prüfungs- bzw. Aussperrungszeit mehr oder weniger willkürlich begrenzt auf die Zahl der notwendigen Zyklen, um zwei 16-Bit-Worte, oder mit den modernsten Mikroprozessoren zwei 32-Bit-Worte zu prüfen. Die Echtzeit rechnet man nach der Befehlszahl bezogen auf die verschiedenen Ausfüh­ rungszeiten: jeweils zweimal Rettungs-, Speicher-, Lese- und Zurück­ speicherbefehle. Ob die Rückkopplung zwischen benachbarten Zellen während dieser kurzen Zeit geprüft werden kann, hängt von der RAM-Architektur ab. Auf keinen Fall kann ein von Neumann programmierter Rechner nicht nacheinanderadressierte Zellen schnell genug lesen, um weder die o. g. Rückkopplung (wegen der o. g. Aussperrungszeiten) noch die Erholungs­ zeiten der Leseverstärker zu prüfen. Um letztere prüfen zu können, müssen Zellen hintereinander mit der maximalen Lesegeschwindigkeit des RAMs ausgelesen werden. Beim Auslesen der Zellen mittels eines von Neumann programmierten Rechners mit der maximalen Betriebsgeschwindig­ keit können Grenzfälle nicht entdeckt werden, und zufällige Fehler sind auch nicht zuverlässig entdeckbar. Eine kritische RAM-Prüfung ist nur möglich bei der Verwendung von speziellen Testgeräten, die die RAM-Zellen stets mit der spezifizierten maximalen Lese- und Schreib­ geschwindkeit ansteuern.

Es gibt in letzter Zeit auf dem Markt integrierte Schaltkreise, die mit­ tels Fehlerentdeckungs- und Verbesserungsalgorithmen RAM-Fehler besei­ tigen können. Diese Verfahren werden nur dann automatisch angewendet, wenn eine Speicherzelle angesprochen wird, und benötigen eine beträcht­ liche und besonders für Bordrechner eine unannehmbare Zahl von zusätz­ lichen Fehlerentdeckungs- und Verbesserungs-Bit, z. B. nach der Metho­ de von R. Hamming. Die schnellen Selbstprüfungstests der Erfindung sind nicht notwendig, weil die Fehlerstatistik im Rechner über Programme erfaßt werden kann; diese Fehler-Erfassungs-Programme müssen nach jedem Fehleraustritt aufgerufen werden, und dieses Verfahren beeinträchtigt den Hauptprogrammablauf.

Aufgabe der Erfindung ist es, die Probleme beim Stand der Technik zu vermeiden, insbesondere jede bisher unvermeidbare Sperre der Zentral- Datenverarbeitungseinheit zu eliminieren und die Geschwindigkeit der RAM-Prüfungen wesentlich zu erhöhen.

Es ist weiterhin Aufgabe der Erfindung, den Einsatz von zusätzlichen Paritäts-Bit und Fehlerentdeckungs- und Verbesserungs-Bit in das RAM und seines Fehlerüberwachungssystems zu vermeiden.

Es ist weiterhin Aufgabe der Erfindung, zusätzliche RAM-Prüfungen zu ermöglichen, die beim Stand der Technik nur durch spezielle Testgeräte ausführbar, aber von einem, von Neumann programmierten Rechner nicht ausführbar sind, insbesondere: die Erholungszeit der Leseverstärker und die Rückkopplung zwischen physikalisch benachbarten, aber nicht nicht­ nacheinanderadressierbaren Zellen eines RAM-Speichers.

Die Lösung dieser Aufgabe sieht insbesondere vor, daß die Wahl der Gruppe von zu prüfenden Speicherzellen von dem momentanen auszuführen­ den Programm-Befehl sowie von dem aus den Befehls- und Adressierungsin­ formationen des gespeicherten Programmes überschaubaren zukünftigen Ab­ lauf abhängt und daß diejenigen RAM-Bereiche, die zu entsprechenden Zeitpunkten von der Steuerungseinheit nicht in Anspruch genommen werden, geprüft werden. Dadurch besteht der Vorteil: das RAM-Prüfungsgerät in voller Kenntnis der Speicherzugriffsabsichten der Steuerungseinheit kann unbehindert, und ohne daß die Speicherzugriffe der Steuerungseinheit be­ hindert werden, eine Prüfung jeglicher RAM-Zellen zwischen beabsichtigten Zugriffen unternehmen. Die Prüfung läuft sozusagen parallel mit der Steue­ rungseinheit, und letztere, ohne die eigene Speicherzugriffszeit zu tei­ len, behält ihre volle rechnerische Leistung.

Eine Ausgestaltung der Erfindung sieht vor, daß der momentane auszuführen­ de Programmbefehl und die unmittelbar folgenden Befehle sowie deren im Programm und Steuerungseinheit verbundenen Adreß- und Dateninformationen interpretiert werden und dann anschließend als Adreßbereichsinformationen für die RAM-Prüfung benutzt werden. Dadurch besteht der Vorteil: ohne den Ablauf der auszuführenden Befehle in der Zentral-Datenverarbeitungsein­ heit zu beeinträchtigen, werden die Adreß- und Befehlsinformationen an­ gewendet, wobei keine zusätzliche Befehlszeit benötigt wird.

Eine Ausgestaltung der Erfindung sieht vor, daß die Adreßbereichsinfor­ mationen der anstehenden Prüfung verglichen werden, zur Voraussage, ob während der RAM-Prüfung das Steuerwerk der Schaltung eine oder mehrere zu prüfende RAM-Zellen benötigen wird. Dadurch besteht der Vorteil: eine Vielfalt von RAM-Prüfungsmöglichkeiten steht zur Verfügung. Falls das Steuerwerk voraussichtlich nur wenige Zyklen in Anspruch nehmen wird, kann die Prüfung verzögert werden; andernfalls kann eine nicht in Anspruch genommene Gruppe von Zellen geprüft werden, oder eine andere Art von Prü­ fung der RAM-Zellen kann unternommen werden, um eine Störung des Ablaufes der Zentral-Datenverarbeitungseinheit zu vermeiden.

Eine Ausgestaltung der Erfindung sieht vor, daß, falls die zu prüfenden RAM-Zellen voraussichtlich nicht angesprochen werden, RAM-Prüfungen nach einem vorprogrammierten Schema dieser Zellen mit der spezifischen Höchst­ geschwindigkeit des RAM-Speichers ausgeführt werden. Dadurch besteht der Vorteil: Prüfungen können unternommen werden, die unter Steuerung der Zen­ tral-Datenverarbeitungseinheit eines von Neumann programmierten Rechners nicht möglich sind.

Eine Ausgestaltung der Erfindung sieht vor, daß, falls eine der RAM-Zellen der Prüflingsgruppe wegen einer nicht vorauszusehenden Programmverzwei­ gung vom Steuerwerk der Schaltung angesprochen wird, eine oder sämtliche Zellen der Gruppe mit der Höchstgeschwindigkeit des RAM-Speichers in dem vor der Prüfung befindlichen Zustand zurückversetzt wird. Dadurch besteht der Vorteil: die Beeinträchtigung des Ablaufes der Zentral-Datenverarbei­ tungseinheit wird nur in den seltensten Fällen vorkommen, und dann nur für eine geringe Anzahl von Taktzyklen, denn die höchste Anzahl der RAM- Prüfungszellen wird absichtlich kleingehalten.

Eine Ausgestaltung der Erfindung sieht vor, daß das Gerät jeweils einen Adreß- und einen Befehlsdekodierer sowie einen Adreßbereichsprozessor aufweist, die von einem Steuerwerk gesteuert werden, und das diese Ele­ mente Adreßbereichsinformationen weiter an eine RAM-Prüfungs-Ablaufsteue­ rung steuert und/oder sendet, die die jeweils gültige Gruppe von RAM- Prüfzellen ansteuern und prüfen. Dadurch besteht der Vorteil: die selben Adreß-, Befehls- und Dateninformationen, die der Zentral-Datenverarbeitungs­ einheit zur Verfügung stehen, stehen gleichzeitig dem RAM-Selbstprüfungs­ gerät der Erfindung zur Verfügung, welches die Informationen autark ver­ arbeitet und die Zentral-Datenverarbeitungseinheit weder belastet noch ihren Ablauf stört, und welches RAM-Prüfungen ausführt, die von der Zen­ tral-Datenverarbeitungseinheit eines von Neumann programmierten Rechners nicht möglich und/oder nicht sinnvoll sind.

In der Figur ist ein mögliches Ausführungsbeispiel dargestellt. In einem Rechner 18 hat das RAM-Selbstprüfungsgerät 1 der Erfindung drei Informa­ tionsverbindungen zur Zentral-Datenverarbeitungseinheit eines Mikropro­ zessors 2: die Verbindung zwischen dem Befehls-Cache 5 und dem Cache-Ab­ bildungs-Controller 12 über den Datenbus 8, die Verbindung zwischen der Ablaufsteuerung 4 und dem Befehlsdekodierer 13 über den Adreßbus 7 und die Verbindung zwischen dem Bus-Controller 3 und dem Befehlsdekodierer 13 über den Steuerbus 6.

Ein Steuerwerk 16 steuert die Elemente 12 bis 15 des RAM-Selbstprüfungs­ gerätes 1 über die Steuerleitungen 19. Die Adreß- und Befehlsinforma­ tionen vom Mikroprozessor 2 werden im Cache-Abbildungs-Controller 12 und im Befehlsdekodierer 13 umgewandelt und an den Adreßbereichs-Prozessor 14 weitergeleitet, der die gültigen bzw. ungültigen Adreßbereiche berechnet und diese weiter an die RAM-Test-Ablaufsteuerung 15 leitet. Über die Leitungen 22 werden Testdaten zu und von dem RAM 20 sowie den RAM-Test- Simulatoren 21 gesteuert. Diese RAM-Test Simulatoren sind als die äußer­ sten Zellen des RAMs 20 abgebildet, sind aber Bestandteile des RAM-Selbst­ prüfungsgerätes 1. Fehleranalyseninformationen werden von der Ablauf­ steuerung 15 zu dem Selbstprüfungs-Interpreter 17 geleitet. Die Ver­ bindung zwischen diesem Selbstprüfungs-Interpreter und der Zentral-Verar­ beitungseinheit 2 ist nicht dargestellt; über diese Verbindung werden mögliche Fehlermeldungen übertragen.

An Hand der Figur folgt eine Beschreibung der Funktion des RAM-Selbst­ prüfungsgerätes 1. Das Gerät ist an der Zentral-Datenverarbeitungsein­ heit des Mikroprozessors 2 und am RAM 20 des Rechners 18 angeschlossen. Das Gerät hat Zugriff auf den Bussen 6, 7 und 8 und hat deshalb jeder­ zeit, teilweise durch Rückübersetzung des auszuführenden Programm-Codes folgende, teilweise sich im RAM befindliche Informationen: Inhalt der Adreßregister, Stack Basis- und Zeigerregister, Inhalt des Cache (falls vorhanden und eingeschaltet) und zusätzliche Adressierungsinformationen vom Programm-Code incl. Basisregister der Variabledaten und indirekte und indexierte Adressierungsarten. Das RAM-Selbstprüfungsgerät läuft selbständig, aber im synchronisierten Takt mit der Zentral-Datenverar­ beitungseinheit. Das Gerät empfängt Befehlsinformationen von den Verbin­ dungsleitungen, interpretiert die Befehle und deren Adressierungsziele unter Benutzung der o. g. Register-, Zeiger- und Adressierungsinforma­ tionen, und stellt fest, ob eine Kollisionsgefahr besteht. Es besteht diese Gefahr, wenn die Befehle der Programme entweder einen Speicher­ zugriff ausführen oder das Zugriffsziel im RAM genau dieselbe Zellen­ gruppe ist, die das Gerät 1 für seinen nächsten Testzyklus prüfen wird. Ist eine Kollision sicher oder besteht eine Kollisionsgefahr, wird der RAM-Test nicht weitergeführt, bis die Gefahr nicht mehr besteht. Ist das RAM und der RAM-Bereich frei zum Testen, wird die nächste Gruppe der Testzellen geprüft. Stellt der Adreßbereichs-Prozessor nun fest, daß eine Kollision innerhalb der nächsten Zyklen möglich ist, werden die geretteten Informationen sofort in das RAM zurückgeschrieben und der Test wird für einen vorprogrammierten Zyklus suspendiert. Darf der Test zu Ende geführt werden, werden die gespeicherten Muster ohne RAM-Warte­ zyklen gelesen, um die Leserverstärker zu prüfen, und dann werden die geretteten Informationen zurückgeschrieben. Auf diese Weise werden sämtliche Prüflings-Gruppen getestet.

Um die Funktionsfähigkeit des gesamten RAM-Selbstprüfungsgerätes 1 zu überwachen, werden Testmuster an die beiden RAM-Test-Simulatoren 21 periodisch gesendet. Diese Elemente sind so konstruiert, daß sie eine Fehlermeldung zurücksenden nur wenn kein Fehler vorhanden ist.

Claims (6)

1. Verfahren zur Selbstprüfung eines Random Access Memory (RAM-Speichers) einer Schaltung, insbesondere in einer Schaltung, deren Rechen- und/oder Steuerungseinheit von einem gespeicherten Programm abhängt, dadurch gekennzeichnet, daß die Wahl der Gruppe von zu prüfenden Speicherzellen von den momentanen auszuführenden Programm-Befehl sowie von dem aus den Befehls- und Adressierungsinformationen des gespeicherten Programmes überschaubaren zukünftigen Ablauf abhängt und daß diejenigen RAM- Bereiche, die zu entsprechenden Zeitpunkten von der Steuerungseinheit nicht in Anspruch genommen werden, geprüft werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der momentane auszuführende Programm-Befehl und die unmittelbaren folgenden Befehle sowie deren im Programm und Steuerungseinheit verbundenen Adreß- und Dateninformationen interpretiert werden und dann anschließend als Adreß­ bereichsinformationen für die RAM-Prüfung benutzt werden.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Adreßbereichsinformationen der anstehenden Prüfung verglichen werden, zur Voraussage, ob während der RAM-Prüfung das Steuerwerk der Schaltung eine oder mehrere zu prüfende RAM-Zellen benötigt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß, falls die zu prüfenden RAM-Zellen voraussichtlich nicht angesprochen werden, RAM-Prüfungen nach einem vorprogrammierten Schema dieser Zellen mit der spezifizierten Höchstgeschwindigkeit des RAM-Speichers ausge­ führt werden.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß, falls eine der RAM-Zellen der Prüflingsgruppe wegen einer nicht voraus­ zusehenden Programmverzweigung vom Steuerwerk der Schaltung angesprochen wird, eine oder sämtliche Zellen der Gruppe mit der Höchstgeschwindig­ keit des RAM-Speichers in dem vor der Prüfung befindlichen Zustand zurückgesetzt wird.

6. Gerät zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Gerät jeweils einen Adreß- und einen Befehlsdekodierer sowie einen Adreßbereichsprozessor aufweist, die von einem Steuerwerk gesteuert werden, und das diese Elemente Adreßbereichs­ informationen weiter an eine RAM-Prüfungs-Ablaufsteuerung steuert und/ oder sendet, die die jeweils gültige Gruppe von RAM-Prüfzellen an­ steuern und prüfen.