DE3730623A1

DE3730623A1 - CIRCUIT FOR GENERATING A VIDEO SIGNAL PROCESSING PULSE

Info

Publication number: DE3730623A1
Application number: DE19873730623
Authority: DE
Inventors: Hajime Sumiyoshi
Original assignee: Toshiba Corp; Toshiba Audio Video Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1986-09-11
Filing date: 1987-09-11
Publication date: 1988-03-17
Also published as: JPS6369382A; GB2197562A; GB2197562B; GB8721281D0; KR910002777B1; JPH0728378B2; DE3730623C2; KR880004679A

Abstract

A video signal processing pulse producing circuit for a video display device. The video signal includes a synchronizing signal and the device has at least one video processing element (10) responsive to a pulse of a predetermined period. The circuit includes a circuit (60) for generating the pulse in response to receipt of the synchronizing signal for controlling the signal processing element (10) and a compensation circuit (61) for generating an equivalent pulse having the predetermined period when receipt of the synchronizing signal by the pulse generating circuit (60) is interrupted for maintaining continuous control of the video signal processing element (10). In the example shown, the video signal processing element (10) comprises a pedestal level clamp circuit incorporating a brightness level control in a feedback configuration. <IMAGE>

Description

Die Erfindung betrifft eine Schaltung zur Erzeugung eines Video-Signalverarbeitungsimpulses. Sie bezieht sich insbesondere auf eine Schaltung zur Erzeugung eines Tastimpulses, der sich beispielsweise als Klemmimpuls für eine Schwarzwertpegel-Klemmschaltung in einem Fernsehempfänger eignet.The invention relates to a circuit for generation a video signal processing pulse. It relates refer in particular to a circuit for generation a tactile pulse, which can be, for example, a clamping pulse for a black level clamp circuit in a television receiver is suitable.

In Fernsehempfängern wird der Schwarzwertpegel eines Videosignals auf ein gegebenes Potential geklemmt, das von einer Gleichspannungs-Rückgewinnungsschaltung erzeugt wird. Dieses Klemmen wird in der Schwarzwertpegelperiode des Videosignals ausgeführt.In television receivers, the black level becomes one Video signal clamped to a given potential, that of a DC voltage recovery circuit is produced. This clamping is in the black level period of the video signal.

Fig. 1 zeigt ein Beispiel einer herkömmlichen Schaltung zur Schwarzwertpegelklemmung. Diese Schaltung besteht aus der eigentlichen Schwarzwertpegel-Klemmschaltung 10 und einer Schaltung 11 zu einer Erzeugung eines Video-Signalverarbeitungsimpulses. Ein Videosignalgemisch CVS, dessen Schwarzwertpegel geklemmt werden soll, wird der Schwarzwertpegel-Klemmschaltung 10 über einen Eingangsanschluß 12 zugeführt. Die Schwarzwertpegel-Klemmschaltung 10 umfaßt eine weiter unten beschriebene Schaltung zur Helligkeitseinstellung. In der Schwarzwertpegel- Klemmschaltung 10 wird das Videosignalgemisch CVS mit seinem Schwarzwertpegel unter dem Steuereinfluß der Schaltung 11 zur Erzeugung eines Video-Signalverarbeitungsimpulses auf seinen Schwarzwertpegel geklemmt. Die Schaltung 11 erzeugt in Abhängigkeit von einem an ihrem Eingangsanschluß 13 anliegenden Horizontal-Synchronsignal HSS einen Tastimpuls GP. Das Horizontal-Synchronsignal HSS wird in üblicher Weise aus dem Videosignalgemisch CVS extrahiert. Der Tastimpuls GP wird einem Steueranschluß 14 der Schwarzwertpegel-Klemmschaltung 10 zugeführt. Das Videosignalgemisch CVS, dessen Schwarzwertpegel auf den gegebenen Pegel geklemmt ist, wird an dem Ausgangsanschluß 15 der Schwarzwertpegel-Klemmschaltung 10 abgegeben. Fig. 1 shows an example of a conventional black level clamping circuit. This circuit consists of the actual black level clamp circuit 10 and a circuit 11 for generating a video signal processing pulse. A video signal mixture CVS, the black level of which is to be clamped, is fed to the black level clamp circuit 10 via an input terminal 12 . The black level clamp circuit 10 includes a brightness adjustment circuit described below. In the black level clamp circuit 10 , the video signal mixture CVS with its black level is clamped to its black level under the control influence of the circuit 11 for generating a video signal processing pulse. The circuit 11 generates a key pulse GP as a function of a horizontal synchronization signal HSS present at its input terminal 13 . The horizontal synchronizing signal HSS is extracted in the usual way from the video signal mixture CVS . The key pulse GP is supplied to a control terminal 14 of the black level clamp circuit 10 . The video signal mixture CVS , the black level of which is clamped to the given level, is output at the output terminal 15 of the black level clamp circuit 10 .

Anhand von Fig. 2 sei die Schwarzpegel-Klemmschaltung 10 im einzelen erläutert: Der Eingangsanschluß 12 der Schwarzwertpegel-Klemmschaltung 10 ist mit der Basis eines Transistors 16 verbunden, dessen Kollektor mit einem Stromversorgungsanschluß 17 verbunden ist. Der Emitter des Kollektors 16 ist über eine Pegelschieberschaltung 19 mit einem Masseanschluß 18 verbunden. Diese Pegelschieberschaltung 19 besteht aus einer Reihenschaltung eines Widerstands 20 und eines Transistors 21. Der Kollektor des Transistors 21, d. h. der Verbindungspunkt zwischen dem Widerstand 20 und dem Transistor 21 ist mit dem Ausgangsanschluß 15 der Schwarzwertpegel- Klemmschaltung 10 sowie mit einer ersten Spannungsvergleicherschaltung 22 verbunden. Letztere umfaßt zwei als Differentialverstärker geschaltete Transistoren 23, 24. Die Basis des Transistors 23 ist mit dem Kollektor des Transistors 21 verbunden. Die Basis des Transistors 24 ist mit einer Schaltung 25 zur Helligkeitseinstellung verbunden. Letztere besteht aus zwei festen Widerständen 26 und 27 und einem veränderlichen Widerstand 28 . Der bewegliche Anschluß des veränderlichen Widerstands 28 ist mit der Basis des Transistors 24 verbunden und führt diesem eine Spannung V 25 zur Helligkeitseinstellung zu. Der veränderliche Widerstand 28 ist mit seinen entgegengesetzten Enden über die Widerstände 26 bzw. 27 mit dem Stromversorgungsanschluß 17 bzw. mit dem Masseanschluß 18 verbunden. Der Verbindungspunkt der Emitter der beiden Transistoren 23, 24 ist über einen steuerbaren Schalter 29 und eine mit diesem in Reihe geschalteten ersten Konstantstromquelle 30 mit dem Stromversorgungsanschluß 17 verbunden. Der Steuereingang der steuerbaren Schaltung 29 ist mit dem Steueranschluß 14 der Schwarzwertpegel-Klemmschaltung 10 verbunden. Die Kollektoren der Transistoren 23, 24 sind über eine aktive Last 31 , die aus einer aus den Transistoren 32 ,33 gebildeten Stromspiegelschaltung besteht, mit dem Masseanschluß 18 verbunden. Der Transistor 32 ist mit dem Transistor 23 der ersten Spannungsvergleicherschaltung 22 verbunden. Der Transistor 33 ist mit dem Transistor 24 der ersten Spannungsvergleicherschaltung 22 verbunden und als Diode geschaltet.The black level clamp circuit 10 will be explained in detail with reference to FIG. 2: The input terminal 12 of the black level clamp circuit 10 is connected to the base of a transistor 16 , the collector of which is connected to a power supply connection 17 . The emitter of the collector 16 is connected to a ground terminal 18 via a level shifter circuit 19 . This level shift circuit 19 consists of a series connection of a resistor 20 and a transistor 21 . The collector of the transistor 21 , ie the connection point between the resistor 20 and the transistor 21 is connected to the output terminal 15 of the black level clamp circuit 10 and to a first voltage comparator circuit 22 . The latter comprises two transistors 23 , 24 connected as differential amplifiers. The base of transistor 23 is connected to the collector of transistor 21 . The base of transistor 24 is connected to a circuit 25 for adjusting the brightness. The latter consists of two fixed resistors 26 and 27 and a variable resistor 28 . The movable connection of the variable resistor 28 is connected to the base of the transistor 24 and supplies it with a voltage V 25 for brightness adjustment. The variable ends of the variable resistor 28 are connected to the power supply connection 17 and to the ground connection 18 via the resistors 26 and 27, respectively. The connection point of the emitters of the two transistors 23 , 24 is connected to the power supply connection 17 via a controllable switch 29 and a first constant current source 30 connected in series therewith. The control input of the controllable circuit 29 is connected to the control connection 14 of the black level clamp circuit 10 . The collectors of the transistors 23 , 24 are connected to the ground terminal 18 via an active load 31 , which consists of a current mirror circuit formed from the transistors 32 , 33 . The transistor 32 is connected to the transistor 23 of the first voltage comparator circuit 22 . The transistor 33 is connected to the transistor 24 of the first voltage comparator circuit 22 and connected as a diode.

Der Kollektor des Transistors 32, d. h. der Verbindungspunkt der Kollektoren der Transistoren 23 und 32 ist mit einer zweiten Spannungsvergleicherschaltung 34 verbunden, die aus den beiden als Differentialverstärker geschalteten Transistoren 35 und 36 besteht. Die Basis des Transistors 35 ist mit dem Kollektor des Transistors 32 verbunden. Sie ist außerdem über einen Kondensator 37 mit dem Masseanschluß 18 verbunden. Die Basis des Transistors 36 ist mit einer ersten Referenzspannungsquelle 38 verbunden. Der gemeinsame Verbindungspunkt der Emitter der Transistoren 35 ,36 ist über eine zweite Konstantstromquelle 39 mit dem Stromversorgungsanschluß 17 verbunden. Der Kollektor des Transistors 35 ist über einen Transistor 40 mit dem Masseanschluß 18 verbunden. Der Transistor 40 selbst ist als Diode geschaltet und bildet zusammen mit dem Transistor 21 in der Pegelschieberschaltung 19 eine Stromspiegelschaltung 41. Der Kollektor des Transistors 36 ist direkt mit dem Masseanschluß 18 verbunden.The collector of transistor 32 , ie the connection point of the collectors of transistors 23 and 32, is connected to a second voltage comparator circuit 34 , which consists of the two transistors 35 and 36 connected as differential amplifiers. The base of transistor 35 is connected to the collector of transistor 32 . It is also connected to ground terminal 18 via a capacitor 37 . The base of transistor 36 is connected to a first reference voltage source 38 . The common connection point of the emitters of the transistors 35 , 36 is connected to the power supply connection 17 via a second constant current source 39 . The collector of transistor 35 is connected to ground terminal 18 via a transistor 40 . The transistor 40 itself is connected as a diode and, together with the transistor 21 in the level shifter circuit 19, forms a current mirror circuit 41 . The collector of transistor 36 is connected directly to ground terminal 18 .

Im folgenden sei die Funktion der Schwarzwertpegel-Klemmschaltung 10 kurz erläutert: Der Basis des Transistors 16 wird über den Eingangsanschluß 12 ein Videosignalgemisch CVS zugeführt. Dieses wird in der Pegelschieberschaltung 19 bezüglich seines Gleichspannungspegels verschoben. Das Ausgangssignal der Pegelschieberschaltung 19, d. h. ein in seinem Pegel verschobenes Videosignal CVS′ erscheint an dem Ausgangsanschluß 15 und wird außerdem der ersten Spannungsvergleicherschaltung 22 zugeführt. Wenn der steuerbare Schalter 29 geschlossen ist, wird das Videosignalgemisch CVS′ in der ersten Spannungsvergleicherschaltung mit der von der Schaltung 25 zur Helligkeitseinstellung abgegebenen Spannung V 25 verglichen. Falls das Videosignalgemisch CVS′ größer ist als die Spannung V 25 zur Helligkeitsregelung, sinkt der Kollektorstrom I 23 des Transistors 23 auf einen Pegel unter den Kollektorstrom I 24 des Transistors 24 herab. Infolgedessen verringert sich die Kollektorspannung Vc 32 des Transistors 32. Dies bewirkt eine Entladung des Kondensators 37 über den Transistor 32 der aktiven Lastschaltung 31. Dementsprechend verringert sich die Basisspannung Vb 35 des Transistors 35 in der zweiten Spannungsvergleicherschaltung 34. Die Basisspannung Vb 35 wird mit der Referenzspannung V 38 der ersten Referenzspannungsquelle 38 verglichen, die der Basis des Transistors 36 zugeführt wird, so daß der Kollektorstrom I 35 des Transistors 35 anwächst. Der Kollektorstrom I 35 wird über die Stromspiegelschaltung 41 der Basis des Transistors 21 zugeführt und vergrößert dessen Kollektorstrom I 21. Aufgrund des größer werdenden Kollektorstroms I 21 vergrößert sich der Spannungsabfall V 20 an dem Widerstand 20. Infolgedessen bewirkt die Pegelschieberschaltung 19 eine Verkleinerung des Pegels des Videosignalgemischs CVS′. Auf diese Weise bilden die Pegelschieberschaltung 19, die erste Spannungsvergleicherschaltung 22, die aktive Lastschaltung 31, der Kondensator 37, die zweite Spannungsvergleicherschaltung 34 und die Stromspiegelschaltung 41 eine Gegenkopplungsschleife, durch die das Ausgangspotential V 15 des Ausgangsanschlusses 15 automatisch auf die Spannung V 25 der Schaltung 25 zur Helligkeitseinstellung geregelt wird. Durch die vorangehend beschriebene Funktion der Schwarzwertpegel-Klemmschaltung 10 wird also das Videosignalgemisch CVS automatisch auf die Spannung V 25 zur Helligkeitsregelung geregelt, so daß der Schwarzwertpegel des Videosignalgemisches CVS auf die Spannung V 25 zur Helligkeitseinstellung geklemmt wird. Anhand von Fig. 3 sei nun die Schaltung 11 zur Erzeugung des Video-Signalverarbeitungsimpulses erläutert: In Fig. 3 ist der Eingangsanschluß 13 der Schaltung 11 mit der Basis eines Transistors 42 verbunden. Dessen Kollektor ist mit einem Stromversorgungsanschluß 17 verbunden. Sein Emitter ist über eine aus einem Kondensator 43 und einer dritten Konstantstromquelle 44 bestehende Reihenschaltung mit einem Masseanschluß 18 verbunden. Die Basis des Transistors 42 ist ferner mit einer dritten Spannungsvergleicherschaltung 45 verbunden. In dieser sind zwei Transistoren 46, 47 als Differentialverstärker geschaltet. Die Basis des Transistors 46 ist mit dem Emitter des Transistors 42 verbunden. Die Basis des Transistors 47 ist mit einer zweiten Referenzspannungsquelle 48 verbunden. Ein gemeinsamer Verbindungpunkt der Emitter der Transistoren 46, 47 ist über eine vierte Konstantstromquelle 49 mit dem Stromversorgungsanschluß 17 verbunden. Der Kollektor des Transistors 46 ist direkt mit dem Masseanschluß 18 verbunden. Der Kollektor des Transistors 47 ist mit dem Ausgang 50 der Schaltung 11 zur Erzeugung des Video-Signalverarbeitungsimpulses verbunden. Der Ausgang 50 ist mit dem Steueranschluß 14 der Schwarzwertpegel-Klemmschaltung 10 (Fig. 1) verbunden. Der Kollektor des Transistors 47 ist außerdem über einen Widerstand 51 mit dem Masseanschluß 18 verbunden. Parallel zu dem zwischen dem Ausgang 50 und dem Masseanschluß 18 liegenden Widerstand 51 ist ein Transistor 52 angeordnet, dessen Basis über einen Widerstand 53 mit dem Eingang der Schaltung 11 zur Erzeugung des Video-Signalverarbeitungsimpulses verbunden ist. Im folgenden sei die Funktion der Schaltung 11 unter Bezugnahme auf Fig. 4 kurz erläutert. Fig. 4 zeigt Wellenformen, die den Signal- oder Spannungsverlauf in der Schaltung 11 zur Erzeugung des Video-Signalverarbeitungsimpulses wiedergeben. Wenn ein Horizontal-Sychronsignal HSS, das mit A bezeichnet ist, im Zeitpunkt t 1 über den Eingangsanschluß 13 der Basis des Transistors 42 zugeführt wird, wird dieser leitend. Der zeitliche Verlauf der Emitterspannung Ve 42 ist durch die Linie B wiedergegeben. Es sei hier angenommen, daß die Emitterspannung Ve 42 des Transistors 42 den Wert V 1 annimmt, wenn die Ampitude des Horizontal-Synchronsignals HSS den Wert V 1 +Vr hat. Die Emitterspannung Ve 42 lädt den Kondensator 42 auf, so daß dessen Ladung auf dieser Emitterspannung Ve 42 gehalten wird, während der Transistor 42 leitfähig ist. Die Emitterspannung Ve 42 wird der dritten Spannungsvergleicherschaltung 45 zugeführt und in dieser mit der Referenzspannung V 48 der zweiten Referenzspannungsquelle 48 verglichen. Falls die Emitterspannung Ve 42 größer ist als die Referenzspannung V 48 der zweiten Referenzquelle 48, werden die Transistoren 46, 47 der dritten Spannungsvergleicherschaltung 45 in ihrem nichtleitenden bzw. leitenden Zustand gehalten. Wenn das Horizontal-Synchronsignal HSS in dem Zustand t 2 endet, gelangt der Transistor 42 in sinen nichtleitenden Zustand. Der Kondensator 43 wird dann über die dritte Konstantstromquelle 44 entladen. Diese Entladung erfolgt mit einer vorgeschriebenen RC-Zeitkonstanten, die durch die aus dem Kondensator 43 und der dritten Konstantstromquelle 44 bestehende Parallelschaltung bestimmt ist. Die Emitterspannung Ve 42 nimmt deshalb allmählich ab, wie dies durch die Kurve B veranschaulicht ist. Wenn die Emitterspannung Ve 42 im Zeitpunkt t 3 unter die Referenzspannung V 48 der zweiten Referenzspannungsquelle 48 absinkt, gelangt der Transistor 47 in seinen nichtleitenden Zustand. Der Basis des Transistors 42 wird das Horizontal-Synchronsignal HSS zugeführt. Infolgedessen hält der Transistor 52 das Ausgangspotential V 52 des Ausgangs 50 während der Dauer des Horizontal-Synchronsignals HSS, d. h. während der zwischen den Zeitpunkten t 1 und t 2 die Innenperiode, auf dem Masseportential V 18. Nach dem Zeitpunkt t 2 steigt das Ausgangspotential V 50 des Ausgangs 50 auf eine vorbestimmte Spannung an. Sodann sinkt das Ausgangspotential V 50 auf V 80 ab, wenn der Transistor 47 in dem Zeitpunkt t 3 in seinen nichtleitenden Zustand gelangt. Infolgedessen hat das Ausgangspotential V 50 des Ausgangs 50 den durch die Kurve C wiedergegebenen zeitlichen Verlauf. Das Ausgangspotential V 50 wird der Schawarzwertpegel- Klemmschaltung 10 als Tastimpuls GP zur Steuerung des Schalters 29 zugeführt. Der Tastimpuls GP wird, wie in Fig. 4 gezeigt, während einer vorbestimmten Zeitspanne nach Beendigung des Horizontal-Synchronsignals HSS erzeugt. Somit erhält man den Tastimpuls GP während einer Periode, die dem Schwarzwertpegel des Videosignalgemischs CVS entspricht.The function of the black level clamp circuit 10 is briefly explained below: The base of the transistor 16 is supplied with a video signal mixture CVS via the input terminal 12 . This is shifted in the level shifter circuit 19 with respect to its DC voltage level. The output signal of the level shifter circuit 19 , ie a level shifted video signal CVS ' appears at the output terminal 15 and is also supplied to the first voltage comparator circuit 22 . When the controllable switch 29 is closed, the video signal mixture CVS ' in the first voltage comparator circuit is compared with the voltage V 25 output by the circuit 25 for adjusting the brightness . If the video signal mixture CVS 'is greater than the voltage V 25 for brightness control, the collector current I 23 of the transistor 23 drops to a level below the collector current I 24 of the transistor 24 . As a result, the collector voltage Vc 32 of the transistor 32 decreases. This causes the capacitor 37 to discharge via the transistor 32 of the active load circuit 31 . Accordingly, the base voltage Vb 35 of the transistor 35 in the second voltage comparator circuit 34 decreases. The base voltage Vb 35 is compared with the reference voltage V 38 of the first reference voltage source 38 , which is supplied to the base of the transistor 36 , so that the collector current I 35 of the transistor 35 increases. The collector current I 35 is fed via the current mirror circuit 41 to the base of the transistor 21 and increases its collector current I 21 . Due to the increasing collector current I 21 , the voltage drop V 20 across the resistor 20 increases . As a result, the level shifter circuit 19 causes a reduction in the level of the composite video signal CVS ' . In this way, the level shifter circuit 19 , the first voltage comparator circuit 22 , the active load circuit 31 , the capacitor 37 , the second voltage comparator circuit 34 and the current mirror circuit 41 form a negative feedback loop, through which the output potential V 15 of the output terminal 15 automatically changes to the voltage V 25 of the circuit 25 is regulated for brightness adjustment. The above-described function of the black level clamp circuit 10 thus automatically regulates the video signal mixture CVS to the voltage V 25 for brightness control, so that the black level of the video signal mixture CVS is clamped to the voltage V 25 for brightness adjustment. . With reference to FIG 3, the circuit 11 will now be explained for generating the video signal processing pulse. In Figure 3, the input terminal 13 of the circuit 11 is connected to the base of a transistor 42. Its collector is connected to a power supply connection 17 . Its emitter is connected to a ground terminal 18 via a series circuit consisting of a capacitor 43 and a third constant current source 44 . The base of transistor 42 is also connected to a third voltage comparator circuit 45 . In this two transistors 46 , 47 are connected as differential amplifiers. The base of transistor 46 is connected to the emitter of transistor 42 . The base of transistor 47 is connected to a second reference voltage source 48 . A common connection point of the emitters of the transistors 46 , 47 is connected to the power supply connection 17 via a fourth constant current source 49 . The collector of transistor 46 is connected directly to ground terminal 18 . The collector of the transistor 47 is connected to the output 50 of the circuit 11 for generating the video signal processing pulse. The output 50 is connected to the control connection 14 of the black level clamp circuit 10 ( FIG. 1). The collector of transistor 47 is also connected to ground terminal 18 via a resistor 51 . A transistor 52 is arranged in parallel with the resistor 51 between the output 50 and the ground terminal 18 , the base of which is connected via a resistor 53 to the input of the circuit 11 for generating the video signal processing pulse. The function of the circuit 11 will be briefly explained below with reference to FIG. 4. FIG. 4 shows waveforms which represent the signal or voltage curve in the circuit 11 for generating the video signal processing pulse. If a horizontal synchronizing signal HSS , which is denoted by A , is supplied at the time t 1 via the input terminal 13 to the base of the transistor 42 , this becomes conductive. The time course of the emitter voltage Ve 42 is shown by line B. It is assumed here that the emitter voltage Ve 42 of the transistor 42 assumes the value V 1 when the amplitude of the horizontal synchronizing signal HSS has the value V 1 + Vr . The emitter voltage Ve 42 charges the capacitor 42 so that its charge is kept at this emitter voltage Ve 42 while the transistor 42 is conductive. The emitter voltage Ve 42 is fed to the third voltage comparator circuit 45 and compared therein with the reference voltage V 48 of the second reference voltage source 48 . If the emitter voltage Ve 42 is greater than the reference voltage V 48 of the second reference source 48 , the transistors 46 , 47 of the third voltage comparator circuit 45 are kept in their non-conductive or conductive state. When the horizontal synchronizing signal HSS ends in the state t 2 , the transistor 42 goes into its non-conductive state. The capacitor 43 is then discharged via the third constant current source 44 . This discharge takes place with a prescribed RC time constant, which is determined by the parallel circuit consisting of the capacitor 43 and the third constant current source 44 . The emitter voltage Ve 42 therefore gradually decreases, as illustrated by curve B. If the emitter voltage Ve 42 drops below the reference voltage V 48 of the second reference voltage source 48 at the time t 3 , the transistor 47 reaches its non-conductive state. The base of the transistor 42 is supplied with the horizontal synchronizing signal HSS . As a result, the transistor 52 maintains the output potential V 52 of the output 50 at the ground potential V 18 for the duration of the horizontal synchronizing signal HSS , ie during the internal period between the times t 1 and t 2 . After the time t 2 , the output potential V 50 of the output 50 rises to a predetermined voltage. The output potential V 50 then drops to V 80 when the transistor 47 reaches its non-conductive state at the time t 3 . As a result, the output potential V 50 of the output 50 has the time profile represented by the curve C. The output potential V 50 is supplied to the black level clamp circuit 10 as a pulse GP for controlling the switch 29 . The key pulse GP , as shown in Fig. 4, is generated during a predetermined period after the end of the horizontal synchronizing signal HSS . The key pulse GP is thus obtained during a period which corresponds to the black level of the video signal mixture CVS .

Wie vorangehend beschrieben wurde, wird bei der Erzeugung des Tastimpulses GP zur Steuerung der Schwarzwertpegel- Klemmschaltung 10 das Horizontal-Synchronsignal HSS verwendet. Deshalb ist die Schwarzwertpegel-Klemmschaltung 10 nicht in der Lage, die Schwarzwertpegelklemmung durchzuführen, wenn das Horizontal-Synchronsignal HSS nicht zur Verfügung steht. Ein solches Ausbleiben des Tastimpulses GP geschieht z. B. dann, wenn ein Fernsehempfänger umgeschaltet wird, um die von einem Videorekorder reproduzierten Signale wiederzugeben, der Eingang des Fernsehempfängers jedoch offengelassen und nicht mit dem Videorekorder verbunden wird.As described above, the horizontal synchronizing signal HSS is used in the generation of the key pulse GP to control the black level clamp circuit 10 . Therefore, the black level clamp circuit 10 is unable to perform the black level clamping when the horizontal sync signal HSS is not available. Such a failure of the pulse GP occurs z. B. when a television receiver is switched to reproduce the signals reproduced by a VCR, but the input of the television receiver is left open and is not connected to the VCR.

Im folgenden sei anhand von Fig. 2 der Fall betrachtet, daß an dem Steueranschluß 14 kein Tastimpuls GP anliegt, und deshalb der steuerbare Schalter 29 geöffnet bleibt. Die Stromspiegelschaltung 41 wird dann durch den Basisstrom Ib 35 des Transistors 35 aufgeladen. Die Basisspannung Vb 35 des Transistors 35 wächst nach Maßgabe der Ladung des Kondensators 37 an, bis der Basisstrom Ib 35 Null wird. Der Transistor 35 gelangt in seinen nichtleitenden Zustand, wenn die Basisspannung Vb 35 größer wird als die Referenzspannung V 38 der ersten Referenzspannungsquelle 38 . In diesem Zeitpunkt wird der Kollektorstrom I 35 des Transistors 35 zu Null, so daß der Kollektorstrom I 21 des Transistors 21 ebenfalls zu Null wird. Dies hat zur Folge, daß die Kollektorspannung Vc 21 des Transistors 21 auf ein Potential anwächst, das der Emitterspannung Ve 16 des Transistors 16 entspricht. Die Kollektorspannung Vc 21 des Transistors 21 mit der Emitterspannung Ve 16 wird der ersten Spannungsvergleicherschaltung 22 zugeführt. Die Kollektorspannung Vc 21 wird jedoch durch die Rückkopplungsschaltung nicht auf die Spannung V 25 zur Helligkeitseinstellung geregelt. Deshalb bleibt die erste Spannungsvergleicherschaltung 22 wegen des geöffneten Schalters 29 unwirksam. Die Schwarzwertpegel-Klemmschaltung 10 steuert deshalb das auf dem Bildschirm des Fernsehempfängers wiedergegebene Bild unabhängig von der Schaltung 25 zur Helligkeitseinstellung auf größte Helligkeit. Dieser Zustand hat in der Praxis die Wirkung, daß der häufige Helligkeitswechsel des Bildschirms einen schnelleren Verschleiß des Bildschirms oder anderer Bauteile hervorruft. Außerdem wächst der Stromverbrauch des Fernsehers an. In the following, the case will be considered with reference to FIG. 2, in which no pulse GP is present at the control connection 14 and the controllable switch 29 therefore remains open. The current mirror circuit 41 is then charged by the base current Ib 35 of the transistor 35 . The base voltage Vb 35 of the transistor 35 increases in accordance with the charge of the capacitor 37 until the base current Ib 35 becomes zero. The transistor 35 reaches its non-conductive state when the base voltage Vb 35 becomes greater than the reference voltage V 38 of the first reference voltage source 38 . At this time, the collector current I 35 of the transistor 35 becomes zero, so that the collector current I 21 of the transistor 21 also becomes zero. This has the consequence that the collector voltage Vc 21 of the transistor 21 increases to a potential which corresponds to the emitter voltage Ve 16 of the transistor 16 . The collector voltage Vc 21 of the transistor 21 with the emitter voltage Ve 16 is supplied to the first voltage comparator circuit 22 . However, the collector voltage Vc 21 is not regulated by the feedback circuit to the voltage V 25 for brightness adjustment. Therefore, the first voltage comparator circuit 22 remains ineffective because of the open switch 29 . The black level clamp circuit 10 therefore controls the image reproduced on the screen of the television receiver independently of the circuit 25 for brightness adjustment to maximum brightness. In practice, this condition has the effect that the frequent change in brightness of the screen causes the screen or other components to wear out more quickly. The power consumption of the TV is also increasing.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung anzugeben, die unabhängig vom Vorhandensein oder Nichtvorhandensein von Synchronisierimpulsen einen Video-Signalverarbeitungsimpuls erzeugen kann. Die erfindungsgemäße Schaltung soll sich z. B. für eine Schwarzwertpegel-Klemmschaltung zur automatischen Helligkeitssteuerung eignen.The invention has for its object a circuit specify that regardless of the presence or absence a video signal processing pulse from sync pulses can generate. The invention Circuit should z. B. for a black level clamp circuit suitable for automatic brightness control.

Die der Erfindung zugrunde liegende Aufgabe wird durch eine Schaltung mit den Merkmalen des Patentanspruchs 1 gelöst.The object underlying the invention is achieved by a circuit with the features of claim 1 solved.

Die Erfindung verwendet also eine Schaltung zur Bildung eines Tastimpulses unter Verwendung eines Vertikalimpulses, den ein entsprechender Vertikalimpulsgenerator selbst dann erzeugt, wenn keine Eingangssignale vorhanden sind. Das Ausgangssignal dieser Schaltung wird am Ausgang einer Schaltung zur Bildung von Tastimpulsen zusammengesetzt, und das auf diese Weise gewonnene zusammengesetzte Ausgangssignal dient als Klemmimpuls für eine Schwarzwertpegel- Klemmschaltung.The invention thus uses a circuit for formation a tactile pulse using a vertical pulse, the corresponding vertical pulse generator itself generated when there are no input signals are. The output signal of this circuit is at the output a circuit for the formation of tactile pulses, and the composite so obtained Output signal serves as a clamping pulse for a black level Clamping circuit.

Bei der beschriebenen Anordnung wird der Schwarzwertpegel- Klemmschaltung selbst bei fehlendem Eingangssignal stets ein Tastimpuls (Schwarzwertpegel-Klemmimpuls) zugeführt, so daß unabhängig von der Einstellung bei fehlendem Eingangssignal keine unnormale Helligkeitsänderung auf dem Bildschirm stattfindet.In the arrangement described, the black level Clamp circuit even when there is no input signal always a key pulse (black level clamp pulse) fed so that regardless of the setting at missing input signal no abnormal change in brightness takes place on the screen.

Im folgenden sei die Erfindung anhand der Zeichnungen näher erläutert:In the following the invention is based on the drawings explained in more detail:

Fig. 1 zeigt ein Blockdiagramm einer herkömmlichen Anordnung zur Schwarzwertpegel-Klemmung; Fig. 1 shows a block diagram of a conventional arrangement for black level clamping;

Fig. 2 zeigt den Stromverlauf der Schwarzwertpegel-Klemmschaltung von Fig. 1; Fig. 2 shows the current waveform of the black level clamp circuit of Fig. 1;

Fig. 3 zeigt den Stromverlauf der Tastimpulserzeugungsschaltung von Fig. 1; Fig. 3 shows the current waveform of the key pulse generating circuit of Fig. 1;

Fig. 4 zeigt ein Diagramm zur Veranschaulichung der Signal- und Spannungsverläufe zur Erläuterung der Funktion der Tastimpuls-Erzueugungsschaltung von Fig. 3; FIG. 4 shows a diagram to illustrate the signal and voltage profiles to explain the function of the pulse pulse generation circuit from FIG. 3; FIG.

Fig. 5 zeigt ein Blockdiagramm einer Anordnung zur Schwarzwertpegel-Klemmung mit einer erfindungsgemäßen Schaltung zur Erzeugung eines Haupttastimpulses; Fig. 5 shows a block diagram of an arrangement for black level clamp device according to the invention with a circuit for generating a Haupttastimpulses;

Fig. 6 zeigt ein Ausführungsbeispiel einer bei der Anordnung gemäß Fig. 5 verwendeten Schaltung zur Erzeugung eines Kompensations-Tastimpulses; FIG. 6 shows an exemplary embodiment of a circuit used in the arrangement according to FIG. 5 for generating a compensation keying pulse;

Fig. 7 zeigt ein Diagramm zur Veranschaulichung der Signal- und Spannungsverläufe zur Erläuterung der Funktion der Schaltung von Fig. 6; FIG. 7 shows a diagram to illustrate the signal and voltage profiles to explain the function of the circuit of FIG. 6;

Fig. 8 zeigt ein Blockschaltbild eines weiteren Ausführungsbeispiels der in Fig. 5 dargestellten Schaltung zur Erzeugung des Kompensations-Tastimpulses. FIG. 8 shows a block diagram of a further exemplary embodiment of the circuit shown in FIG. 5 for generating the compensation keying pulse.

Zur Vereinfachung der Erläuterung werden in den Zeichnungsfiguren für solche Elemente und Teile, die denjenigen von Fig. 1 bis 4 gleich oder äquivalent sind, dieselben Bezugszeichen benutzt wie dort.In order to simplify the explanation, the same reference numerals are used in the drawing figures for elements and parts which are identical or equivalent to those of FIGS. 1 to 4 as there.

Fig. 5 zeigt ein Blockschaltbild einer Anordnung zur Schwarzwertpegel-Klemmung mit einer erfindungsgemäßen Schaltung zur Erzeugung eines Video-Signalverarbeitungsimpulses. Die in Fig. 5 dargestellte Anordnung besteht aus einer Schwarzwertpegel-Klemmschaltung 10 und einer Schallung 11a zur Erzeugung des Video-Signalverarbeitungsimpulses. Letztere besteht aus einer Schaltung 60 zur Erzeugung eines Haupttastimpulses, einer Schaltung 61 zur Kompensation bei fehlendem Eingangssignal und einer Vertikalsignal-Generatorschaltung 62. Die Schwarzwertpegel- Klemmung 10 ist in herkömmlicher Weise ausgebildet und entspricht beispielsweise der in Fig. 2 dargestellten Schwarzwertpegel-Klemmschaltung 10. Auch die Impulsformerschaltung 60 für den Haupttastimpuls in der Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses ist in üblicher Weise ausgebildet und entspricht z. B. der Schaltung 11 von Fig. 3. Bei der Beschreibung der Schaltung von Fig. 5 sei deshalb davon ausgegangen, daß die Schwarzwertpegel-Klemmschaltung 10 und die zur Bildung des Haupttastimpulses dienende Impulsformerschaltung 60 in der Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses dieselben sind, wie in Fig. 2 bzw. 3. Eine ausführliche Erläuterung dieser Schaltung kann deshalb entfallen. FIG. 5 shows a block diagram of an arrangement for black level clamping with an inventive circuit for generating a video signal processing pulse. The arrangement shown in Fig. 5 consists of a black level clamp circuit 10 and a sound 11 a for generating the video signal processing pulse. The latter consists of a circuit 60 for generating a main keying pulse, a circuit 61 for compensation in the absence of an input signal and a vertical signal generator circuit 62 . The black level clamp 10 is designed in a conventional manner and corresponds, for example, to the black level clamp circuit 10 shown in FIG. 2. The pulse shaper circuit 60 for the main strobe in the circuit 11 a for generating the video signal processing pulse is formed in a conventional manner and corresponds to z. For example, the circuit 11 of Fig. 3. In the description of the circuit of Fig. 5 is therefore assumed that the black level clamping circuit 10 and serving to form the Haupttastimpulses shaping circuit 60 in the circuit 11 a for generating the video signal processing pulse are the same as in Fig. 2 and 3. A detailed explanation of this circuit can therefore be omitted.

Bei der Schaltung gemäß Fig. 5 wird ein Videosignalgemisch CVS, dessen Schwarzwertpegel geklemmt werden soll, über den Eingangsanschluß 12 der Schwarzwertpegel-Klemmschaltung 10 zugeführt. In dieser wird der Schwarzwertpegel des Videosignalgemischs CVS unter dem Steuereinfluß der Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses auf ein gegebenes Potential geklemmt. Die Schaltung 11 a erzeugt einen Tastimpuls GP zur Steuerung der Schwarzwertpegel-Klemmschaltung 10. Die in der Schaltung 11 a vorhandene, zur Bildung des Haupttastimpulses dienende Schaltung 60 erzeugt in Abhängigkeit von einem an ihrem Eingangsanschluß 13 anliegenden Horizontal-Synchronsignal HSS einen Haupttastimpuls MGP. Das Horizontal- Synchronsignal HSS wird in üblicher Weise aus dem Videosignalgemisch CVS extrahiert. Die in der Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses vorhandene Kompensationsschaltung 61, die bei fehlendem Eingangssignal wirksam wird, erzeugt in Abhängigkeit von einem von der Vertikalsignal-Generatorschaltung 62 angelegten Vertikalsignal VS einen Kompensationstastimpuls CGP. Der Haupttastimpuls MGP oder der Kompensationstastimpuls CGP werden über einen Addierer 63 der Kompensationsschaltung 61 als Tastimpuls GP von der Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses abgegeben. Dieser Tastimpuls GP wird dem Steueranschluß 14 der Schwarzwertpegel-Klemmschaltung 10 zugeführt. Am Ausgang 15 der Schwarzwertpegel-Klemmschaltung 10 wird das Videosignalgemisch CVS ausgegeben, dessen Schwarzwertpegel auf einen vorgegebenen Pegelwert geklemmt ist.In the circuit of Fig. 5 is a composite video signal CVS, whose black level is to be clamped, supplied via the input terminal 12 of the pedestal level clamp circuit 10. In this, the black level of the video signal mixture CVS is clamped to a given potential under the control influence of the circuit 11 a for generating the video signal processing pulse. The circuit 11 a generates a key pulse GP for controlling the black level clamp circuit 10 . The existing in the circuit 11 a , serving to form the main key pulse circuit 60 generates a main key pulse MGP depending on a horizontal sync signal HSS present at its input terminal 13 . The horizontal synchronizing signal HSS is extracted in the usual way from the video signal mixture CVS . The existing in the circuit 11 a for generating the video signal processing pulse compensation circuit 61 , which takes effect when there is no input signal, generates a compensation strobe CGP depending on a vertical signal VS applied by the vertical signal generator circuit 62 . The main strobe MGP or the compensation strobe CGP are emitted via an adder 63 of the compensation circuit 61 as a strobe GP from the circuit 11 a for generating the video signal processing pulse. This key pulse GP is supplied to the control terminal 14 of the black level clamp circuit 10 . At the output 15 of the black level clamp circuit 10 , the video signal mixture CVS is output, the black level of which is clamped to a predetermined level.

Die Schaltung 60 zur Bildung des Haupttastimpulses erzeugt den Haupttastimpuls MGP in Abhänigkeit von dem Horizontal-Synchronsignal HSS, wenn das Videosignalgemisch CVS vorhanden ist. Der Haupttastimpuls MGP wird über den Addierer 23 dem Steueranschluß 14 der Schwarzwertpegel- Klemmschaltung 10 zugeführt. Die Schaltung 60 kann jedoch, wie oben erwähnt, keinen Haupttastimpuls MGP erzeugen, wenn das Videosignalgemisch CVS nicht vorhanden ist. Die Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses verfügt über die bei fehlendem Eingangssignal wirksam werdende Kompensationsschaltung 61 und die Vertikalsignal-Generatorschaltung 62. Letztere erzeugt das Vertikalsignal VS. Dieses wird der Kompensationsschaltung 61 zugeführt. Die Kompensationsschaltung 61 erzeugt in Abhängigkeit von dem Vertikalsignal VS in der Periode des Schwarzwertpegels in dem Videosignalgemisch CVS in der weiter unten beschriebenen Weise den Kompensationstastimpuls CGP, der dem Haupttastimpuls MGP ähnlich ist. Der Kompensationtastimpuls CGP wird über den Addierer 63 dem Steueranschluß 14 der Schwarzwertpegel-Klemmschaltung 10 zugeführt, wenn kein Haupttastimpuls MGP vorhanden ist. Dies wird weiter unten näher erläutert.The circuit 60 for forming the main strobe generates the main strobe MGP in dependence on the horizontal synchronizing signal HSS when the video signal mixture CVS is present. The main strobe MGP is supplied to the control terminal 14 of the black level clamp circuit 10 via the adder 23 . However, as mentioned above, circuit 60 cannot generate a master strobe MGP if the composite video signal CVS is not present. The circuit 11 a for generating the video signal processing pulse has the compensation circuit 61 which becomes effective when there is no input signal and the vertical signal generator circuit 62 . The latter generates the vertical signal VS. This is fed to the compensation circuit 61 . The compensation circuit 61 generates, depending on the vertical signal VS in the period of the black level in the video signal mixture CVS, the compensation strobe CGP , which is similar to the main strobe MGP , in the manner described below. The compensation strobe CGP is fed through the adder 63 to the control terminal 14 of the black level clamp circuit 10 when there is no main strobe MGP . This is explained in more detail below.

Im folgenden sei die Funktion der Schaltung von Fig. 5 beschrieben: Dem Eingangsanschluß 13 der Schaltung 60 zur Bildung des Haupttastimpulses wird ein Horizontal- Synchronsignal HSS zugeführt. Dieses wird in der üblichen Weise aus dem Videosignalgemisch CVS extrahiert. Die Schaltung 60 zur Bildung des Haupttastimpulses arbeitet in der selben Weise wie die in Fig. 3 dargestellte Schaltung 11 zur Erzeugung des Video-Signalverarbeitungsimpulses, so daß der Ausgangsanschluß 15 der Schaltung 60 einen Haupttastimpuls MGP abgibt, wenn das Videosignalgemisch CVS vorhanden ist. Dieser Haupttastimpuls MGP wird der Kompensationsschaltung 61 zugeführt. Falls ein Haupttastimpuls MGP erzeugt wird, überträgt ihn die Kompensationsschaltung 61 so, wie er ist, zu der Schwarzwertpegel-Klemmschaltung 10. Die Kompensationsschaltung 61 erzeugt jedoch den Kompensationstastimpuls CGP und überträgt diesen zu der Schwarzwertpegel-Klemmschaltung 10 anstelle des Haupttastimpulses MGP in der weiter unten beschriebenen Weise. Die Kompensationsschaltung bewirkt also eine Kompensation, wenn kein Haupttastimpuls MGP ausgegeben wird. Dies ist z. B. dann der Fall, wenn ein Fernsehempfänger auf die Wiedergabe eines von einem Videorekorder reproduzierten Signals umgeschaltet wird, die Eingangsanschlüsse des Fernsehempfängers jedoch offengelassen und nicht mit dem Videorekorder verbunden werdenThe function of the circuit of FIG. 5 is described below: A horizontal synchronizing signal HSS is fed to the input terminal 13 of the circuit 60 for forming the main keying pulse. This is extracted in the usual way from the video signal mixture CVS . The main pulse forming circuit 60 operates in the same manner as the video signal processing pulse generating circuit 11 shown in Fig. 3, so that the output terminal 15 of the circuit 60 outputs a main pulse MGP when the composite video signal CVS is present. This main strobe MGP is supplied to the compensation circuit 61 . If a main strobe MGP is generated, the compensation circuit 61 transmits it to the black level clamp circuit 10 as it is. However, the compensation circuit 61 generates the compensation strobe CGP and transmits it to the black level clamp circuit 10 instead of the main strobe MGP in the manner described below. The compensation circuit therefore effects compensation if no main key pulse MGP is output. This is e.g. B. the case when a television receiver is switched to the reproduction of a signal reproduced by a video recorder, but the input terminals of the television receiver are left open and are not connected to the video recorder

Im folgenden sei anhand von Fig. 6 die bei fehlendem Eingangssignal wirksam werdende Kompensationsschaltung 61 im einzelnen erläutert: Die Kompensationsschaltung 61 besteht aus einer Schaltung 64 zur Bildung eines Kompensationsimpulses und dem Addierer 63. In der Schaltung 64 zur Bildung des Kompensationsimpulses ist ein Eingangsanschluß 65, der das Vertikalsignal VS aufnimmt, mit der Basis eines Transistors 66 verbunden. Der Kollektor des Transistors 66 ist über eine aus einem Kondensator 67 und einer fünften Konstantstromquelle 68 bestehende Parallelschaltung mit dem Stromversorgungsanschluß 17 verbunden. Die Basis des Transistors 66 ist außerdem mit einer vierten Spannungsvergleicherschaltung 69 verbunden. In letzterer sind zwei Transistoren 70, 71 zu einem Differentialverstärker zusammengeschlaltet. Die Basis des Transistors 70 ist mit dem Emitter des Transistors 66 verbunden. Die Basis des Transistors 71 ist mit einer dritten Referenzspannungsquelle 72 verbunden. Ein gemeinsamer Verbindungspunkt der Emitter der Transistoren 70 und 71 ist über eine sechste Konstantstromquelle 73 mit dem Stromversorgungsanschluß 17 verbunden. Der Kollektor des Transistors 70 ist direkt mit dem Masseanschluß 18 verbunden. Der Kollektor des Transistors 71 ist mit einem Ausgangsanschluß 74 der Schaltung 64 zur Bildung des Kompensationstastimpulses verbunden. Der Ausgangsanschluß 74 ist mit dem Addierer 63 verbunden. Der Kollektor des Transistors 71 ist außerdem über einen Widerstand 75 mit dem Masseanschluß 18 verbunden. Zwischen dem Ausgangsanschluß 74 und dem Masseanschluß 18 sind parallel zu dem Transistor 75 zwei Transistoren 66, 67 angeordnet. Die Basis des Transistors 66 ist über einen Widerstand 78 mit dem Eingangsanschluß 65 der Schaltung 64 zur Bildung des Kompensationstastimpulses verbunden. Die Basis des Transistors 77 ist über einen Widerstand 79 mit dem Eingangsanschluß 13 der Schaltung 60 zur Bildung des Hauptastimpulses verbunden. . In the following, with reference to Figure 6, which becomes effective when no signal compensation circuit 61 will be explained in detail: The compensation circuit 61 comprises a circuit 64 for forming a compensation pulse and the adder 63. In the circuit 64 for forming the compensation pulse, an input terminal 65 , which receives the vertical signal VS , is connected to the base of a transistor 66 . The collector of the transistor 66 is connected to the power supply connection 17 via a parallel circuit consisting of a capacitor 67 and a fifth constant current source 68 . The base of transistor 66 is also connected to a fourth voltage comparator circuit 69 . In the latter two transistors 70 , 71 are connected together to form a differential amplifier. The base of transistor 70 is connected to the emitter of transistor 66 . The base of transistor 71 is connected to a third reference voltage source 72 . A common connection point of the emitters of the transistors 70 and 71 is connected to the power supply connection 17 via a sixth constant current source 73 . The collector of transistor 70 is connected directly to ground terminal 18 . The collector of transistor 71 is connected to an output terminal 74 of circuit 64 to form the compensation strobe. The output terminal 74 is connected to the adder 63 . The collector of transistor 71 is also connected to ground terminal 18 via a resistor 75 . Two transistors 66 , 67 are arranged in parallel to transistor 75 between output terminal 74 and ground terminal 18 . The base of transistor 66 is connected through a resistor 78 to input terminal 65 of circuit 64 to form the compensation strobe. The base of transistor 77 is connected via a resistor 79 to the input terminal 13 of the circuit 60 for forming the main strobe.

Der Addierer 63 umfaßt zwei Transistoren 80, 81, die zusammen einen Differentialverstärker bilden. Die Kollektoren der Transistoren 80, 81 sind direkt mit dem Stromversorgungsanschluß 17 verbunden. Die Emitter der Transistoren 80, 81 sind miteinander und über einen Widerstand 82 mit dem Masseanschluß 18 verbunden. Der Verbindungspunkt der Emitter ist außerdem mit einem Ausgangsanschluß 83 der Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses verbunden.The adder 63 comprises two transistors 80 , 81 , which together form a differential amplifier. The collectors of the transistors 80 , 81 are connected directly to the power supply connection 17 . The emitters of transistors 80 , 81 are connected to one another and to ground terminal 18 via a resistor 82 . The connection point of the emitters is also connected to an output terminal 83 of the circuit 11 a for generating the video signal processing pulse.

Anhand von Fig. 7 sei die Funktion der bei fehlendem Eingangssignal wirksam werdenden Kompensationsschaltung 61 kurz erläutert: Fig. 7 zeigt den zeitlichen Verlauf von Signalen oder Spannungen in der Kompensationsschaltung 61. Die Vertikalsignal-Generatorschaltung 62 erzeugt das Vertikalsignal VS. Dieses bildet einen negativen Impuls, der durch die Kurve D dargestellt ist. Wenn das Vertikalsignal VS im Zeitpunkt t 4 über den Eingangsanschluß 65 der Basis des Transistors 66 zugeführt wird, gelangt dieser in seinen nichtleitenden Zustand. Vor dem Zeitpunkt t 4 ist der Transistor 66 leitend. Es sei hier angenommen, daß während des leitenden Zustands des Transistors 66 seine Emitterspannung Ve 66 das Potential V 2 hat, wenn das Vertikalsignal VS eine Amplitude V 2 +Vr in negativer Richtung hat. Deshalb hat die Emitterspannung Ve 66 des Transistors 66 den durch die Kurve E dargestellten zeitlichen Verlauf. Die Emitterspannung Ve 66 lädt den Kondensator 67 auf, so daß dessen Ladung während der Leitfähigkeitsphase des Transistors 66 auf V2 gehalten wird. Die Emitterspannung Ve 66 wird der vierten Spannungsvergleicherschaltung 69 zugeführt und in dieser mit der Referenzspannung V 72 der dritten Referenzspannungsquelle 72 verglichen. Wenn die Emitterspannung Ve 66 größer ist als die Referenzspannung V 72 der dritten Referenzspannungsquelle 72, werden die Transistoren 70, 71 der vierten Spannungsvergleicherschaltung 69 in dem nichtleitenden bzw. leitenden Zustand gehalten. Wenn das Vertikalsignal VS im Zeitpunkt t 4 die Vorderflanke des negativen Impulses erreicht, gelangt der Transistor 66 in seinen nichtleitenden Zustand. Der Kondensator 67 wird dann über die fünfte Konstantstromquelle 68 entladen. Diese Entladung erfolgt mit einer vorbestimmten RC-Zeitkonstanten, die durch die aus dem Kondensator 67 und er fünften Konstantstromquelle 68 bestehende Parallelschaltung gegeben ist. Die Emitterspannung Ve 66 nimmt deshalb, wie in Kurve D gezeigt, allmählich ab. Während der Periode vor dem Zeitpunkt t 5, in der die Emitterspannung Ve 66 größer ist als die Referenzspannung V 72 befinden sich die Transistoren 70, 71 in ihrem nichtleitenden bzw. leitenden Zustand. Deshalb fließt durch den Widerstand 75 der Kollektorstrom I 71 des Transistors 71. Das Emitterpotential Ve 71 des Transistors 71 besitzt eine vorgeschriebene Spannung, die durch I 71 × I 75 gegeben ist, worin R 75 den Widerstandswert des Widerstands 75 bedeutet. Wenn die Emitterspannung Ve 66 im Zeitpunkt t 5 unter die Referenzspannung V 72 der dritten Referenzspannung 72 sinkt, wird der Transistor 71 nichtleitend. Deshalb erniedrigt sich die Emitterspannung Ve 71 nach dem Zeitpunkt t 5 auf das Potential V 18 des Masseanschlusses 18. Die Emitterspannung V 71 wird dem Addierer 63 zugeführt und bildet den Kompensationstastimpuls CGP der Schaltung 64 . With reference to FIG 7, the function of becoming effective when no signal compensation circuit 61 will be explained briefly: FIG. 7 shows the time course of signals or voltages in the compensation circuit 61. The vertical signal generator circuit 62 generates the vertical signal VS. This forms a negative pulse, which is represented by curve D. If the vertical signal VS is supplied to the base of the transistor 66 via the input terminal 65 at the time t 4, the transistor 66 is brought into its non-conductive state. Before time t 4 , transistor 66 is conductive. It is assumed here that during the conductive state of the transistor 66 its emitter voltage Ve 66 has the potential V 2 if the vertical signal VS has an amplitude V 2 + Vr in the negative direction. Therefore, the emitter voltage Ve 66 of the transistor 66 has the time course represented by the curve E. The emitter voltage Ve 66 charges the capacitor 67 so that its charge is kept at V 2 during the conductivity phase of the transistor 66 . The emitter voltage Ve 66 is fed to the fourth voltage comparator circuit 69 and compared therein with the reference voltage V 72 of the third reference voltage source 72 . If the emitter voltage Ve 66 is greater than the reference voltage V 72 of the third reference voltage source 72 , the transistors 70 , 71 of the fourth voltage comparator circuit 69 are kept in the non-conductive or conductive state. When the vertical signal VS reaches the leading edge of the negative pulse at time t 4 , the transistor 66 comes into its non-conductive state. The capacitor 67 is then discharged via the fifth constant current source 68 . This discharge takes place with a predetermined RC time constant, which is given by the parallel circuit consisting of the capacitor 67 and the fifth constant current source 68 . The emitter voltage Ve 66 therefore gradually decreases as shown in curve D. During the period before the time t 5 , in which the emitter voltage Ve 66 is greater than the reference voltage V 72 , the transistors 70 , 71 are in their non-conductive or conductive state. Therefore, the collector current I 71 of the transistor 71 flows through the resistor 75 . The emitter potential Ve 71 of the transistor 71 has a prescribed voltage, which is given by I 71 × I 75 , wherein R 75 means the resistance value of the resistor 75 . If the emitter voltage Ve 66 at time t 5 of the third reference voltage 72 falls below the reference voltage V 72 of the transistor 71 becomes nonconductive. Therefore, the emitter voltage Ve 71 lowers after the time t 5 to the potential V 18 of the ground connection 18 . The emitter voltage V 71 is supplied to the adder 63 and forms the compensation strobe CGP of the circuit 64

Der Basis des Transistors 76 wird über den Widerstand 78 das Vertikalsignal VS zugefügt. Dementsprechend hält der Transistor 76 den Kompensationstastimpuls CGP der Schaltung 64 während der impulsfreien Periode, d. h. der Periode vor dem Zeitpunkt t 4, auf dem Massepotential V 18. Der von der Schaltung 64 erzeugte Kompensationstastimpuls CGP hat deshalb die durch die Kurve F wiedergegebene Form.The vertical signal VS is added to the base of the transistor 76 via the resistor 78 . Accordingly, the transistor 76 keeps the compensation strobe CGP of the circuit 64 at the ground potential V 18 during the pulse-free period, ie the period before the time t 4 . The compensation strobe CGP generated by the circuit 64 therefore has the shape represented by the curve F.

Der Kompensationstastimpuls CGP wird der Basis des Transistors 80 in dem Addierer 63 zugeführt. Wenn der Kompensationstastimpuls CGP das vorgeschriebene Potential hat, wird der Transistor 80 leitend, so daß am Ausgang 83 der Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses ein Tastimpuls GP auftritt, der dem Kompensationstastimpuls CGP entspricht.The compensation strobe CGP is applied to the base of transistor 80 in adder 63 . If the compensation pulse CGP has the prescribed potential, the transistor 80 becomes conductive, so that a pulse GP occurs at the output 83 of the circuit 11 a for generating the video signal processing pulse, which corresponds to the compensation pulse CGP .

Andererseits ist die Basis des Transistors 81 des Addierers 63 mit dem Eingangsanschluß 13 der zur Bildung des Haupttastimpulses dienenden Schaltung 60 (Fig. 5) verbunden, um den Haupttastimpuls MGP aufzunehmen. Im allgemeinen tritt das Horizontal-Synchronsignal HSS auf, es sei denn, ein Fernsehempfänger wird zur Wiedergabe der von einem Videorekorder reproduzierten Signale in den Video- Wiedergabemodus umgeschaltet, und die Eingangsanschlüsse des Fernsehempfängers bleiben offen und werden nicht mit dem Videorekorder verbunden. Der Haupttastimpuls MGP wird der Basis des Transistors 81 in dem Addierer 63 zugeführt. Wenn der Haupttastimpuls MGP das vorgeschriebene Potential hat, wird der Transistor 81 leitend, so daß ein dem Haupttastimpuls MGP entsprechender Tastimpuls GP an dem Ausgangsanschluß 83 der Schaltung 11 a zur Erzeugung des Video-Signalverarbeitungsimpulses auftritt.On the other hand, the base of the transistor 81 of the adder 63 is connected to the input terminal 13 of the circuit 60 forming the main strobe ( Fig. 5) to receive the main strobe MGP . In general, the horizontal sync signal HSS occurs unless a television receiver is switched to the video playback mode to reproduce the signals reproduced by a VCR and the input terminals of the television receiver remain open and are not connected to the VCR. The main strobe MGP is supplied to the base of the transistor 81 in the adder 63 . If the main pulse MGP has the prescribed potential, the transistor 81 becomes conductive, so that a pulse GP corresponding to the main pulse MGP occurs at the output terminal 83 of the circuit 11 a for generating the video signal processing pulse.

Falls das Videosignalgemisch CVS in seiner vertikalen Rücklaufperiode einen äquivalenten Impuls aufweist, wird dieser der Basis des Transistors 77 in derselben -2Weise zugeführt, wie das Horizontal-Synchronsignal HSS. Die Emitterspannung Ve 77 des Transistors 71 hat den durch die Kurve G in Fig. 7 wiedergegebenen zeitlichen Verlauf. In diesem Fall ist das Horizontal-Synchronsignal HSS auch an dem Eingangsanschluß 13 der zur Bildung des Haupttastimpulses dienenden Schaltung 60 vorhanden, so daß der Haupttastimpuls MGP der Basis des Transistors 81 des Addierers 63 zugeführt wird. Infolgedessen wird in der Schwarzwertpegel-Klemmschaltung 10 die Schwarzwertpegel- Klemmung in derselben Weise ausgeführt, wie dies oben beschrieben wurde.If the video signal mixture CVS has an equivalent pulse in its vertical flyback period, this is applied to the base of transistor 77 in the same manner as the horizontal synchronizing signal HSS . The emitter voltage Ve 77 of the transistor 71 has the time profile represented by the curve G in FIG. 7. In this case, the horizontal synchronizing signal HSS is also present at the input terminal 13 of the circuit 60 which forms the main strobe , so that the main strobe MGP is supplied to the base of the transistor 81 of the adder 63 . As a result, in the black level clamp circuit 10, the black level clamp is carried out in the same manner as described above.

Das Videosignalgemisch CVS kann in der vertikalen Rücklaufperiode, die im allgemeinen der Schwarzwertpegelperiode entspricht, Informationsdaten enthalten, z. B. Daten zur Anzeige von Zeichen oder Buchstaben. Diese Informationsdaten werden dem Videosignalgemisch CVS nach Art einer Multiplexmodulation aufmoduliert. Wenn solche Informationsdaten vorhanden sind, muß die Schwarzwertpegel- Klemmung während der Zeitspanne, in der die Informationsdaten auftreten, vermieden werden. In diesem Fall kann anstelle des Tastimpulses GP zur Steuerung der Schwarzwertpegel-Klemmung ein Signal verwendet werden, das einer logischen UND-Funktion zwischen dem oben beschriebenen Tastimpuls GP und einem Horizontal-Austastimpuls des Videosignalgemischs entspricht. Die Schwarzwertpegel- Klemmung kann für die Farbsteuerung ebenso durchgeführt werden, wie für die Helligkeitssteuerung.The composite video signal CVS may contain information data in the vertical flyback period, which generally corresponds to the black level period, e.g. B. Data to display characters or letters. This information data is modulated onto the video signal mixture CVS in the manner of a multiplex modulation. If such information data is present, black level clamping must be avoided during the period in which the information data occurs. In this case, a signal can be used instead of the pulse GP to control the black level clamping, which corresponds to a logical AND function between the pulse GP described above and a horizontal blanking pulse of the video signal mixture. The black level clamping can be carried out for color control as well as for brightness control.

Fig. 8 zeigt ein anderes Ausführungsbeispiel einer Kompensationsschaltung 61 a zur Kompensation bei fehlendem Eingangssignal. Die in Fig. 8 dargestellte Kompensationsschaltung 61 a kann einen Tastimpuls GP sowohl dann erzeugen, wenn ein Videosignalgemisch vorhanden ist als auch dann, wenn ein solches nicht vorhanden ist. Die Kompensationsschaltung 61 a besteht aus einem Abwärtszähler 90, einer ersten und einer zweiten Gatterschaltung 93 bzw. 94 Fig. 8 shows another embodiment of a compensation circuit 61 a for compensation in the absence of an input signal. The compensation circuit 61 a shown in FIG. 8 can generate a key pulse GP both when a video signal mixture is present and when such a signal is not present. The compensation circuit 61 a consists of a down counter 90 , a first and a second gate circuit 93 and 94

Der Abwärtszähler 90 besteht aus einer vorbestimmten Anzahl von Flipp-Flopps 92. Er besitzt einen Takt-Eingangsanschluß 91 und einen Rücksetz-Eingangsanschluß 94, denen ein Taktsignal CK mit einer Frequenz von 2 × fH (fH ist die Zeilenfrequenz des Horizontal-Synchronsignals HSS) bzw. eines Vertikal-Synchronsignals VSS des Videosignalgemischs CVS. Bekanntlich befindet sich das Vertikal-Synchronisiersignal VSS in der Vertikal-Rücklaufperiode des Videosignalgemischs CVS.The down counter 90 consists of a predetermined number of flip-flops 92 . It has a clock input terminal 91 and a reset input terminal 94 , to which a clock signal CK with a frequency of 2 × fH ( fH is the line frequency of the horizontal synchronizing signal HSS ) and a vertical synchronizing signal VSS of the video signal mixture CVS . As is known, the vertical synchronization signal VSS is located in the vertical flyback period of the video signal mixture CVS .

Der Abwärtszähler 90 führt infolgedessen seine Zähloperation synchron mit dem Vertikal-Synchronisiersignal VSS aus, wenn das Videosignalgemisch CVS vorhanden ist. Andernfalls führt er seine Zähloperation freilaufend aus.As a result, the down counter 90 performs its counting operation in synchronism with the vertical synchronizing signal VSS when the composite video signal CVS is present. Otherwise, it performs its counting operation freely.

Das Zählerausgangssignal des Abwärtszählers 90 wird der ersten bzw. der zweiten Gatterschaltung 93 bzw. 94 zugeführt. Die erste Gatterschaltung 93 ist derart ausgebildet, daß sie einen Vertikal-Austastimpuls mit einer Dauer von 10H (H ist die horizontale Zeilenperiode) ausgibt, der für Videosignalverarbeitungszwecke in Fernsehempfängern verwendbar ist. Die zweite Gatterschaltung 95 ist so aufgebildet, daß sie einen weiteren Kompensationstastimpuls CGP′ mit einer Periodendauer von 8H abgibt. Wenn der Kompensationstastimpuls CGP′ der Schwarzwertpegel-Klemmung 10 zugeführt wird, bewirkt diese eine Schwarzwertpegel-Klemmung während der Vertikal- und Horizontal-Signalperiode des Videosignalgemischs CVS. Die Kompensationsschaltung 61 a zur Kompensation fehlender Eingangssignale kann eine Schwarzwertpegel- Klemmung sowohl in der vertikalen Rücklaufperiode als auch während der Schwarzwertpegelperiode nach dem Horizontal-Synchronsignal HSS ausführen.The counter output signal of the down counter 90 is supplied to the first and second gate circuits 93 and 94, respectively. The first gate circuit 93 is designed to output a vertical blanking pulse with a duration of 10 H ( H is the horizontal line period) which can be used for video signal processing purposes in television receivers. The second gate circuit 95 is set, in that they add a further Kompensationstastimpuls CGP 'having a period of 8 hours. When the compensation strobe CGP 'of the black level clamp 10 is supplied, this causes black level clamping during the vertical and horizontal signal period of the video signal mixture CVS . The compensation circuit 61 a for compensating missing input signals can carry out a black level clamping both in the vertical flyback period and during the black level period according to the horizontal synchronizing signal HSS .

Wie oben beschrieben wurde, erzeugt die Anordnung gemäß der Erfindung selbst dann hilfsweise einen Kompensationstastimpuls, wenn am Eingang kein Synchronisiersignal anliegt. Deshalb läßt sich Videosignalverarbeitung, z. B. Helligkeitssteuerung für einen Bildschirm, selbst dann ausführen, wenn der Fernsehempfänger auf die der Wiedergabe von durch einen Videorekorder reproduzierten Videosignalen entsprechende Betriebsart umgeschaltet wird, die Eingangsanschlüsse des Fernsehempfängers jedoch offengelassen und nicht mit dem Videorekorder verbunden werden.As described above, the arrangement produces according to the invention even then alternatively a compensation key pulse, if there is no synchronization signal at the input is present. Therefore, video signal processing, e.g. B. Brightness control for a screen, itself then execute when the television receiver on the Playback reproduced by a VCR Operating mode switched according to video signals the input connections of the television receiver however left open and not with the VCR get connected.

Claims

1. A circuit for generating a video signal processing pulse for a video playback device, the video signal containing a synchronization signal,

comprising at least one video signal processing element ( 10 ) which responds to a pulse of a predetermined duration
and with a device ( 60 ) for generating the pulse for controlling the video signal processing element ( 10 ) as a function of the reception of the synchronization signal,

gekennzeichnet durchmarked by

compensation means ( 61 ) for generating an equivalent pulse having said predetermined duration for maintaining the continuous control of the video signal processing element ( 10 ) when reception of the synchronizing signal is interrupted by the means ( 60 ) for pulse generation.

2.Circuit according to claim 1, characterized in that the compensation device ( 61 ) includes a vertical signal generator device ( 62 ) for the continuous generation of a vertical signal and a device ( 64 ) for forming a compensation strobe which, depending on the reception of the vertical signal, contains the equivalent Impulse generated.

3. The circuit of claim 2, further characterized by means ( 63 ) selectively delivering either the pulse or the equivalent pulse to the video signal processing element ( 60 ).

4. A circuit according to claim 3, characterized in that the video signal processing element contains a black level clamp circuit ( 61 ) for the brightness control of the video display device.

5. A circuit for generating a video signal processing pulse for a video playback device, the video signal including a horizontal synchronization signal and a vertical synchronization signal,

with at least one video signal processing element ( 10 ) which responds to a pulse of a predetermined duration,

marked by

a first device ( 60 ) for generating said pulse as a function of the reception of the horizontal synchronization signal for the control of the video signal processing element ( 10 )
and second means ( 90, 95 ) for generating the pulse corresponding to the duration of the vertical synchronizing signal for the control of the video signal processing element ( 10 ).

6. A circuit according to claim 5, characterized in that the second device contains a circuit ( 90 ) which generates said pulse either free-running pulse generator or in dependence on the vertical synchronization signal.