DE3715731A1 - Amplifier with feedback - Google Patents

Amplifier with feedback

Info

Publication number
DE3715731A1
DE3715731A1 DE19873715731 DE3715731A DE3715731A1 DE 3715731 A1 DE3715731 A1 DE 3715731A1 DE 19873715731 DE19873715731 DE 19873715731 DE 3715731 A DE3715731 A DE 3715731A DE 3715731 A1 DE3715731 A1 DE 3715731A1
Authority
DE
Germany
Prior art keywords
differential amplifier
transistor
resistor
transistors
output stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873715731
Other languages
German (de)
Other versions
DE3715731C2 (en
Inventor
Dieter Herchner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19873715731 priority Critical patent/DE3715731A1/en
Publication of DE3715731A1 publication Critical patent/DE3715731A1/en
Application granted granted Critical
Publication of DE3715731C2 publication Critical patent/DE3715731C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

The invention relates to an amplifier with feedback, comprising a differential amplifier input stage and a feedback network between an output stage and the inverting input of the differential amplifier. According to the invention, the imbalance in the output stage if there are different resistors at the inputs of the differential amplifier is compensated for by the fact that an interfering current component is derived from the input resistor with the lower resistance.

Description

Die Erfindung betrifft einen gegengekoppelten Verstärker mit einer Differenzverstärker-Eingangsstufe und einem Gegenkopplungsnetzwerk zwischen einer Ausgangsstufe und dem invertierenden Eingang des Differenzverstärkers, wobei der Widerstand am invertierenden Signaleingang des Differenzverstärkers größer ist als der Widerstand am invertierenden Eingang.The invention relates to a negative feedback amplifier with a differential amplifier input stage and one Negative feedback network between an output stage and the inverting input of the differential amplifier, where the resistance at the inverting signal input of the differential amplifier is greater than the resistance at the inverting input.

Eine derartige prinzipiell bekannte Schaltung ist in der Fig. 1 dargestellt. Sie besteht aus der Differenzverstärkerstufe mit den Transistoren Q₁ und Q₂, deren Emitter zusammengeschaltet und über den Stromquellentransistor Q₁₁ und dessen Emitterwiderstand R₈ mit negativem Versorgungsspannungspotential -V B verbunden sind. In den Kollektorzweigen der Transistoren Q₁ und Q₂ liegt eine bekannte Stromspiegelschaltung aus den Transistoren Q₇, Q₈ und Q₉, durch die im Regelfall eine gleichmäßige Aufteilung der Kollektorgleichströme I C ₁ und I C ₂ auf die beiden Stromzweige des Differenzverstärkers bewirkt wird.Such a circuit known in principle is shown in FIG. 1. It consists of the differential amplifier stage having the transistors Q ₁ and Q ₂, interconnected whose emitter and the current source transistor Q ₁₁ and its emitter resistor R ₈ are connected to a negative supply voltage -V B. In the collector branches of the transistors Q ₁ and Q ₂ there is a known current mirror circuit consisting of the transistors Q ₇, Q ₈ and Q ₉, by which a uniform distribution of the collector direct currents I C ₁ and I C ₂ is effected on the two current branches of the differential amplifier .

Die Endstufe besteht aus zwei in Reihe geschalteten Komplementär- Transistoren Q₄ und Q₅ zwischen den Polen der Versorgungsgleichspannung. Diese Endstufe wird über eine gleichfalls zwischen die Pole der Versorgungsspannung geschaltete Treiberstufe aus den Transistoren Q₃, Q₆ und Q₁₂ sowie die Emitterwiderstände R₄ und R₅ angesteuert. The output stage consists of two complementary transistors Q ₄ and Q ₅ connected in series between the poles of the DC supply voltage. This output stage is driven by a driver stage, likewise connected between the poles of the supply voltage, from the transistors Q ₃, Q ₆ and Q ₁₂ and the emitter resistors R ₄ and R ₅.

Der Ausgangsanschluß A zwischen den Emitterelektroden der Komplementär-Transistoren Q₄ und Q₅ der Endstufe ist über das Gegenkopplungsnetzwerk aus den Widerständen R₃ und R₂ mit dem invertierenden Eingang -E des Differenzverstärkers verbunden. Hierzu ist zwischen die Basiselektrode des Transistors Q₂ und den Anschlußausgang A der Widerstand R₃ geschaltet, während der Widerstand R₂ zwischen die Basiselektrode von Q₂ und Bezugspotential geschaltet ist. Das Verhältnis R₃ zu R₂ bestimmt den dynamischen Verstärkungsfaktor der Schaltung. An der Basiselektrode des Transistors Q₁ des Differenzverstärkers, die den nichtinvertierenden Eingang + E bildet, ist der Widerstand R₁ angeschlossen. Diesem nichtinvertierenden Eingang + E wird das Eingangssignal zugeführt. Das Ausgangssignal der Differenzverstärker-Eingangsstufe wird man Kollektor des Transistors Q₁ angegriffen und steuert die Basiselektrode des Transistors Q₃ der Treiberstufe an, in dessen Emitterzweig der Widerstand R₄ und in dessen Kollektorzweig der als Diode geschaltete Transistor Q₆ sowie in Reihe hierzu der Stromeinstell- Transistor Q₁₂ mit dessen Emitterwiderstand R₅ geschaltet ist. Der Transistor Q₆ ist parallel zu den Basisemitterstrecken und Komplementär-Transistoren Q₄ und Q₅ der Endstufe geschaltet und bestimmt damit die Ruhestromeinstellung der Endstufe. Vom Kollektor des Transistors Q₃ wird die komplementäre Endstufe angesteuert. Die Basiselektrode des Transistors Q₅ der Endstufe liegt an der Verbindung zwischen dem Emitter des Transistors Q₆ und dem Kollektor des Stromeinstell-Transistors Q₁₂ in der Treiberstufe.The output terminal A between the emitter electrodes of the complementary transistors Q ₄ and Q ₅ of the output stage is connected via the negative feedback network from the resistors R ₃ and R ₂ to the inverting input -E of the differential amplifier. For this purpose, the resistor R ₃ is connected between the base electrode of the transistor Q ₂ and the connection output A , while the resistor R ₂ is connected between the base electrode of Q ₂ and the reference potential. The ratio R ₃ to R ₂ determines the dynamic gain of the circuit. At the base electrode of the transistor Q ₁ of the differential amplifier, which forms the non-inverting input + E , the resistor R ₁ is connected. The input signal is fed to this non-inverting input + E. The output signal of the differential amplifier input stage is attacked by the collector of the transistor Q ₁ and controls the base electrode of the transistor Q ₃ to the driver stage, in the emitter branch of the resistor R ₄ and in the collector branch of the transistor Q ₆ connected as a diode and in series the current setting - Transistor Q ₁₂ with its emitter resistor R ₅ is connected. The transistor Q ₆ is connected in parallel to the base emitter paths and complementary transistors Q ₄ and Q ₅ of the output stage and thus determines the quiescent current setting of the output stage. The complementary output stage is driven by the collector of the transistor Q ₃. The base electrode of the transistor Q ₅ of the output stage lies on the connection between the emitter of the transistor Q ₆ and the collector of the current setting transistor Q ₁₂ in the driver stage.

Zur Einstellung der Ruhestromverhältnisse dient die Reihenschaltung aus dem Widerstand R₆ und dem Transistor Q₁₀ zwischen den Polen der Versorgungsspannung + V B bzw. -V B . Im dargestellten Ausführungsbeispiel ist der Transistor Q₁₀ als Diode geschaltet. Damit bestimmt im wesentlichen die Größe des Widerstandes R₆ des Strom I S durch den Transistor Q₁₀. Die Basisemitterstrecke des Transistors Q₁₀ liegt parallel zu den Basisemitterstrecken der Stromeinstell-Transistoren Q₁₁ und Q₁₂ sowie deren Emitterwiderstand R₈ und R₅. Auf diese Weise werden auch in der Differenzverstärker-Eingangsstufe und in der Treiberstufe definierte Ruhestromverhältnisse eingestellt.The series connection of the resistor R ₆ and the transistor Q ₁₀ between the poles of the supply voltage + V B or - V B is used to set the quiescent current conditions. In the illustrated embodiment, the transistor Q ₁₀ is connected as a diode. This essentially determines the size of the resistance R ₆ of the current I S through the transistor Q ₁₀. The base emitter path of the transistor Q ₁₀ is parallel to the base emitter paths of the current setting transistors Q ₁₁ and Q ₁₂ and their emitter resistance R ₈ and R ₅. In this way, defined quiescent current conditions are also set in the differential amplifier input stage and in the driver stage.

In vielen Fällen wird bei Verstärkerschaltungen ein relativ hochohmiger Eingangswiderstand verlangt, der im wesentlichen durch den Widerstand R₁ bestimmt wird. Ein gängiger Wert ist beispielsweise ein Eingangswiderstand von 100 KΩ. Das Verhältnis der Widerstände R₃ und R₂ ist durch die gewünschte dynamische Verstärkung bestimmt, wobei jedoch der Widerstand R₃ nicht beliebig groß gemacht werden kann. Sehr hochohmige Gegenkopplungswiderstände R₃ sind nur sehr schwer integrierbar und beeinflussen die bei integrierten Halbleiterschaltungen unvermeidbare parasitäre Kapazität das Frequenzverhalten in unerwünschter Weise. Folglich ist es vielfach nicht möglich, dem Widerstand R₂ den gleichen Wert wie dem Widerstand R₁ zu geben. Dies bedeutet, daß die Differenzverstärker- Eingangsstufe nicht symmetrisch aufgebaut ist und durch diese Unsymmetrie auch in der Endstufe Unsymmetrien hervorgerufen werden.In many cases, amplifier circuits require a relatively high-resistance input resistance, which is essentially determined by the resistance R ₁. A common value is, for example, an input resistance of 100 K Ω . The ratio of the resistors R ₃ and R ₂ is determined by the desired dynamic gain, but the resistance R ₃ can not be made arbitrarily large. Very high impedance negative feedback resistors R ₃ are very difficult to integrate and influence the inevitable parasitic capacitance in integrated semiconductor circuits, the frequency behavior in an undesirable manner. Consequently, it is often not possible to give the resistance R ₂ the same value as the resistance R ₁. This means that the differential amplifier input stage is not constructed symmetrically and this asymmetry also causes asymmetries in the output stage.

Zu erwähnen ist noch, daß bei der Schaltung nach Fig. 1 an den Anschlüssen für die Versorgungsspannung zum einen positives Potential und zum anderen ein gleich großes negatives Potential liegt, so daß bei symmetrischem Betrieb der Ausgangsanschluß A, ebenso wie die Widerstände R₁ und R₂ auf Bezugspotential und damit auch halbem Versorgungsspannungspotential liegen.
It should also be mentioned that in the circuit according to FIG. 1 there is a positive potential on the connections for the supply voltage and on the other hand an equally large negative potential, so that in symmetrical operation the output connection A , as well as the resistors R 1 and R ₂ are at reference potential and thus half the supply voltage potential.

Der Erfindung liegt die Aufgabe zugrunde, Unsymmetrien beim Betrieb einer Differenzverstärkerschaltung, die durch unterschiedliche Eingangswiderstände ausgelöst werden, wieder so auszugleichen, daß diese ungleichen Eingangswiderstände keinen weiteren Einfluß auf die weitere Signalverarbeitung haben. Diese Aufgabe wird bei einer Schaltung der eingangs beschriebenen Art erfindungsgemäß dadurch gelöst, daß ein zusätzliches Netzwerk vorgesehen ist, das an den invertierenden Eingang des Differenzverstärkers angeschlossen ist und einen Kompensationsstrom aufnimmt, der so bemessen ist, daß die durch die unterschiedlichen Eingangswiderstände des Differenzverstärkers hervorgerufenen Unsymmetrien in der Ausgangsstufe ausgeglichen werden.The invention is based on the problem of asymmetries when operating a differential amplifier circuit, the triggered by different input resistances be compensated so that they are unequal Input resistances have no further influence on the have further signal processing. This task is at a circuit of the type described above according to the invention solved by having an additional network is provided which to the inverting input of the Differential amplifier is connected and a compensation current takes up, which is so dimensioned that the due to the different input resistances of the differential amplifier caused asymmetries in the Output stage to be balanced.

Wenn bei einer Schaltung gemäß Fig. 1 vorausgesetzt wird, daß die Kollektorströme durch die Transistoren Q₁ und Q₂ des Differenzverstärkers gleich groß sind, daß die Verstärkung zwischen dem nichtinvertierenden Eingang + E der Differenzverstärkerstufe und dem Ausgangsanschluß A der Endstufe wesentlich größer als 1 sein soll und ferner R₁<R₂ und R₃<<R₂ ist, fließen in der Basiselektroden der Transistoren Q₁ und Q₂ gleich große Ströme. Da jedoch die Widerstände R₁ und R₂ unterschiedlich groß sind und R₁<R₂ ist, muß durch R₂ ein zusätzlicher Ausgleichsstrom fließen, der über den Ausgangsanschluß A in die Endstufe fließt und deren symmetrischen Betrieb stört. Dieser Ausgleichsstrom hat den WertIf it is assumed in a circuit according to Fig. 1, that the collector currents through the transistors Q ₁ and Q are equal ₂ of the differential amplifier, that the gain between the non-inverting input + E of the differential amplifier stage and the output terminal A of the output stage is substantially greater than 1 should and also R ₁ < R ₂ and R ₃ << R ₂, flows in the base electrodes of the transistors Q ₁ and Q ₂ equal currents. However, since the resistors R ₁ and R ₂ are of different sizes and R ₁ < R ₂, an additional equalizing current must flow through R ₂, which flows through the output connection A into the output stage and disturbs its symmetrical operation. This equalizing current has the value

Hierbei ist B der Gleichstromverstärkungsfaktor der Transistoren der Differenzverstärkerstufe und I E deren Emitterstrom. Nach der Erfindung wird dieser den Betrieb der Ausgangsstufe störende Ausgleichsstrom durch ein zusätzliches Netzwerk abgeführt. Ein Ausführungsbeispiel hierfür ergibt sich auf der Fig. 2.Here B is the direct current amplification factor of the transistors of the differential amplifier stage and I E their emitter current. According to the invention, this compensation current, which interferes with the operation of the output stage, is dissipated through an additional network. An exemplary embodiment of this is shown in FIG. 2.

Die Schaltung nach Fig. 2 stimmt mit Ausnahme des zusätzlichen Netzwerkes mit der der Fig. 1 überein, so daß nur die Wirkung des zusätzlichen Netzwerkes erläutert werden muß. Das zusätzliche Netzwerk besteht aus den in Reihe geschalteten npn-Transistoren Q₁₃ und Q₁₄, wobei der Transistor Q₁₂ einen Emitterwiderstand R₉ aufweist, der mit dem negativen Versorgungspotential -V B verbunden ist. Der Kollektor des Transistors Q₁₃ liegt dagegen an positivem Versorgungspotential +V B . Der Transistor Q₁₄ ist mit seiner Basiselektrode an die Basiselektrode der übrigen npn-Stromquellen-Transistoren Q₁₁, Q₁₀ und Q₁₂ angeschlossen. Die Basiselektrode des Transistors Q₁₃ ist mit der Basiselektrode des Transistors Q₂ der Differenzverstärkerstufe und folglich auch mit dem einen Anschluß des Widerstandes R₂ verbunden. Durch die Dimensionierung des Widerstandes R₉ und der Emitterfläche des Transistors Q₁₄ wird ein Strom durch die Transistoren Q₁₃, Q₁₄ und den Widerstand R₉ eingestellt, der den WertWith the exception of the additional network, the circuit according to FIG. 2 corresponds to that of FIG. 1, so that only the effect of the additional network has to be explained. The additional network consists of the series-connected npn transistors Q ₁₃ and Q ₁₄, the transistor Q ₁₂ having an emitter resistor R ₉, which is connected to the negative supply potential - V B. The collector of the transistor Q ₁₃, however, is due to positive supply potential + V B. The transistor Q ₁₄ is connected with its base electrode to the base electrode of the other npn current source transistors Q ₁₁, Q ₁₀ and Q ₁₂. The base electrode of the transistor Q ₁₃ is connected to the base electrode of the transistor Q ₂ of the differential amplifier stage and consequently also to the one terminal of the resistor R ₂. By dimensioning the resistor R ₉ and the emitter area of the transistor Q ₁₄, a current is set through the transistors Q ₁₃, Q ₁₄ and the resistor R ,, the value

aufweist. Damit fließt in die Basis des Transistors Q₁₃ ein Stromhaving. So that flows in the base of the transistor Q ₁₃ a current

Hierbei ist I E der Strom, der auch über die Emitter der Transistoren Q₁ und Q₂ des Differenzverstärkers fließt. Wenn die Stromverstärkungsfaktoren B der Transistoren Q₂ und Q₁₃ gleich groß sind, entspricht der über den Transistor Q₁₃ abfließende Basisstrom exakt dem Wert des Kompensationsstromes durch den Widerstand R₂, der erforderlich ist, um am invertierenden Eingang -E des Transistors Q₂ ein gleiches Potential wie am nichtinvertierenden Eingang + E des Transistors Q₁ zu erzeugen. Dieser Kompensationsstrom durchfließt folglich nicht mehr den Widerstand R₃ und kann somit in der Ausgangsendstufe keine Unsymmetrien mehr auslösen. Here I E is the current that also flows through the emitters of transistors Q ₁ and Q ₂ of the differential amplifier. If the current amplification factors B of the transistors Q ₂ and Q ₁₃ are the same size, the base current flowing through the transistor Q ₁₃ corresponds exactly to the value of the compensation current through the resistor R ₂, which is required to turn on the inverting input - E of the transistor Q ₂ to generate the same potential as at the non-inverting input + E of the transistor Q ₁. This compensation current consequently no longer flows through the resistor R ₃ and can therefore no longer trigger asymmetries in the output output stage.

Erwähnt sei noch, daß bei dem dargestellten Ausführungsbeispiel die Transistoren Q₁, Q₂, Q₄, Q₆, Q₁₀, Q₁₁, Q₁₂, Q₁₃, Q₁₄ npn-Transistoren sind, während die übrigen Transistoren pnp-Transistoren sind.It should also be mentioned that in the illustrated embodiment, the transistors Q ₁, Q ₂, Q ₄, Q ₆, Q ₁₀, Q ₁₁, Q ₁₂, Q ₁₃, Q ₁₄ are npn transistors, while the other transistors are pnp transistors .

Claims (4)

1. Gegengekoppelter Verstärker mit einer Differenzverstärker- Eingangsstufe (Q₁, Q₂) und einem Gegenkopplungsnetzwerk (R₃, R₂) zwischen einer Ausgangsstufe (Q₄, Q₅) und im invertierenden Eingang (-E) des Differenzverstärkers, wobei der Widerstand (R₁) am nichtinvertierenden Signaleingang (+E) des Differenzverstärkers größer ist als der Widerstand (R₂)am invertierenden Eingang, dadurch gekennzeichnet, daß ein zusätzliches Netzwerk (Q₁₂, Q₁₃, R₉) vorgesehen ist, das vom Widerstand (R₂) am invertierenden Eingang des Differenzverstärkers einen Kompensationsstrom ableitet, der so bemessen ist, daß die durch die unterschiedlichen Widerstände an den Eingängen des Differenzverstärkers hervorgerufenen Unsymmetrien in der Ausgangsstufe ausgeglichen werden.1. negative feedback amplifier with a differential amplifier input stage ( Q ₁, Q ₂) and a negative feedback network ( R ₃, R ₂) between an output stage ( Q ₄, Q ₅) and in the inverting input (-E) of the differential amplifier, the resistance (R₁) at the non-inverting signal input (+ E) of the differential amplifier is greater than the resistance (R ₂) at the inverting input, characterized in that an additional network ( Q ₁₂, Q ₁₃, R ₉) is provided which is provided by the resistor ( R ₂) derives a compensation current at the inverting input of the differential amplifier, which is dimensioned such that the asymmetries caused by the different resistances at the inputs of the differential amplifier are compensated for in the output stage. 2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß das zusätzliche Netzwerk aus der Reihenschaltung von zwei Transistoren (Q₁₃, Q₁₄) und einem Widerstand (R₉) zwischen den Polen der Versorgungsspannung besteht und daß die Basiselektrode des einen Transistors (Q₁₄) mit der Basiselektrode des Stromquellentransistors (Q₁₁) des Differenzverstärkers verbunden ist, während die Basiselektrode des zweiten Transistors (Q₁₃) mit dem Widerstand (R₂) am invertierenden Eingang (-E) des Differenzverstärkers verbunden ist, der zugleich über den gegenüber diesem Widerstand (R₂) wesentlich größeren Gegenkopplungswiderstand (R₃) mit dem Ausgangsanschluß (A) der Ausgangsstufe (Q₄, Q₅) verbunden ist. 2. Amplifier according to claim 1, characterized in that the additional network consists of the series connection of two transistors ( Q ₁₃, Q ₁₄) and a resistor ( R ₉) between the poles of the supply voltage and that the base electrode of a transistor ( Q ₁₄ ) is connected to the base electrode of the current source transistor ( Q ₁₁) of the differential amplifier, while the base electrode of the second transistor ( Q ₁₃) is connected to the resistor ( R ₂) at the inverting input (-E) of the differential amplifier, which at the same time has the opposite resistance (R ₂) substantially larger negative feedback resistor (R ₃) to the output terminal (A) is connected to the output stage (Q ₄, Q ₅). 3. Verstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Widerstand (R₉) im zusätzlichen Netzwerk und die Emitterfläche des daran angeschlossenen Transistors (Q₁₄) so bemessen ist, daß der Basisstrom des mit dem Widerstand (R₂) am invertierenden Eingang des Differenzverstärkers verbundene zweite Transistor (Q₁₃) den Wert aufweist, wobei B der Gleichstromverstärkungswert der Transistoren des Differenzverstärkers und des zusätzlichen Netzwerks, I E der Emitterstrom der Transistoren des Differenzverstärkers und R₁, R₂ die Werte der Widerstände an den Eingängen des Differenzverstärkers sind.3. Amplifier according to claim 1 or 2, characterized in that the resistor ( R ₉) in the additional network and the emitter area of the transistor connected to it ( Q ₁₄) is dimensioned such that the base current of the resistor ( R ₂) at the inverting Input of the differential amplifier connected second transistor ( Q ₁₃) the value has, where B is the DC gain value of the transistors of the differential amplifier and the additional network, I E the emitter current of the transistors of the differential amplifier and R ₁, R ₂ are the values of the resistances at the inputs of the differential amplifier. 4. Verstärker nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ausgangsstufe eine Endstufe aus in Reihe geschalteten Komplementär-Transistoren (Q₄, Q₅) ist.4. Amplifier according to one of the preceding claims, characterized in that the output stage is an output stage of complementary transistors connected in series ( Q ₄, Q ₅).
DE19873715731 1987-05-12 1987-05-12 Amplifier with feedback Granted DE3715731A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873715731 DE3715731A1 (en) 1987-05-12 1987-05-12 Amplifier with feedback

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873715731 DE3715731A1 (en) 1987-05-12 1987-05-12 Amplifier with feedback

Publications (2)

Publication Number Publication Date
DE3715731A1 true DE3715731A1 (en) 1988-12-01
DE3715731C2 DE3715731C2 (en) 1989-05-03

Family

ID=6327308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873715731 Granted DE3715731A1 (en) 1987-05-12 1987-05-12 Amplifier with feedback

Country Status (1)

Country Link
DE (1) DE3715731A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2108550B2 (en) * 1967-12-13 1976-07-01 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) TRANSISTOR AMPLIFIER
DE2354340B2 (en) * 1972-11-01 1977-07-21 RCA Corp, New York, N Y (V St A) SIGNAL AMPLIFIER WITH STABILIZED WORKING POINT
US4594558A (en) * 1985-04-12 1986-06-10 Genrad, Inc. High-switching-speed d.c. amplifier with input-offset current compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2108550B2 (en) * 1967-12-13 1976-07-01 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) TRANSISTOR AMPLIFIER
DE2354340B2 (en) * 1972-11-01 1977-07-21 RCA Corp, New York, N Y (V St A) SIGNAL AMPLIFIER WITH STABILIZED WORKING POINT
US4594558A (en) * 1985-04-12 1986-06-10 Genrad, Inc. High-switching-speed d.c. amplifier with input-offset current compensation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP-Patents Abstracts of Japan: E-440 September 26,1986 Vol. 10/No.283, Ref.61-102806 *

Also Published As

Publication number Publication date
DE3715731C2 (en) 1989-05-03

Similar Documents

Publication Publication Date Title
EP0087175B1 (en) Circuit for electronically controlling amplification
DE3713376A1 (en) COMPARATOR WITH EXTENDED INPUT CURRENT VOLTAGE RANGE
EP0359326A2 (en) Full-wave rectifier circuit
DE2648577C2 (en)
EP0508480A1 (en) Conversion circuit
DE3027071A1 (en) Reduced third harmonics distortion amplifier circuit - has two pairs of common emitter transistors with DC bias in fixed ratio and balanced or unbalanced options
DE2061943C3 (en) Differential amplifier
DE3545392C2 (en)
DE3318106C2 (en)
EP1033809B1 (en) Differential amplifier
DE2924171C2 (en)
EP0334447A2 (en) Schmitt-trigger circuit
DE2946952C2 (en)
EP0608694B1 (en) Integratable current source circuit
EP0196627B1 (en) Integrated amplifier circuit
DE3715731C2 (en)
EP0523266A1 (en) Integratable current mirror
EP0046878A2 (en) Feedback amplifier or threshold switch for a current-fed differential stage
DE3026551C2 (en)
DE2820416A1 (en) SWITCH KEIS
DE2148880C2 (en) Power source in integrated circuit technology
EP0275582B1 (en) Current mirror circuit
DE3624391A1 (en) GAIN ADJUSTMENT
EP0327846A1 (en) Circuit arrangement for the distortionless switching of signals
DE2711520C3 (en) Load circuit for a signal source

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE