DE3644066A1 - Teilnehmereinheit fuer ein drahtloses digitales telefonsystem - Google Patents

Description

Die Erfindung betrifft eine Teilnehmereinheit für ein drahtloses digitales Telefonsystem, bei dem die Teilnehmereinheit in drahtloser Verbindung mit einer Basisstation steht. Die Teilnehmereinheit hat einen Basisbandprozessor, der eine Anzahl von Funktionen ausführt, wie z. B. das Umschlüsseln von ankommenden und ausgehenden Signalen eines Typs eines Bitstromes in einen anderen und die Möglichkeit der Echoauslöschung. Er wirkt auch als Steuermikroprozessor, beispielsweise durch Informieren eines Synthetisierers in dem System über die zu verwendende gewünschte Betriebsfrequenz. Außerdem ist er mit einer Speichereinrichtung zum Empfangen und Speichern der verschiedenen Funktionen, die von ihm ausgeführt oder empfangen werden, verbunden.

Der Basisbandprozessor ist mit einem Modemprozessor über eine Einrichtung für direkten Zugriff verbunden, die einen gleichzeitigen Zugriff zu beiden dieser Prozessoren verhindert, aber die beiden Prozessoren stehen miteinander in Verbindung, und der Modemprozessor, der als Haupteinrichtung in dem System wirkt, kann auf den Speicher des Basisbandprozessors über die direkte Zugriffseinrichtung zugreifen. Es ist jedoch eine Aussperreinrichtung vorgesehen, wodurch unter bestimmten Umständen die Steuerung des Basisbandprozessors durch den Modemprozessor verhindert ist.

Der Modemprozessor sendet seine Signale mit einer vorbestimmten Abtastgeschwindigkeit über ein frequenzübersetztes komplexes Signal, das in ein Analogsignal umgewandelt wird. Das Analogsignal wird mittels eines Austastverfahrens (blanking process) entstört. Das entstörte Signal wird dann aufwärts umgewandelt und gefiltert, um ein IF-Signal zu bilden, das danach verstärkt wird. Die Frequenz des verstärkten IF-Signals wird zu einer Frequenz addiert, die durch den vorgenannten Synthetisierer erzeugt wird, und das resultierende RF-Signal wird verstärkt und zu einer Antenne geführt.

Die Teilnehmereinheit benutzt fortlaufend sich wiederholende Rahmen, in welchen sie während eines Teiles eines jeden Rahmens sendet und während eines anderen Teiles empfängt, wobei diese Teile als "Schlitze" bezeichnet werden. Auf der Basis von bestimmten Signalen, die von der Basisstation empfangen werden, erzeugt der Basisbandprozessor Anfangssignale, die bestimmen, ob die Teilnehmereinheit in der Sendebetriebsart oder der Empfangsbetriebsart ist.

In den Pausen zwischen der Betätigung des Systems wird eine Lernbetriebsart verwendet, wobei ein bekanntes Signal von dem Modemprozessor mit einem zurückgeführten Signal verglichen wird, um Korrekturkonstanten zu bilden, um unerwünschte Änderungen in dem IF-Signal infolge von Änderungen in der Temperatur, Komponentenwerten usw. auszugleichen. Diese Korrekturkonstanten werden zum Gebrauch beim Korrigieren von tatsächlich empfangenen Signalen gespeichert.

Während der Demodulation werden die modulierten Digitalsignale zu dem Modemprozessor in Form von zeitvervielfachten I- und Q-Abtastsignalen geführt und demultiplext. Die demultiplexten I- und Q-Abtastsignale werden einem Ausgleicher und einer Fequenzkorrekturschaltung zur Verringerung von Fehlern zugeführt, was zur Erzeugung von Frequenzkorrektursignalen führt, die dazu verwendet werden, jegliche Fehler in der Zeiteinteilung des Systems und in dem Ausgang des Synthetisierers zu korrigieren.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt

Fig. 1 eine schematische Darstellung einer Teilnehmereinheit nach der Erfindung,

Fig. 2 ein Blockschaltbild des Modulatorteils des in Fig. 1 gezeigten Modemprozessors,

Fig. 3 ein Blockschaltbild der in Fig. 2 gezeigten DPSK-Umwandlungseinheit,

Fig. 4 den Aufbau und die Funktion des in Fig. 2 gezeigten FIR-Filters

Fig. 5 ein Blockschaltbild des in Fig. 1 gezeigten Interpolators,

Fig. 6 ein Blockschaltbild des in Fig. 1 gezeigten Synthetisierers,

Fig. 7 eine abgewandelte Form des Eingabeteiles des in Fig. 1 gezeigten Modemprozessors,

Fig. 8 ein Blockschaltbild des Demodulatorteiles des in Fig. 1 gezeigten Modemprozessors,

Fig. 9 ein Blockschaltbild des in Fig. 8 gezeigten Grobfrequenzsteuermoduls, und

Fig. 10 ein Blockschaltbild des in Fig. 8 gezeigten AFC- und Zeichenzeiteinteilungsmoduls.

Wörterverzeichnis Verzeichnis von in der Beschreibung verwendeten Akronymen und Wörtern

Akronym,6Definition

A/D,6Analog-Digital-Wandler ADJ,6(Adjustment Input) Ausgleichseingabe AFC,6(Automatic Frequency Control) automatische Frequenzsteuerung AGC,6(Automatic Gain Control) automatische Verstärkungsregelung Blanking,6Steuereinrichtung zum Halten eines Signals auf einem vorbestimmten Amplitudenpegel während der Betätigung der Steuereinrichtung CODEC,6(Combined Coder and Decoder) kombinierter Coder und Decoder CPE,6(Customer Provided Equipment) Telefonapparat D/A,6(Digital-to-Analog Converter) Digital-Analog-Wandler DMA,6(Direct Memory Access) direkter Speicherzugriff DPSK,6(Differential Phase Shift Keying Modulation) Differenzphasenumtastung DS,6(Data Select) Wählen von Daten EEPROM,6(Electrically Erasable Programable Read Only Memory) elektrisch löschbarer programmierbarer Nur-Lese-Speicher EPROM,6(Erasable Programable Read Only Memory) löschbarer programmierbarer Nur-Lese-Speicher FIFO,6(First-In First-Out Memory) Verschiebespeicher FIR,6(Finite Impulse Response) Ansprechempfindlichkeit für endlichen Impuls GLITCH,6unerwünschtes Störsignal HOLD,6Leerlaufbetrieb I,6(In-Phase) gleichphasig IF,6(Intermediate Frequency) Zwischenfrequenz Kbps,6Kilobits pro Sekunde nS,6Nanosekunde PAL,6(Programable Array Logic) programmierbare Reihenlogik PCM,6(Pulse Code Modulation) Pulscodemodulation PROM,6(Programable Read Only Memory) programmierbarer Nur-Lese-Speicher PSK,6(Phase Shift Keying Modulation) Phasenumtastung Q,6(Quadrature) 90°-Verschiebung RAM,6(Random Access Memory) Speicher mit direktem Zugriff RELP,6(Residual Excited Linear Prediction) restliche angeregte Linearvoraussage RF,6(Radio Frequency) Hochfrequenz R/W,6(Read-Write) Lesen/Schreiben S/H,6(Sample and Hold) Abtasten und Halten SLIC,6(Subscriber Loop Interface Circuit) Anpaßschaltung für digitalen Teilnehmeranschluß STROBE,6Abtastsignal UART,6(Universal Asynchronous Receiver Transmitter) universeller asynchroner Empfängersender VCXO,6(Voltage Controlled Crystal Oscillator) spannungsgesteuerter Kristalloszillator XF,6externe Flaggenausgabe, die dazu verwendet wird, anderen Prozessoren ein Signal zu geben

Die Erfindung betrifft Kommunikationssysteme für die drahtlose Übertragung von Mehrfachinformationssignalen unter Verwendung von digitalen Zeitteilungsschaltungen zwischen einer Basisstation und einer oder mehreren Teilnehmerstationen und bezieht sich insbesondere auf den Aufbau und die Funktionsweise einer solchen Teilnehmerstation.

Es wird nun im einzelnen auf die Zeichnungen Bezug genommen, in denen ähnliche Teile mit den gleichen oder ähnlichen Bezugszeichen versehen sind. In Fig. 1 ist ein Verbindungsglied 10 zum Anschluß an das Teilnehmergerät (CPE) gezeigt. Ein Leitungspaar 12 führt von dem Verbindungsglied 10 zu einer SLIC 14 und ist über ein Relais 18 mit einer Rufschaltung 16 verbindbar. Die SLIC 14 ist ein Standardchip zur Bereitstellung verschiedenartiger Funktionen wie Batteriespannung, Überspannungsschutz, Rufen, Signalfeststellung, wie von einer Drehwählscheibe, Hörerstatus, Leitungstesten usw. Sie enthält auch die Gabelschaltung, welche eine Vielzahl von Stimmen in eingehende und ausgehende Signale trennt. Die SLIC 14 ist mit einem Codec 20 verbunden, der eingehende und ausgehende Leitungen zu und von einem Basisbandprozessor 22 hat, wobei sie in der Einwärtsrichtung analoge Lautsignale in digitale Signale, d. h. 64 kbps u-Gesetz PCM, umwandelt, während sie in die Auswärtsrichtung digitale Signale in analoge Lautsignale umwandelt. Es kann manchmal erwünscht sein, den Codec zu umgehen, so daß die SLIC 14 umittelbar mit dem Basisbandprozessor 22 verbunden ist. Es gibt einen alternativen Zugang zu dem Basisbandprozessor über ein Verbindungsglied 24 und einen UART 26, der eine direkte digitale Verbindung zu dem Basisbandprozessor herstellt, wodurch die SLIC und der Codec umgangen werden. Diese direkte Zugangsverbindung dient zwei Zwecken: 1. Nur digitale Signale durchzulassen, wenn dies erwünscht ist, wodurch alle analogen Verbindungen umgangen werden, und 2. einen direkten Zugang zu den Prozessoren und Speichern zur leichten Wartung und Testzwecken zu gestatten.

Der Basisbandprozessor 22 hat verschiedene Funktionen, von denen eine darin besteht, das 64-kbps-PCM-Signal in 14,57 . . . kbps mittels einer Codeumwandlungsfunktion umzuwandeln, wie sie z. B. durch die restliche angeregte Linearvoraussage (RELP) bereitgestellt wird. Er macht auch Echolöschung und wirkt außerdem als Steuermikroprozessor, indem er z. B. den in dem System verwendeten Synthetisierer über die gewünschte Betriebsfrequenz informiert. Der Basisbandprozessor 22 ist mit einem Startroutinenspeicherchip 28 sowie mit einem seriellen EEPROM 30 verbunden, der ein elektrisch löschbarer nichtflüchtiger Speicher ist, in dem ausgewählte Bits elektrisch gelöscht werden können, ohne andere darin gespeicherte Bits zu löschen. Dieser EEPROM 30 wird dazu verwendet, sowohl um die Teilnehmerkennummer als auch die Netzkennummer (die Basisstation, mit der sie verwendet wird) zu speichern. Außerdem ist der Basisbandprozessor 22 mit einem Höchstgeschwindigkeits- RAM 32 verbunden, in welchem er die darin empfangenen Signale abspeichert. Der RAM 32 beinhaltet auch eine "Cache"- Einrichtung und wird außerdem als Direktzugriffsspeicher für die RELP-Umwandlung, Echoauslöschung und andere Steuerfunktionen verwendet. Der Basisbandprozessor 22 ist auch mit einem Halbgeschwindigkeits-EPROM 34 und einem Höchstgeschwindigkeits- PROM 36 verbunden, welche die RELP- und Echoauslöschungsfunktionen sowie die verschiedenen anderen Funktionen, wie die Steuerfunktion, speichern. Der Basisbandprozessor 22 ist außerdem über einen direkten Speicherzugriff (DMA) 38 mit einem Modemprozessor 40 verbunden.

Der DMA 38 verhindert das Auftreten eines gleichzeitigen Zugriffs des RAM 32 durch den Basisband- und Modemprozessor.

Die DMA-Schnittstelle wird dazu verwendet, Laut- und Steuerdaten zwischen dem Basisband- und Modemprozessor zu übertragen. Der Modemprozessor 40 wirkt als Leiteinrichtung und steuert den Basisbandprozessor 22 über Halteleitungen (nicht gezeigt). Der Modemprozessor 40 ist in der Lage, in den Basisbandprozessor 22 einzugreifen, seinen Betrieb zu stoppen und die Steuerleitungen, Adress- und Datenbusse dazu zu bringen, den Hochimpedanzzustand einer Dreizustandsausgabe anzunehmen. Dies ermöglicht dem Modemprozessor 40, auf den DMA-Speicher des Basisbandprozessors über die DMA-Schnittstelle einzugreifen und zu lesen oder in ihn zu schreiben.

Dies wird durch den Modemprozessor 40 erzielt, der sein XF-Bit durchsetzt, das zu dem Halteingang des Basisbandprozessors geleitet wird. Wenn der Basisbandprozessor diesen Befehl empfängt, beendet er die Ausführung der momentanen Anweisung, stoppt seinen Betrieb, veranlaßt seine Steuerdaten- und Adressbusse den Hochimpedanzzustand einer Dreizustandsausgabe anzunehmen und dann ein Haltbestätigungssignal zurück an den Modemprozessor auszugeben. Unmittelbar nachdem der Modemprozessor den Haltbefehl ausgibt, fährt er mit anderen Aufgaben fort, während er darauf wartet, daß der Basisbandprozessor das Haltbestätigungssignal aussendet. Wenn der Modemprozessor das Haltbestätigungssignal empfängt, übernimmt er die Steuerung der Steuer-, Daten- und Adressbusse des Basisbandprozessors und liest oder schreibt dann in den DMA- RAM 32. Nachdem der Modemprozessor den Zugriff auf den DMA-RAM beendet hat, nimmt er die Halteingabe von dem Basisbandprozessor weg, der dann die Verarbeitung an der Stelle wiederaufnimmt, an der er aufgehört hat. Der Basisbandprozessor ist auch in der Lage, den Modemprozessor auszusperren, indem er sein eigenes XF-Bit hoch setzt.

Dieses Bit wird dann mit dem Halt von dem Modemprozessor aufgetastet und kann die Haltleitung an jeder Stelle überlagern, bevor der Basisbandprozessor in den Haltzustand geht. Der Modemprozessor benutzt 10 Bits des Adressbusses und alle 16 Bits des Datenbusses. Er benutzt auch drei Steuerleitungen: Strobe, R/W und DS.

Entweder kann der Basisbandprozessor 22 oder der Modemprozessor 40, die in jede Richtung wirken, Signale von dem RAM 32 im Einklang mit den oben beschriebenen Signalen erhalten. Die beiden Prozessoren stehen mittels eines Teiles des RAM's 32 miteinander in Verbindung, der beiseite gesetzt ist, um als Cache verwendet zu werden. Der Modemprozessor 40 ist auch mit einem Höchstgeschwindigkeits- PROM 44 verbunden, der das Programm für diesen Prozessor enthält.

Der Modemprozessor 40 sendet im Modulationsbetrieb seine Signale über einen FIFO 46 an einen Interpolator 48, wobei diese Signale eine Abtastgeschwindigkeit von 320 kHz haben. Der Interpolator 48 erhöht diese Abtastgeschwindigkeit effektiv um 5, um sie in ein 1600 Kiloabtastimpuls/Sekunde (1,6 Megaabtastimpuls/Sekunde) umzuwandeln. Dieser Interpolator nähert sich unter Mitwirkung des Kristallfilters (weiter unten beschrieben), das als Integrator wirkt, effektiv einem FIR-Filter mit 5 Zapfmöglichkeiten an. Diese Verwendung von digitaler und analoger Hardware zum Ausführen eines FIR-Filters unterscheidet sich von der klassischen FIR-Ausführung mit gesamtdigitaler Hardware. Die Interpolatorausgabe wird in eine PAL 50 eingespeist.

Die PAL ist als eine Art von Mischer ausgebildet, in dem eine 400-kHz-Rechteckwelle, wie bei 50 angegeben, die von einem Zeitgeber 51 kommt, sowie das 1600-Kiloabtastimpuls/ Sekunde-Signal eingeführt werden. Das 1600-Kiloabtastimpuls/Sekunde- Signal stellt ein 16-Kilozeichen/Sekunde- PSK-Signal mit einem Nullträger und einer gewünschten 20-kHz-Bandbreite dar. Tatsächlich kann die PAL als Frequenzübersetzer betrachtet werden. Die PAL-Schaltung, wenn sie so ausgebildet ist, daß sie eine Zweierkomplementfunktion ausführt, die von einer 400-kHz-Rechteckwelle gesteuert wird, führt tatsächlich eine zeitvervielfachte 90°-Verschiebungsmischung durch und übersetzt wirksam das 20-kHz-breite Basisbandsignal bis auf 400 kHz.

Die Ausgabe der PAL 50 ist ein zeitvervielfachtes, frequenzübersetztes komplexes Signal, das zu dem D/A-Wandler 52 geleitet wird, der das digitale Signal in ein analoges Signal umwandelt. Die Ausgabe des D/A-Wandlers 52 wird einem Mischer 54 zugeführt, in den auch ein Entstör/Austastimpuls 56 von einem Austasterzeugungsmodul 58 eingeführt wird. Glitchenergie ist ein Hauptbeitrag für Rauschen in einem abgetasteten Datensystem. Glitchenergie tritt während den Übergängen von einem Eingabewort zu einem anderen auf. In einem D/A-Wandler kann jedes ankommende Bit, abhängig von seinem Zustand, eine Änderung im Ausgabeanalogpegel hervorrufen. Solche Änderungen, die sich aus verschiedenen Bits ergeben, treten nicht gleichzeitig auf und verursachen daher Störimpulse. Klassische Lösungen dieses Problems sind die Verwendung einer Sample- and-Hold-Schaltung nach dem D/A oder die Verwendung eines entstörenden (de-glitching) D/A's. Beide Möglichkeiten sind jedoch außerordentlich teuer. "Blanking" führt die Ausgabe des Mischers auf einen Zwischenbezugspegel während den Übergangsperioden, typischerweise ungefähr 35 nS vor und 130 nS nach den digitalen Schaltzeiten, zurück, wodurch große Störimpulsspitzen, die in der D/A-Ausgabe auftreten, unterdrückt werden. Obgleich das "Blanking" Harmonische erzeugt, die von der interessierenden Mittenfrequenz entfernt sind, werden durch relativ enges IF-Filtrieren diese Harmonischen im wesentlichen entfernt. Dieses Blanking- Verfahren verringert auch den Abtastrateninhalt in der Ausgabe.

Die Ausgabe des Mischers 54, die bei 60 angegeben ist, wird einem Mischer 62 in einem Aufwärtsumsetzer, der global mit 64 bezeichnet ist, zugeführt. Der Mischer 62 hat eine 20-MHz-Eingabe, die bei 65 angegeben ist und mit einer 20-MHz-Leitung 66 gemeinsam ist. Die Ausgabe des Mischers 62 ist die Summe von 20 MHz von der Eingabe 65 und des 400-kHz-Signals, das von dem Mischer 54 empfangen wird, mit einer sich ergebenden Ausgabe von 20,4 MHz. Diese Ausgabe wird in ein Kristallfilter 68 geführt, das nur diese Summe, die das IF-Signal darstellt, an einen Verstärker 70 durchläßt.

Ein Synthetisierer ist bei 72 gezeigt. In diesem Synthetisierer 72 ist ein Synthetisiermodul, der eine Ausgabe L 01 bereitstellt. In dem Synthetisiermodul leitet auch eine zweite Schaltung eine zweite Ausgabe L 02 ab, wobei die Ausgabe von L 02 die Ausgabe von L 01 auf einer Frequenz von 5 MHz unter der Frequenz von L 01 verfolgt. Der Synthetisierer nutzt als Bezug den 80-MHz-VCXO. Die Ausgabe L 01 wird über die Leitung 74 einem Mischer 76 zugeführt, der auch die IF-Ausgabe von dem Verstärker 70 empfängt. Da das IF-Signal einen Wert von 20,4 MHz hat, wenn z. B. eine Frequenz von 455,5 MHz an der Ausgabe des Mischers 76 erwünscht ist, wird der Synthetisierer betrieben, um eine Frequenz von 435,1 MHz zu erzeugen, die, wenn sie zu den 20,4 MHz addiert wird, die gewünschte Frequenz von 455,5 MHz ergibt. Diese Ausgabe wird dann durch einen Verstärker 80 mit variabler Verstärkung verstärkt. Der Basisbandprozessor 22 sendet auf der Basis der Entschlüsselung von bestimmten Signalen von der Basisstation ein Verstärkungssteuersignal auf der Leitung 81 über einen D/A-Wandler 82 an den Verstärker 80 mit variabler Verstärkung. Der Verstärker 80 mit variabler Verstärkung hat eine begrenzte Bandbreite und leitet daher die unerwünschte Differenzfrequenz, die auch von dem Mischer 76 erzeugt wird, nicht weiter. Die Ausgabe des Verstärkers 80 wird dann über die Leitung 83 an einen Leistungsverstärker 84 weitergeleitet, der die endgültige Verstärkung durchführt, bevor das RF-Signal über ein Relais 86 an eine Antenne 88 geht.

Die Einheit benutzt ein System, bei dem sich ein Rahmen alle 45 Millisekunden wiederholt. Bei diesem System sendet die Einheit während eines Teiles der zweiten Hälfte eines jeden Rahmens und empfängt während eines Teiles der ersten Hälfte des Rahmens. Eine Ausführungsform kann so sein, daß beide Teile der Hälfte die gleiche Länge haben (obwohl sie nicht unbedingt gleich sind). Eine andere Ausführungsform (16-är) kann so sein, daß vier gleiche Längenteile dem Teilnehmer während eines ganzen Rahmens zur Verfügung stehen. Jeder der vier Teile kann als Schlitz bezeichnet werden. Jeder Schlitz enthält, als Teil seiner Anfangsdaten, ein eindeutiges Wort, das von der Einheit verwendet wird, um die Zeitabstimmung für den Empfang der restlichen Daten in dem Schlitz herzustellen. Dem ersten Schlitz von den vier Schlitzen geht ein AM-Loch voraus, das dazu verwendet wird, einen Schlitz zu bestimmen, der von der Basisstation als erster Schlitz willkürlich bezeichnet wurde. Das AM- Loch und das eindeutige Wort sind Teile des ankommenden Signals von der Basisstation. Die Dauer des AM-Loches wird zum Bestimmen verwendet, ob ein spezieller RF-Kanal ein Steuerkanal oder ein Sprachkanal ist.

Ein Datensignal wird von der durchschnittlichen Größe des bei 116 dargestellten Signals abgeleitet. Ein zu der durchschnittlichen Größe proportionaler Schwellenwert wird mit den nichtdurchschnittlichen Größen verglichen. Wenn der Schwellenwert von der nichtdurchschnittlichen Größe während eines vorbestimmten Zeitabschnitts nicht übertroffen wird, wird angenommen, daß ein AM-Loch festgestellt wurde. Der Modemprozessor 40 speichert den Zeitpunkt, in welchem das AM-Loch festgestellt wurde, um im RAM 32 aufzutreten. Auf der Basis von a) Modulationsbetriebsart (4-är oder 16-är), b) des Zeitpunkts, in dem ein AM-Loch auftrat, wie im RAM 32 abgespeichert, und c) des Zeitpunkts, in welchem ein eindeutiges Wort empfangen wurde, wie es getrennt von dem Basisbandprozessor festgestellt wurde, erzeugt der Basisbandprozessor Auslösesignale, die anzeigen, wenn die Einheit in der Sendebetriebsart oder einer Empfangsbetriebsart sein soll. Solche Auslösesignale sind über die Leitung 90 mit einem Rahmenzeiteinteilungsmodul 91 verbunden.

Der Rahmenzeiteinteilungsmodul 91 wandelt die Auslösesignale in zwei Serien von Impulsen um. Eine Serie von Impulsen wird über die Leitung 92 geführt, um den Leistungsverstärker 84 einzuschalten und das Relais 86 zu betätigen, um den Ausgang des Verstärkers 84 mit der Antenne 88 zu verbinden. Während der Dauer des Impulses auf der Leitung 92 wird die Einheit als in der Sendebetriebsart befindlich bezeichnet. Wenn das Relais 86 nicht betätigt ist, ist es so ausgebildet, daß es die Antenne 88 mit der Eingabe des Vorverstärkers 94 verbindet.

Die andere Serie von Impulsen von dem Rahmenzeiteinteilungsmodul 91 wird über die Leitung 93 zu einem Vorverstärker 94 geführt, um diesen Vorverstärker einzuschalten. Die Einheit wird als in der Empfangsbetriebsart befindlich während dieser Impulsserie bezeichnet. Der Vorverstärker 94 gibt empfangene Signale an einen Mischer 96 weiter, der auch die Ausgabe L 02 von dem Synthetisierer 72 über die Leitung 98 empfängt. Die Ausgabe des Mischers 96 wird einem Kristallfilter 100 zugeführt, dessen Ausgang wieder einem IF-Verstärker 102 zugeführt wird.

Der Modemprozessor 40 gibt über die Leitung 89 das vorgenannte Datensignal, das von der durchschnittlichen Größe des bei 116 dargestellten Signals abgeleitet wird, an einen D/A-Wandler 104 weiter, der ein analoges AGC-Spannungssignal erzeugt, das über die Leitung 106 zu dem Verstärker 102 geht, wodurch diesem Verstärker angezeigt wird, welche Verstärkung erforderlich ist, um so auszugleichen, daß das IF-Signal immer auf derselben Amplitude ist. Dieser Verstärker empfängt auch die Ausgabe von dem Kristallfilter 100. Die Ausgabe von dem Verstärker 102 geht zu einem Mischer 108, auf den auch eine Eingabe von 20 kHz von der Leitung 109 aufgebracht wird, um ein resultierendes 400-MHz-Signal zu erzeugen. Dieses 400-kHz-Signal wird dann an einen A/D-Modul weitergegeben, der aus Abtast- und Halteschaltungen 110 (sample and hold circuits), einem A/D-Wandler 112 und einem FIFO 114 besteht.

Die Ausgabe des A/D-Umwandlungsmoduls beträgt 64 Kiloabtastsignale/ Sekunde und diese Ausgabe wird über die Leitung 116 in den Modemprozessor 40 eingeführt. Der Modemprozessor 40 demoduliert dieses Signal und leitet die demodulierten Daten in den Cache-Teil des RAM's 32 weiter, auf den der Basisbandprozessor 22 zugreift, in welchem die RELP-Umwandlung stattfindet. Die resultierende Ausgabe hat 64 kbps PCM auf einer fortlaufenden seriellen Basis. Diese Ausgabe wird dem Codec zugeführt, der sie in ein Analogsignal umwandelt, das dann der SLIC zugeführt wird, die es dem Telefonapparat zuführt, oder es können die 16 kbps von dem Cache als Alternative in ein digitales Signal decodiert werden, das dann zu dem UART 26 geführt wird.

Im Lernbetrieb ist eine Rückschleife bei 118 zwischen zwei Relais 120 und 122 vorgesehen. Diese Rückschleife, die besser auf der IF-Seite als auf der RF-Seite ist, vermindert die Anzahl der erforderlichen Elemente. Die Lernbetriebsart ist diejenige, in welcher ein bekanntes Signal von dem Modemprozessor über den Rest der Senderelemente, die auf den IF-Verstärker 70 eingestellt sind, ausgesendet wird. Dadurch, daß die Relais 120 und 122 betrieben werden, ist die Ausgabe des Verstärkers 70 mit der Eingabe des Kristallfilters 100 verbunden.

Außerdem geht eine Ausgabe des Basisbandprozessors 22 über die Leitung 90 zu dem Rahmenzeiteinteilungsmodul 91 und ruft einen Impuls auf der Leitung 93 hervor, um den Verstärker 94 während des Lernbetriebs vollständig auszuschalten. Ferner erzeugt der Rahmenzeiteinteilungsmodul 91 während des Lernbetriebs einen weiteren Impuls auf der Leitung 92, der den Verstärker 84 vollständig ausschaltet. Das von dem Modulator erzeugte bekannte Signal wird mit dem zu dem Demodulator zurückgeführten tatsächlichen Signal verglichen. Ein Unterprogramm wird dann aufgestellt, um Veränderungen infolge von verschiedenen Faktoren wie Temperaturschwankungen, Komponentenwerte usw. auszugleichen. Die Korrekturkonstanten werden in dem RAM 32 abgespeichert. Das Modem wendet die gespeicherten Korrekturwerte auf die empfangenen Signale an. Der Lernbetrieb findet in den Pausen zwischen dem Betrieb des Systems statt.

Der Synthetisiermodul 72 enthält einen 80-MHz-Oszillator (VCXO), der von dem empfangenen Signal abgeleitet wird. Das von dem Oszillator erzeugte 80-MHz-Signal geht durch die Leitung 124 zu einer Teil-durch-4-Schaltung 126, deren Ausgabe zu den Mischern 62 und 108 geht. Diese Ausgabe geht auch zu den beiden Prozessoren, um Taktimpulse (Rechteckwellen) zu liefern. Außerdem geht sie durch die Leitung 124 zu einer Teil-durch-5-Schaltung 130 und dann zu dem Zeiteinteilungsmodul 51. Der Modemprozessor bestimmt jegliche Frequenzdifferenz zwischen der Mittenfrequenz des Eingangssignals und einem in einer Zahl enthaltenen Faktor der Taktfrequenz.

Jede sich ergebene Differenz wird von dem Modemprozessor über die Leitung 132 an einem D/A-Wandler 134 angelegt. Die Ausgabe des D/A-Wandlers 134 wird über die Leitung 136 und der ADJ-Eingabe 138 an dem VCXO (unten beschrieben) in einer Weise angelegt, daß seine Frequenz in der zum Verringern der vorausgehenden resultierenden Differenz erforderlichen Richtung geändert wird. Ein Sperrverlustdetektorsignal wird über die Leitung 140 an dem Basisbandprozessor 22 angelegt, um anzuzeigen, wann ein Synchronisationsverlust in dem Synthetisierer entsteht.

Der Modemprozessor 40, wie er in Fig. 2 gezeigt ist, umfaßt einen DPSK-Wandler 150, in den Daten über die Leitung 152 geführt werden. Die Daten werden dann mit einer 16-kHz- Zeichen/Sekunde-Geschwindigkeit zu einem FIR-Filter 154 geführt. Die Ausgabe des FIR-Filters 154, die bei 156 angegeben ist, besteht aus asynchronen Daten, die aus 10 komplexen Abtastsignalen/Symbol, zeitvervielfachten IQ-Paaren bestehen. Diese Ausgabe wird zu dem FIFO 46, der oben beschrieben ist, geführt, wo eine Umwandlung von asynchron zu synchron stattfindet. Die Ausgabe der FIFO's 46, die in der Form von 160 000 Paaren von Datenwörtern/Sekunde ist, wird in den Interpolator 48, der oben beschrieben ist, geführt, der die IQ-Paare demultiplext und die IQ- Abtastsignale mit einer 1,6-MHz-Rate wiedermultiplext.

In einem 16-ären Modulationsschema wird die binäre Eingabesequenz in 4-Bit-Zeichen aufgestellt. Bei der 16-ären PSK bestimmen die 4-Bit-Zeichen die Phase des Trägers während der gegebenen Zeichenperiode. Die Aufgabe der Umwandlung der binären Eingabe in die PSK-Wellenform wird von dem Modulator durchgeführt.

Fig. 3 zeigt wie eine Sequenz von Abtastsignalen (S), die bei 160 gezeigt sind, in eine Sequenz von sich in Phase (I) befindlichen und um 90° verschobenen (Q) Abtastsignalen in dem DPSK-Umwandler 150 des Modemprozessors 40 umgewandelt wird. Die Zeichen werden zuerst umgekehrt Gray-verschlüsselt, wie bei 162 gezeigt. Dies wird gemacht, um die Anzahl der Bitfehler zu verringern, die infolge der wahrscheinlichsten unrichtigen Zeichenentscheidungen in dem Demodulator entstehen.

Die Ausgabe des Umkehr-Gray-Codierers 162 wird einem Phasenquantisierer 164 zugeführt, der den absoluten Phasenwert R feststellt, der durch das momentane Zeichen eingeführt wird. Dieser Phasenwert wird dann einem Differentialcodierer 166 zugeführt, welcher den absoluten Phasenwert R ′ berechnet. R ′ stellt die Modulo-16-Summe der momentanen Differenzphase R dar, und die vorausgehende Phase ist R ′.

R ′ = (R + R- _/ ′) MOD 16

Die Modulo-16-Addition entspricht der Modulo-360-Addition, die beim Addieren von Winkeln durchgeführt wird.

Die differentielle Phase R ′ wird Cosinus- und SinusNachschlagtabellen zugeführt, um die I- und Q-Komponenten des momentanen Zeichens zu berechnen.

Die I- und Q-Abtastsignale werden in das 6 Zapfstellen aufweisende FIR-Filter 154 zugeführt, das besonders in Fig. 4 gezeigt ist. Die Funktion des FIR-Filters besteht darin, eine übertastete PSK-Wellenform aus den I- und Q-Abtastsignalen zu schaffen. Die Q-Abtastsignale werden in eine Anordnung von zehn 6 Zapfstellen aufweisende FIR- Filter geführt, die mit "h, _j " (j = 1 bis 10) bezeichnet sind. Auf ähnliche Weise werden die I-Abtastsignale in eine Reihe von 10 Filtern geführt, die mit "h _Qj " bezeichnet sind. Die Ausgaben dieser 20 Filter werden zeitteilungs- gemultiplext, wie auf einem einzigen parallelen Bus dargestellt, der mit einer Abtastgeschwindigkeit läuft, die zehnmal die Abtastgeschwindigkeit der I-, Q-Paare am Eingang des Filters ist.

Der Interpolator 48, der speziell in Fig. 5 gezeigt ist, umfaßt eine Eingabe 180 und ein Relais 182, das mit der PAL 50 durch eine Leitung 183 verbunden ist, wobei das Relais 182 zwischen der Eingabe 180 und einer Leitung 184 bewegbar ist. In die Leitung 183 ist wahlweise eine Multiplizierschaltung 185 einschaltbar, die dazu verwendet werden kann, die Eingaben von der Leitung 183 sowie eine wahlweise Eingabe 187, die von dem Modemprozessor oder von irgendeinem gewünschten Hilfsspeicher zugeführt wird, zu multiplizieren. Das Relais 182 ist mit der PAL 50 durch die Leitung 183 verbunden, und die Leitung 184 führt von dem I-Speicher 186 weg, der eine Eingabe 188 von dem Q- Speicher 190 hat. Eine 1,6-MHz-Eingabe wird für beide I/Q-Speicher und Q/I-Speicher, wie bei 192 bzw. 194 angegeben, bereitgestellt. Der Interpolator demultiplext die gemultiplexten I-,Q-Abtastsignale mit einer 160-kHz-Geschwindigkeit und tastet und multiplext dann wieder mit einer 800-kHz-Geschwindigkeit.

Der Synthetisierer 72, der funktionell oben beschrieben wurde, ist in Fig. 6 dargestellt, die einen 80-MHz-VCXO- Modul 200 zeigt, der ein Signal von dem ADJ-Eingang 138 erhält. Dieser Eingang steuert die exakte Frequenz des VCXO-Moduls. Der Ausgang des VCXO-Moduls ist über die Leitung 202 mit dem Synthetisierer 204 verbunden. Dieser Synthetisierer 204 ist in der Lage, Frequenzen zwischen 438,625 und 439,65 MHz in geeigneter Synchronisation mit den Signalen über die Leitung 202 zu synthetisieren. Die spezielle Frequenz wird durch ein Eingabesignal über die Leitung 128 (auch in Fig. 1 gezeigt) ausgewählt.

Die Ausgabe des Synthetisierers 204 wird über die Leitung 206 und das Filter 208 geführt, um L 01 zu werden. Die Ausgabe des Synthetisierers 204 wird auch über die Leitung 210 zu einem Synchronübersetzer 212 geführt. Die Ausgabe des VCXO's 200 wird über die Leitung 214 zu einem Teil-durch- 16-Modul 216 geführt, deren 5-MHz-Ausgabe über die Leitung 218 zu dem Synchronübersetzermodul 212 geführt wird. Die Ausgabe auf der Leitung 214 ist auch mit einer Bezugsausgabe 221 verbunden.

Der Modul 212 zieht die 5-MHz-Eingabe von der Leitung 218 von der Frequenz auf der Leitung 210 ab, wobei er eine Differenzfrequenz erzeugt, die über das Filter 220 geführt wird, um L 02 zu werden. Auf diese Weise schwanken die als L 02 in Erscheinung tretenden Frequenzen zwischen 433,625 und 434,65 MHz, wodurch die Frequenz L 02 immer 5 MHz unter der Frequenz L 01 ist.

Außerdem werden die Ausgabe des Synthetisierers 204 über die Leitung 222 und die Ausgabe des Synchronübersetzers 212 über die Leitung 224 in einem Synchronisationsdetektor 226 auf eine solche Weise miteinander kombiniert, daß, wenn entweder die Frequenz auf der Leitung 206 nicht synchron mit der Frequenz auf der Leitung 202 ist oder die Frequenzausgabe des Synchronübersetzers 212 nicht synchron mit der Kombination der Frequenz auf der Leitung 206 und der Ausgabefrequenz des Teil-durch-16-Moduls 216 ist, dann ein Synchronisationsverlustsignal (Sperrverlust) auf der Leitung 140 (auch in Fig. 1 gezeigt) ausgesendet wird.

Die spezielle Kombination eines Synthetisierers 204 zusammen mit dem Teil-durch-16-Modul 216 und dem Synchronübersetzer 212 schafft dieselbe Funktion wie die beiden getrennten zuvor verwendeten Synthetisierer, aber mit weniger Teilen, größerer Stabilität, größeren Toleranzen usw.

Fig. 7 zeigt eine bevorzugte Schaltung, um die Kundenschnittstelle zu testen. Hierzu erzeugt der Modemprozessor 22, der in Fig. 1 gezeigt ist, digital eine 1-kHz- Sinuswelle, die zu dem Codec 20 (in Fig. 1 gezeigt) geführt wird, der sie in eine analoge Sinuswelle umwandelt, die selbst wieder über die Gabelfunktion der SLIC 14 zu dem Leitungspaar 12 geführt wird. Ein Relais K (nicht in Fig. 1 gezeigt) wird unmittelbar neben dem Verbindungsglied 10 eingeführt, so daß es das Verbindungsglied von der Schaltung abtrennen kann. Jedes reflektierte Signal von dem unbegrenzten Leitungspaar 12 an dem offenen Relais K wird über die Gabelfunktion der SLIC zurückgeführt und in ein digitales Signal durch den Codec 20 umgewandelt. Dieses digitale Signal wird zu dem Basisbandprozessor 22 geführt, der das reflektierte Signal mit dem ursprünglichen Signal vergleicht und bestimmt, ob irgendwelche unerwünschten Impedanzen oder Verbindungen, z. B. Erdungen, in dem Leitungspaar 12 vorhanden sind.

Fig. 8 zeigt den Demodulatorteil des Modemprozessors 40 und zeigt die 400-kHz-Ausgabe des Mischers 108 (in Fig. 1 gezeigt), die an der hoch präzisen Abtast- und Halteschaltung 110 angelegt ist, die eine Öffnungsunsicherheit von 25 Nanosekunden oder weniger hat und deren Ausgang zu dem A/D-Wandler 112 geführt wird. Die Ausgabe des A/D-Wandlers 112 wird über die Leitung 116 zu dem Modemprozessor (alles wie in Fig. 1 gezeigt) geführt. Die Eingabe auf Leitung 116 umfaßt zeitvervielfachte I- und Q-Abtastsignale (die eine geringe Vektorproduktzerrung haben können) in Form von zwei komplexen Abtastsignalpaaren/Zeichen. Die zeitvervielfachten I- und Q-Abtastsignale werden dem Demultiplexer 298 zugeführt, wo sie demultiplext werden. Die demultiplexten I- und Q-Abtastsignale werden einem Ausgleichermodul 300 zugeführt, dessen Ziele sind, folgendes zu verringern: a) Fehlerenergie des empfangenen Datenstromes, b) modifizierte Fehlerenergie des Datenstromes, der um 0,05 T (T ist ein 1/16000 einer Sekunde) verzögert ist, c) modifizierte Fehlerenergie des Datenstromes, der um 0,05 T vorgerückt ist, d) Energie des Datenstromes von dem angrenzenden oberen Kanal (gewünschte Empfangsfrequenz plus 25 kHz) und e) Energie von dem Datenstrom des benachbarten unteren Kanals (gewünschte Empfangsfrequenz minus 25 kHz).

Der Ausgleicher (equalizer) ist ein komplexes FIR-Filter mit 28 Zapfstellen, wobei die Filtergewichte durch Verringern der obigen 5 Ziele bestimmt sind. Zu diesem Zweck werden fünf Lernsignale von dem Modulator erzeugt. Diese sind die folgenden: a) ein Signal mit der gewünschten Frequenz, wobei die Empfänger- und Sendertakte synchronisiert werden, b) dasselbe Signal wie bei a), wobei aber der Empfängertakt bezüglich des Sendertaktes um 0,05 T vorgerückt ist, c) dasselbe Signal wie b), außer daß es um 0,05 T verzögert ist, d) dasselbe Signal wie bei a), wobei aber die Trägerfrequenz um 25 kHz erhöht ist, und e) dasselbe Signal wie d), außer daß die Trägerfrequenz um 25 kHz vermindert ist. In den Fällen d) und e) verschiebt der Modemprozessor die Sende-FIR-Filterkoeffizienten um 25 kHz, um das Lernsignal mit einer 25 kHz-Abweichung zu erzeugen.

Durch Vergleichen der tatsächlichen Eingaben während der Darstellung eines jeden der fünf Lernsignale mit einer Gruppe von gewünschten Ausgaben wird eine Gruppe von Gewichtungskoeffizienten erhalten, die, wenn sie auf den Ausgleicher angewendet werden, die vorgenannten Ziele erfüllen. Diese Gewichtungskoeffizienten werden in dem RAM 32 gespeichert.

Die ausgeglichenen oder entzerrten I- und Q-Abtastsignale werden in einen Modul 302 geführt, der eine Ausgabe erzeugt, welcher der Arcustangens des Verhältnisses der entzerrten Q- und I-Abtastsignale ist. Diese Ausgabe, die bei 304 gezeigt ist, stellt die Phase des empfangenen Signals dar.

Die entzerrten I- und Q-Abtastsignale werden auch gleichzeitig zu einem Grobfrequenzmodul 306 geführt, der ausführlicher in Fig. 9 gezeigt ist. Die I- und Q-Abtastsignale werden summiert, um ein unteres Seitenband 308 (wie in Fig. 9 gezeigt) zu produzieren, und gleichzeitig wird die Differenz zwischen den I- und Q-Abtastsignalen erzeugt, um ein oberes Seitenband 310 zu erzeugen. Eine Größenberechnung wird dann auf dem oberen und unteren Seitenband, wie bei 312 und 314 angegeben, durchgeführt. Die Differenzoperation zwischen den Größen findet bei 316 statt. Die bei 318 angegebene Differenz stellt einen Frequenzfehler dar.

Wie in Fig. 8 gezeigt ist, wird die Ausgabe 304 des Arcustangensmoduls 302 zu dem AFC- und Zeichenzeitverfolgungsmodul 320 (das in Fig. 10 näher gezeigt ist) geführt. Der Phasenkorrekturwert, der bei 322 in Fig. 10 gezeigt ist, wird von der festgestellten Phase 304 abgezogen, wodurch sich die korrigierte Phase ergibt, die auf der Leitung 324 angegeben ist. Die korrigierte Phase 324 wird in einen Zeichendetektor 326 geführt, der die momentanen Zeichen in bezug auf Phasenwert ermittelt und die Phase auf das nächste 22,5-Grad-Inkrement quantisiert. Die quantisierte Phase, die bei 328 angezeigt ist, wird von der korrigierten Phase 324 bei 330 abgezogen. Dies führt zu dem Phasenfehlersignal, das bei 332 angegeben ist. Dieses Fehlersignal 332 wird in ein Schleifenfilter zweiter Ordnung geführt, das global bei 334 angezeigt ist, und den auf der Leitung 336 angegebenen Phasenkorrekturwert sowie das bei 338 gezeigte Frequenzkorrektursignal berechnet. Dieses Frequenzkorrektursignal wird an dem VCXO über die Leitung 132, die in Fig. 1 gezeigt ist, angelegt.

Das Fehlersignal 332 wird über die Leitung 340 zu einem Zeichenzeiteinteilungsverfolgungsmodul 342 geführt, der auch die Ausgabe des Zeichendetektormoduls 326 über die Leitung 344 empfängt. Der Zeichenzeiteinteilungsverfolgungsmodul 342 enthält einen Algorithmus, der die Phase über eine Anzahl von vorbestimmten Zeichen verfolgt, wobei er auf die Anfangsphase des ersten Zeichens und die Phase des letzten Zeichens schaut und dann die Neigung bestimmt. Er versucht aus der Phasen-gegen-Zeitfunktion zu bestimmen, wo die Nulldurchgänge, die tatsächlich auftreten, sind und vergleicht sie mit denen, wo sie hätten sein sollen, wobei eine Zeiteinstellung berechnet wird, die den Unterschied berichtigt. Der Zeichentakt wird zu Beginn des nächsten Schlitzes eingestellt. Der Zeichenzeiteinteilungsverfolgungsmodul 342 liefert eine Ausgabe 346, die an dem Zeiteinteilungsmodul 51 (in Fig. 1 gezeigt) angelegt wird.

Das Frequenzkorrektursignal 338 von dem AFC und Zeichenzeiteinteilungsmodul 320 wird an einem Gewichtungsmodul 348 (wie in Fig. 8 gezeigt) angelegt, wo es gewichtet oder bewertet wird. Der Ausgang 350 des Moduls 348 wird in einen Summiermodul 352 geführt, wo das Signal 350 mit dem Ausgang 318 des Moduls 306 summiert wird, um eine Ausgabe 354 zu liefern, die dem D/A-Wandler 134 zugeführt wird. Der Ausgang des D/A-Wandlers ist in Fig. 1 gezeigt, wie er an dem Synthetisierer 138 angelegt wird.

Obgleich die oben beschriebene Erfindung vier verschiedene separate Elemente liefert, ist es möglich, die Funktionen von vielen dieser Elemente wie z. B. den Höchstgeschwindigkeits- PROM 44, den FIFO 46, den Interpolator 48 und die PAL 50 in einen Modemprozessor von ausreichend großer Kapazität einzuschließen. Dies kann auch zutreffen für solche Elemente wie die Rahmenzeiteinteilung 91, die Austasterzeugung 58, die Zeiteinteilungseinrichtung 51, die Teil-durch-4-Einrichtung, die Teil-durch-5-Einrichtung und einige oder alle des Synthetisierers 72. Außerdem können der Basisbandprozessor und der Modemprozessor auch in eine einfache Einheit vereinigt werden, die auch den Codec und den UART enthalten können.

Zusammenfassend ist damit festzustellen, daß die digitale drahtlose Teilnehmertelefoneinheit zur drahtlosen Verbindung mit einer Basisstation einen Basisbandprozessor 22 hat, der mit einer Speichereinrichtung 28, 30, 32, 34, 36 für die Basisbandfunktionen verbunden ist. Der Basisbandprozessor 22 ist im direkten Zugriff mit einem Modemprozessor 40 verbunden, so daß die beiden Prozessoren miteinander in Verbindung treten können. Der Modemprozessor 40 wirkt im allgemeinen als Haupteinrichtung in dem System, obgleich Aussperrmittel in bestimmten Umständen verwendet werden können. Das Signal von dem Modemprozessor 40 wird in ein Analogsignal umgewandelt, das entstört wird, und das entstörte Signal wird dann aufwärts umgewandelt und gefiltert, um ein IF-Signal zu bilden, das danach verstärkt wird. Das verstärkte IF-Signal wird mit einem Signal kombiniert, das von einem Synthetisierer 72 erzeugt wird, um ein RF-Signal zu schaffen. Auf der Basis bestimmter Signale, die von der Basisstation empfangen werden, erzeugt der Basisbandprozessor 22 Auslösesignale, die bestimmen, ob die Teilnehmereinheit sich in der Sendebetriebsart oder der Empfangsbetriebsart befindet. In den Pausen zwischen der Betätigung des Systems wird eine Lernbetriebsart verwendet, wobei ein bekanntes Signal von dem Modemprozessor 22 mit dem zurückgeführten Signal verglichen wird, um Korrekturkonstanten zu erzeugen, die unerwünschte Schwankungen in der IF ausgleichen, wobei diese Konstanten zum Gebrauch beim Korrigieren von tatsächlich empfangenen Signalen gespeichert werden. Während der Demodulation werden die modulierten digitalen Signale dem Modemprozessor 22 in Form von zeitvervielfachten I- und Q-Abtastsignalen zugeführt und dann demultiplext. Die demultiplexten I- und Q-Abtastsignale werden einem Entzerrer 300 und einer Frequenzkorrekturschaltung zur Verringerung von Fehlern und zur Erzeugung von einem Frequenzkorrektursignal zugeführt, das dazu verwendet wird, jegliche Fehler in der Zeiteinteilung des Systems und in der Ausgabe des Synthetisierers 72 zu korrigieren.

Claims (24)

1. Teilnehmereinheit für ein drahtloses digitales Telefonsystem, gekennzeichnet durch
eine Einrichtung zum wahlweisen Herstellen einer Sende- oder Empfangsbetriebsart für die Einheit,
einen Basisbandprozessor zum Empfangen eines Eingangssignals von einer Eingabequelle, das einen digitalisierten Bitstrom darstellt, in welchem jede gegebene Anzahl von aufeinanderfolgenden Bits ein Zeichen bildet, Umschlüsseln des Eingangssignals in Übereinstimmung mit einem vorbestimmten Code und Wirken als Funktionssteuereinrichtung für die Einheit,
eine mit dem Basisbandprozessor verbundene Speichereinrichtung zum Speichern von Informationen, die Funktionen zugeordnet sind, die von dem Basisbandprozessor gesteuert werden, und von ihr zugeführten Informationen,
eine Steuereinrichtung, die mit dem Basisbandprozessor so verbunden ist, daß sie auf den Basisbandprozessor zugreifen und Informationen erhalten kann, die in der Speichereinrichtung gespeichert sind und dem Basisbandprozessor zur Verfügung stehen, wobei die Steuereinrichtung eine dafür bestimmte Programmiereinrichtung, eine Interpolatoreinrichtung zum Erhöhen der Abtastgeschwindigkeit des umgeschlüsselten Signals und eine Frequenzübersetzereinrichtung zum Durchführen einer zeitvervielfachten 90°-Verschiebungsmischung und Übersetzen des gesamten Frequenzspektrums der Ausgabe der Interpolatoreinrichtung in ein zweites Frequenzspektrum, um ein zeitvervielfachtes digitales Signal zu liefern, aufweist,
einen Digital-Analog-Wandler zum Empfangen des zeitvervielfachten digitalen Signals von der Frequenzübersetzereinrichtung und zum Umwandeln von ihm in ein analoges Signal,
eine Entstöreinrichtung zum Entfernen von Glitch-Energie von dem Analogsignal und
eine Einrichtung zum Umwandeln des Analogsignals in ein verstärktes IF-Signal.

2. Teilnehmereinheit nach Anspruch 1, dadurch gekennzeichnet, daß das verstärkte IF-Signal von der Steuereinrichtung in ein Signal mit einer vorbestimmten zugeordneten Frequenz umwandelbar ist und daß eine Verstärkereinrichtung zum Verstärken des Signals mit vorbestimmter zugeordneter Frequenz vorgesehen ist, um ein RF-Signal zu liefern.

3. Teilnehmereinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Demodulatoreinrichtung mit der Steuereinrichtung verbunden ist, um ein zweites IF-Signal zurück in einen Bitstrom zu verwandeln.

4. Teilnehmereinheit nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß derjenige Teil der Steuereinrichtung, der dafür ausgebildet ist, das IF-Signal in das Signal mit vorbestimmter zugeordneter Frequenz umzuwandeln, einen Frequenzsynthetisierer aufweist, der ein Paar von Ausgaben hat, von denen eine erste Ausgabe um eine vorbestimmte Frequenz gegenüber der zweiten Ausgabe verschoben ist, wobei die erste Ausgabe so wirkt, daß sie eine Frequenz erzeugt, die bei Kombination mit der Frequenz des IF-Signals ein Signal mit einer vorbestimmten gewünschten Frequenz liefert und wobei die zweite Ausgabe mit einem empfangenen Signal kombiniert wird, um ein Signal zu erzeugen, das dieselbe Frequenz wie das IF-Signal hat.

5. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Basisbandprozessor zur Echoauslöschung ausgebildet ist.

6. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinrichtung einen Modemprozessor beinhaltet, der mit dem Basisbandprozessor über einen direkten Speicherzugang in Verbindung steht, der einen gleichzeitigen Zugang zu dem Basisbandprozessor und dem Modemprozessor verhindert, wobei der Modemprozessor so wirkt, daß er den Basisbandprozessor steuert.

7. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinrichtung den Modemprozessor wahlweise von seiner Steuerung des Basisbandprozessors ausschließen kann.

8. Teilnehmereinheit nach Anspruch 1, dadurch gekennzeichnet, daß eine Abschalteinrichtung zum wahlweisen Abschalten der Eingabequelle von dem Basisbandprozessor vorgesehen ist, wobei die Abschalteinrichtung mit einer Umwandlungseinrichtung verbunden ist, die dafür ausgebildet ist, ein ursprüngliches digitales Signal von der Steuereinrichtung zu empfangen und es in ein Analogsignal umzuwandeln, das ein reflektiertes Signal bildet, das in ein reflektiertes digitales Signal von der Umwandlungseinrichtung umwandelbar ist, wobei der Basisbandprozessor dafür ausgebildet ist, das reflektierte digitale Signal mit dem ursprünglichen digitalen Signal zu vergleichen, um das Vorhandensein von irgendwelchen unerwünschten Impedanzen oder Verbindungen in der Eingabeschaltung festzustellen.

9. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Wahleinrichtung mit der Steuereinrichtung verbunden ist, um festzustellen, ob ein spezieller Kanal ein Steuerkanal oder ein Sprachkanal ist.

10. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Lernbetriebsart mittels einer Rückschleife zwischen der Einrichtung zum Umwandeln des analogen Signals in ein verstärktes IF-Signal und der Steuereinrichtung über eine Filtereinrichtung hergestellt wird, wobei die Rückschleife betreibbar ist, um Korrekturkonstanten zu erzeugen, die in der Speichereinrichtung speicherbar sind.

11. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Modemprozessor, der einen DPSK-Wandler, der mit einem Filter verbunden ist, aufweist, wobei der Wandler eine digitale Biteingabe hat, und eine Umkehr-Gray-Codierfunktion aufweist, deren Ausgabe an einem Phasenquantisierer angelegt wird, um den absoluten Wert des momentanen Zeichens zu bestimmen, wobei der Quantisierer mit einem Differentialcodierer zum Liefern eines differentiell codierten Phasenwertes verbunden ist, der die Modulo-Summe der momentanen Differentialphase und der vorhergehenden absoluten Phase darstellt, wobei die Modulo-Summe berechenbar ist, um die I- und Q-Komponenten des momentanen Zeichens zu bilden, und wobei das Filter dafür ausgebildet ist, eine übertastete PSK-Wellenform aus den I- und Q-Komponenten zu bilden, die ein zeitgeteiltes, gemultiplextes Signal bilden.

12. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein Entstörsystem zum Entfernen von Glitch-Spitzen, die während den Übergangsperioden von digitalen Signalen zu analogen Signalen auftreten, wobei das Entstörsystem eine Einrichtung zum Mischen eines Austastsignals von einem Zeiteinteilungssystem mit dem Analogsignal während den Übergangsperioden aufweist, wodurch die Ausgabe zu einem Zwischenbezugspegel zurückgeführt wird.

13. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Interpolator zum Verändern der Abtastgeschwindigkeit eines digitalen Signals, das I- und Q-Komponenten bei einer Anfangsfrequenz hat, wobei der Interpolator eine Eingabe für das Signal, einen Speicher für die I/Q-Komponente, der in Reihe mit einem Speicher für die Q/I-Komponente verbunden ist, und eine Einrichtung zum Anlegen einer Eingabe mit einer vorbestimmten Frequenz an die beiden Speicher aufweist, wobei die mehrfachen IQ-Abtastsignale auf ihren Anfangsfrequenzen demultiplext und dann auf der vorbestimmten Frequenz wieder abgetastet und wieder gemultiplext werden.

14. Teilnehmereinheit nach Anspruch 13, dadurch gekennzeichnet, daß eine Einrichtung zum Gewichten der resultierenden I- und Q-Abtastsignale durch Filterkoeffizienten, ein Digital/Analog-Wandler zum Umwandeln der wieder gemultiplexten I- und Q-Abtastsignale in Analogsignale und eine Einrichtung zum Integrieren der Analogsignale vorgesehen sind.

15. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Wahleinrichtung den Typ des Kanals in einem ankommenden Signal und die Betriebsart der Einheit feststellt und eine Einrichtung zum Erzeugen von sich wiederholenden Rahmen in vorbestimmten Intervallen aufweist, wobei ein Abschnitt eines jeden Intervalls ein AM-Loch darstellt, dessen Dauer festlegt, ob ein spezieller Kanal ein Steuerkanal oder ein Sprachkanal ist.

16. Teilnehmereinheit nach Anspruch 15, dadurch gekennzeichnet, daß ein Teil der ersten Hälfte eines jeden Rahmens eine Empfangsbetriebsart und ein Teil der zweiten Hälfte eines jeden Rahmens eine Sendebetriebsart darstellt, wobei jeder Teil einen Schlitz umfaßt, wobei jeder Schlitz ein eindeutiges Wort als Teil seiner Anfangsdaten zur Zeiteinteilung für den Empfang der restlichen Daten in dem Schlitz enthält.

17. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet, durch einen Frequenzsynthetisierer zum Umwandeln eines IF-Signals in ein Signal mit einer vorbestimmten zugeordneten Frequenz, wobei der Frequenzsynthetisierer ein Paar Ausgänge hat, von denen ein erster gegenüber dem zweiten Ausgang um eine vorbestimmte Frequenz versetzt ist, wobei der erste Ausgang eine Frequenz erzeugt, die, wenn sie mit der Frequenz des IF- Signals kombiniert wird, ein Signal mit einer vorbestimmten gewünschten Frequenz liefert, und wobei der zweite Ausgang mit einem empfangenen Signal kombiniert wird, um ein Signal zu erzeugen, das dieselbe Frequenz wie das IF- Signal hat.

18. Teilnehmereinheit nach Anspruch 17, dadurch gekennzeichnet, daß der Synthetisierer mit einem Synchronisationsdetektor verbunden ist, der mit einem synchronen Übersetzer verbunden ist, wobei der Detektor einen Synchronisationsmangel zwischen der Frequenz eines von dem Synthetisierer empfangenen Signals und der Frequenz eines von dem synchronen Übersetzer empfangenen Signals feststellt und ein Ausgangssignal liefert, wenn ein solcher Synchronisationsmangel festgestellt wird.

19. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet, durch eine Eingabe zum Anlegen von zeitvervielfachten I- und Q-Abtastsignalen in Form von komplexen Abtastsignalpaaren/zeichen an einen Demultiplexer,
einen mit dem Demultiplexer verbundenen Ausgleicher zum Empfang der demultiplexten I- und Q-Abtastsignale,
eine Einrichtung zum Anlegen einer Vielzahl von Lernsignalen an den Ausgleicher, wobei die Lernsignale unerwünschten Eigenschaften entsprechen, die in den demultiplexten I- und -Q-Abtastsignalen vorhanden sein können, und
eine Einrichtung zum Vergleichen der tatsächlichen an den Ausgleicher angelegten Eingaben mit einer Gruppe von gewünschten Ausgaben während der Darstellung eines jeden Lernsignals, um eine Gruppe von Gewichtungskoeffizienten zu erhalten.

20. Teilnehmereinheit nach Anspruch 19, dadurch gekennzeichnet, daß der Ausgleicher mit einer Speichereinrichtung verbunden ist, um die Gewichtungskoeffizienten zu speichern.

21. Teilnehmereinheit nach Anspruch 19, dadurch gekennzeichnet, daß der Ausgleicher mit einer Arcustangenseinrichtung verbunden ist, die dafür ausgebildet ist, die Ausgabe des Ausgleichers zu empfangen und den Arcustangens des Verhältnisses der ausgeglichenen Q- und I-Signale, zu erzeugen, um ein phasendarstellendes Signal zu erzeugen, wobei der Ausgleicher auch mit einer Grobfrequenzsteuereinrichtung verbunden ist, die dafür ausgebildet ist, die ausgeglichenen I- und Q-Abtastsignale zu empfangen, sie aufzusummieren, um ein unteres Seitenband zu erzeugen und gleichzeitig einen Unterschied dazwischen zu erhalten, um ein oberes Seitenband zu erzeugen, dann die Größen der Seitenbänder zu erhalten und danach den Unterschied zwischen diesen Größen zu bekommen, um einen Frequenzfehler darzustellen, wobei die Arcustangenseinrichtung mit einer Frequenzkorrektureinrichtung verbunden ist, die dafür ausgebildet ist, ein korrigiertes Frequenzsignal zu liefern, und wobei eine Summiereinrichtung sowohl mit der Grobfrequenzsteuereinrichtung als auch mit der Frequenzkorrektureinrichtung verbunden ist, wobei die Summiereinrichtung die Ausgänge der Grobfrequenzsteuereinrichtung und der Frequenzkorrektureinrichtung summiert.

22. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein Zeichen- Zeiteinteilungsverfolgungs- und AFC-System, das die folgenden Merkmale aufweist: eine Eingabe für ein ermitteltes Phasensignal, eine Einrichtung zum Subtrahieren eines Phasenkorrekturwertes von dem festgestellten Phasensignal, um ein korrigiertes Phasensignal zu liefern, eine Einrichtung zum Quantisieren der Phase des korrigierten Phasensignals auf ein vorbestimmtes Inkrement, eine Einrichtung zum Subtrahieren des quantisierten Phasensignals von dem korrigierten Phasensignal, um ein Phasenfehlersignal zu liefern, und eine Einrichtung zum Erhalten des Phasenfehlersignals und zum Berechnen sowohl eines Phasenkorrekturwertes als auch eines Frequenzkorrektursignals aus ihm.

23. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet, durch einen digitalen zeitvervielfachten 90°-Verschiebungsfrequenzaufwärtsumwandler zum Umwandeln eines ersten Signals, das auf einer anfänglichen Frequenz zentriert ist, in ein zweites Signal, das auf einer zweiten Frequenz zentriert ist, wobei der Aufwärtsumwandler folgende Merkmale umfaßt: eine Eingabeeinrichtung für das erste Signal, eine Eingabeeinrichtung für ein zeitvervielfachtes 90°-verschobenes Trägersignal, einen Multiplizierer zum Multiplizieren der zeitvervielfachten Signale mit dem zeitvervielfachten Träger, einen Digital/Analog-Wandler zum Umwandeln des multiplizierten Signales in ein Analogsignal und eine Einrichtung zum Integrieren des sich ergebenden Analogsignals.

24. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein einen Abtast- und Halteverstärker und Analog/Digital-Wandler aufweisendes System, das ein empfangenes Analogsignal in zeitvervielfachte komplexe Datenabtastsignale umwandelt, wobei das System die folgenden Merkmale aufweist: eine Einrichtung zum Anlegen eines Eingabesignals, eine Einrichtung zum Anlegen eines Abtasttaktes, eine Einrichtung zum Abtasten und dann zum Halten eines Eingabesignals und eine Einrichtung zum Umwandeln des gehaltenen Analogsignals in ein Digitalsignal.