DE3580540D1 - Vorrichtung zur simulation von fehlerhaftem oder fehlerfreiem betrieb in einem logischen system. - Google Patents

Vorrichtung zur simulation von fehlerhaftem oder fehlerfreiem betrieb in einem logischen system.

Info

Publication number
DE3580540D1
DE3580540D1 DE8585401320T DE3580540T DE3580540D1 DE 3580540 D1 DE3580540 D1 DE 3580540D1 DE 8585401320 T DE8585401320 T DE 8585401320T DE 3580540 T DE3580540 T DE 3580540T DE 3580540 D1 DE3580540 D1 DE 3580540D1
Authority
DE
Germany
Prior art keywords
faulty
simulating
error
free operation
logical system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8585401320T
Other languages
English (en)
Inventor
Andre Laviron
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Application granted granted Critical
Publication of DE3580540D1 publication Critical patent/DE3580540D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
DE8585401320T 1984-07-03 1985-06-28 Vorrichtung zur simulation von fehlerhaftem oder fehlerfreiem betrieb in einem logischen system. Expired - Lifetime DE3580540D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8410516A FR2567273B1 (fr) 1984-07-03 1984-07-03 Dispositif de simulation de la defaillance ou du bon fonctionnement d'un systeme logique

Publications (1)

Publication Number Publication Date
DE3580540D1 true DE3580540D1 (de) 1990-12-20

Family

ID=9305733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8585401320T Expired - Lifetime DE3580540D1 (de) 1984-07-03 1985-06-28 Vorrichtung zur simulation von fehlerhaftem oder fehlerfreiem betrieb in einem logischen system.

Country Status (5)

Country Link
US (1) US4669083A (de)
EP (1) EP0171308B1 (de)
JP (1) JPS6125252A (de)
DE (1) DE3580540D1 (de)
FR (1) FR2567273B1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE87755T1 (de) * 1986-06-06 1993-04-15 Siemens Ag Verfahren zur simulation eines unterbrechungsfehlers in einer logikschaltung mit feldeffekttransistoren und anordnungen zur durchfuehrung des verfahrens.
DE3785083D1 (de) * 1986-06-06 1993-05-06 Siemens Ag Verfahren zur simulation eines verzoegerungsfehlers in einer logikschaltung und anordnungen zur durchfuehrung des verfahrens.
JPS6326340A (ja) * 1986-07-18 1988-02-03 Kobe Steel Ltd 方向性の優れたアルミニウム合金の製造法
US4727545A (en) * 1986-09-02 1988-02-23 Digital Equipment Corporation Method and apparatus for isolating faults in a digital logic circuit
JPS63204441A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd 論理シミユレ−シヨン専用プロセツサの処理方式
US4961156A (en) * 1987-10-27 1990-10-02 Nec Corporation Simulation capable of simultaneously simulating a logic circuit model in response to a plurality of input logic signals
US5884065A (en) * 1992-01-10 1999-03-16 Nec Corporation Logic circuit apparatus and method for sequentially performing one of a fault-free simulation and a fault simulation through various levels of a logic circuit
US5418974A (en) * 1992-10-08 1995-05-23 International Business Machines Corporation Circuit design method and system therefor
US5465321A (en) * 1993-04-07 1995-11-07 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Hidden markov models for fault detection in dynamic systems
US10613143B2 (en) * 2018-04-03 2020-04-07 Hamilton Sundstrand Corporation System and method for providing automation of microprocessor analog input stimulation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5016618B1 (de) * 1969-02-12 1975-06-14
US3702011A (en) * 1970-05-12 1972-10-31 Bell Telephone Labor Inc Apparatus and method for simulating logic faults
US3775598A (en) * 1972-06-12 1973-11-27 Ibm Fault simulation system for determining the testability of a non-linear integrated circuit by an electrical signal test pattern
JPS55153054A (en) * 1979-05-15 1980-11-28 Hitachi Ltd Logic circuit simulation system
US4472804A (en) * 1981-04-09 1984-09-18 Electric Power Research Institute, Inc. Method and means for reliability and maintainability analysis
US4527249A (en) * 1982-10-22 1985-07-02 Control Data Corporation Simulator system for logic design validation
US4590581A (en) * 1983-05-09 1986-05-20 Valid Logic Systems, Inc. Method and apparatus for modeling systems of complex circuits

Also Published As

Publication number Publication date
FR2567273B1 (fr) 1986-11-14
EP0171308B1 (de) 1990-11-14
EP0171308A1 (de) 1986-02-12
JPS6125252A (ja) 1986-02-04
FR2567273A1 (fr) 1986-01-10
US4669083A (en) 1987-05-26

Similar Documents

Publication Publication Date Title
DE3585323D1 (de) Verfahren und vorrichtung zum ordnen von multiprozessor-operationen in ein multiprozessorsystem.
DE3587155D1 (de) Verfahren und vorrichtung zum verdichten von bilddaten.
DE3854481D1 (de) Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem.
DE3587622D1 (de) Emulationseinrichtung in einem Datenverarbeitungssystem.
DE3588009D1 (de) Vorrichtung und Verfahren zum Rekonfigurieren eines Speichers in einer Datenverarbeitungsanordnung.
ES517568A0 (es) Metodo y aparato para introducir cambios de programas en sistemas controlados por programas.
DE3688526D1 (de) Verfahren und vorrichtung zur fehlerbehebung in einem verteilten verarbeitungssystem.
DE68924510D1 (de) Verfahren und Vorrichtung zum Einteilen in Kategorien und zum Versichern von Briefen.
DE3381601D1 (de) Verfahren zur umschaltung der steuerung von zentralverarbeitungseinheiten in einem datenverarbeitungssystem und vorrichtung zum initialisieren der schaltungssteuerung der einheit.
DE3583249D1 (de) Verfahren und vorrichtung zum verifizieren von postgebuehren.
DE3480813D1 (de) Vorrichtung zum bilden von saetzen.
DE68913621D1 (de) Vorrichtung und Verfahren zum Sortieren und Zählen von Münzen.
DE68909939D1 (de) Verfahren und vorrichtung zur registrierung und zum gebrauch von belichtungsdaten in einem photographischen system.
DE3689576D1 (de) Vorrichtung zum Einsetzen von elektronischen Bauteilen.
DE3481144D1 (de) Verfahren zum identifizieren von objekten.
DE3485205D1 (de) Vorrichtung zur annullierung einer speicherwahl in einem mit einem mikroprozessor versehenen datenverarbeitungssystem.
DE3787900D1 (de) Verfahren und Gerät zur Erzeugung von Prüfungs-Byten zur Fehlerdetektion für einen Datenblock.
DE3673183D1 (de) Vorrichtung zum trennen von flachen gegenstaenden mit unterschiedlichen abmessungen.
DE3480789D1 (de) Vorrichtung zum stapeln von thermoplastischen blaettern.
DE3580540D1 (de) Vorrichtung zur simulation von fehlerhaftem oder fehlerfreiem betrieb in einem logischen system.
AT387005B (de) Verfahren und vorrichtung zum verarbeiten von in einer schuppenformation anfallenden flaechigen erzeugnissen insbesondere druckprodukten
DE3484784D1 (de) Datenverarbeitungsanlage mit einem zeichengenerator.
DE3280052D1 (de) Verfahren und vorrichtung zur fehlerkorrektur in einer datenverarbeitungsanlage.
DE3481736D1 (de) Verfahren und schaltungsanordnung zum pruefen eines programms in datenverarbeitungsanlagen.
DE3673374D1 (de) Vorrichtung zum pruefen eines kombinatorischen logischen schaltkreises.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee