DE3545472A1 - METHOD AND DEVICE FOR CONNECTING A 16-DIGIT MICROPROCESSOR SYSTEM TO 8-DIGIT MODULES - Google Patents
METHOD AND DEVICE FOR CONNECTING A 16-DIGIT MICROPROCESSOR SYSTEM TO 8-DIGIT MODULESInfo
- Publication number
- DE3545472A1 DE3545472A1 DE19853545472 DE3545472A DE3545472A1 DE 3545472 A1 DE3545472 A1 DE 3545472A1 DE 19853545472 DE19853545472 DE 19853545472 DE 3545472 A DE3545472 A DE 3545472A DE 3545472 A1 DE3545472 A1 DE 3545472A1
- Authority
- DE
- Germany
- Prior art keywords
- digit
- outputs
- address
- microprocessor system
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000000872 buffer Substances 0.000 claims description 86
- 230000002457 bidirectional effect Effects 0.000 claims description 31
- 230000004048 modification Effects 0.000 claims description 7
- 238000012986 modification Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine Einrichtung zum Verbinden eines 16-stelligen Mikroprozessor-Systems mit 8-stelligen Moduln, die in den 16-stelligen Computern und Mikroprozessor-Systemen Anwendung finden.The invention relates to a method and a device for connecting a 16-digit microprocessor system with 8-digit modules in the 16-digit computers and microprocessor systems are used.
Aus der US-PS 44 47 878 ist ein Verfahren zum Verbinden eines 16-stelligen Mikroprozessor-Systems mit 8-stelligen Moduln bekannt, bei welchem das 16-stellige Mikroprozessor-System mit den 8-stelligen Moduln bei jeder Austauschoperation je ein Byte austauscht, wobei zu Beginn der Operation durch das 16-stellige Mikroprozessor-System die Adresse und die den Austausch steuernden Signale dem 8-stelligen Modul vorgegeben werden, welcher den Zustand des 16-stelligen Mikroprozessor-Systems fixiert, wenn die Zeit für die Ausführung des Austausches größer als die Dauer der Austausch-Operation ist, bei welchem, wenn erforderlich, für den Austausch eines Wertes (2 Bytes) mit dem 8-stelligen Modul das 16-stellige Mikroprozessor-System zwei aufeinanderfolgende Instruktionen ausführt, durch welche zwei Operationen des Byte-Austausches vollbracht werden.From US-PS 44 47 878 is a method for connecting of a 16-digit microprocessor system with 8 digits Modules known, in which the 16-digit microprocessor system with the 8-digit modules for every exchange operation exchanges one byte each, at the beginning of the operation the address through the 16-digit microprocessor system and the signals controlling the exchange to the 8-digit Module, which is the state of the 16-digit Microprocessor system fixed when time for the execution of the exchange greater than the duration the exchange operation, in which, if necessary, for the exchange of a value (2 bytes) with the 8-digit Module the 16-digit microprocessor system two executes successive instructions through which two operations of byte exchange are accomplished.
Nachteil des Verfahrens ist es, daß bei der Austausch-Operation zwischen dem 16-stelligen Mikroprozessor-System und einem 8-stelligen Modul die auszutauschende Informationsquantität von der stellenmäßigen Rechenkapazität des 8-stelligen Moduls und nicht von dem 16-stelligen Mikroprozessor-System begrenzt wird. Ein weiterer Nachteil ist die verhältnismäßig kleine Austauschgeschwindigkeit zwischen dem 16-stelligen Mikroprozessor-System und dem 8-stelligen Modul.The disadvantage of the method is that the exchange operation between the 16-digit microprocessor system and an 8-digit module the quantity of information to be exchanged on the local computing capacity of the 8-digit module and not from the 16-digit microprocessor system is limited. Another disadvantage is the relatively slow rate of exchange between the 16-digit microprocessor system and the 8-digit Module.
Bei der aus der US-PS 44 47 878 bekannten Einrichtung zum Verbinden eines 16-stelligen Mikroprozessor-Systems mit 8-stelligen Moduln sind die primären Informations-Eingänge des 16-stelligen Mikroprozessor-Systems mit der einen Hälfte der Informations-Eingänge und Ausgänge eines doppeltgerichteten primären Datenpuffers verbunden; seine sekundären Informations-Ein- und Ausgänge sind an die eine Hälfte der Informations-Ein- und Ausgänge eines doppeltgerichteten sekundären Datenpuffers angeschlossen. Die Adressen-Ausgänge des 16-stelligen Mikroprozessor-Systems stehen in Verbindung mit den Eingängen eines einseitig gerichteten Adressenpuffers, dessen Ausgänge an die Adresseneingänge der 8-stelligen Moduln angeschlossen sind. Die Informations-Ein- und Ausgänge der 8-stelligen Moduln sind mit der anderen Hälfte der Informations-Ein- und Ausgänge des doppeltgerichteten primären Datenpuffers und mit der einen Hälfte der Informations-Ein- und Ausgänge eines doppeltgerichteten Umschaltpuffers verbunden; die andere Hälfte der Informations-Ein- und Ausgänge ist an die sekundären Informations-Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems angeschlossen.In the device known from US-PS 44 47 878 for Connect a 16-digit microprocessor system with 8-digit Modules are the primary information inputs of the 16-digit microprocessor system with one Half of the information inputs and outputs of a bidirectional primary data buffer connected; his secondary information inputs and outputs are connected to one Half of the information inputs and outputs of a bidirectional secondary data buffer connected. The address outputs of the 16-digit microprocessor system are connected to the inputs of one-sided directed address buffer, whose outputs on the address inputs of the 8-digit modules are connected are. The information inputs and outputs of the 8-digit Modules are with the other half of the information input and Outputs of the bidirectional primary data buffer and with half of the information inputs and outputs a bidirectional switching buffer connected; the other half of the information inputs and outputs is on the secondary information inputs and outputs of the 16-digit Microprocessor system connected.
Bei Operationen mit einem Byte-Austausch und einer geradzahligen Byte-Adresse, werden die primären Informations-Eingänge und Ausgänge des 16-stelligen Mikroprozessor-Systems unmittelbar mit den Informations-Ein- und Ausgängen der 8-stelligen Moduln über den primären doppeltgerichteten Datenpuffer verbunden. Bei Operationen mit einem Byte-Austausch und einer ungeradzahligen Byte-Adresse werden an die Informations-Ein- und Ausgänge der 8-stelligen Moduln die sekundären Informations-Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems über den doppeltgerichteten Umschaltpuffer angeschlossen. Bei Operationen mit Wörteraustausch (2 Bytes) werden die primären Informations-Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems über den doppeltgerichteten primären Datenpuffer an die Informations-Ein- und Ausgänge der 8-stelligen Moduln angeschlossen, und die sekundären Informations-Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems werden über einen doppeltgerichteten sekundären Datenpuffer nur mit den 16-stelligen Moduln im System verbunden. In jedem der angegebenen Fälle wird die den Adressen-Ausgängen des 16-stelligen Mikroprozessor-Systems zugeleitete Adresse ohne Änderung den Adressen-Eingängen der 8-stelligen Moduln über den einseitig gerichteten Adressenpuffer zugeführt.For operations with a byte exchange and an even number Byte address, are the primary information inputs and outputs of the 16-digit microprocessor system directly with the information inputs and outputs of the 8-digit modules above the primary double-directional Data buffer connected. For operations with one Byte exchange and an odd byte address are connected to the information inputs and outputs of the 8-digit Modules the secondary information inputs and outputs of the 16-digit microprocessor system over the two-way Switch buffer connected. During operations with word exchange (2 bytes) the primary information input and Outputs of the 16-digit microprocessor system via the bidirectional primary data buffer to the information inputs and outputs of the 8-digit modules connected, and the secondary information input and Outputs of the 16-digit microprocessor system are via a bidirectional secondary data buffer only connected to the 16-digit modules in the system. In each of the specified cases will be the address outputs of the 16-digit microprocessor system Address without changing the address inputs of the 8-digit Modules via the unidirectional address buffer fed.
Nachteil der Einrichtung ist es, daß es bei Operationen mit (2 Bytes) Datenaustausch mit Wörtern erforderlich ist, die Informations-Ein- und Ausgänge der 8-stelligen Moduln an die primären und sekundären Eingänge und Ausgänge des 16-stelligen Mikroprozessor-Systems gleichmäßig anzuschließen, was ein festes Verbinden der 8-stelligen Moduln mit Adressen einer geradzahligen oder ungeradzahligen Grenze darstellt. Um diese beim Wörter-Austausch auftretende Begrenzung zu überwinden, ist eine Änderung in den Schaltungen für die Adressen-Decodierung in den funktionell kompatiblen 8-stelligen Moduln oder in der Programmsicherung der 16-stelligen Mikroprozessor-Systeme erforderlich. The disadvantage of the device is that it is used for operations with (2 bytes) Data exchange with words is required Information inputs and outputs of the 8-digit modules the primary and secondary inputs and outputs of the 16-digit To connect the microprocessor system evenly, what a firm connection of the 8-digit modules with addresses represents an even or odd limit. About this limitation that occurs when words are exchanged overcoming is a change in the circuits for address decoding in the functionally compatible 8-digit modules or in the program backup of 16-digit microprocessor systems required.
Ein Nachteil des Verfahrens und der Einrichtung ist die Begrenzung in der Benutzung von unveränderlichen funktionell kompatiblen 8-stelligen Moduln im 16-stelligen Mikroprozessor-System nur für Operationen mit Byte-Datenaustausch.A disadvantage of the method and the setup is that Limitation in the use of unchangeable functional compatible 8-digit modules in 16-digit Microprocessor system only for operations with byte data exchange.
Aufgabe der Erfindung ist es, ein Verfahren und eine Eirrichtung zum Verbinden eines 16-stelligen Mikroprozessor-Systems mit 8-stelligen Moduln zu schaffen, welche die Ausführung von Operationen mit einem Byte-Austausch und einem Daten-Austausch mit Wörtern (2 Bytes) mit höherer Geschwindigkeit und vereinfachter Programmsicherung des 16-stelligen Mikroprozessor-Systems und mit den vorhandenen Schaltungen der funktionell kompatiblen 8-stelligen Moduln ermöglichen.The object of the invention is a method and a device for connecting a 16-digit microprocessor system with 8-digit modules to create the execution of operations with one byte swap and one Data exchange with words (2 bytes) at higher speed and simplified program backup of the 16-digit Microprocessor system and with the existing circuits enable the functionally compatible 8-digit modules.
Die Aufgabe wird durch ein Verfahren zum Verbinden eines 16-stelligen Mikroprozessor-Systems mit 8-stelligen Moduln gelöst, bei welchem bei Operationen mit einem Wörter-Austausch (2 Bytes) das 16-stellige Mikroprozessor-System die Adresse und die Signale vorgibt, welche den Wörter-Austausch zu dem 8-stelligen Modul steuern, welcher den Zustand des 16-stelligen Mikroprozessor-Systems für eine Zeit fixiert, die der Zeit zum Ausführen einer Operation des Byte-Austausches mit einem 8-stelligen Modul gleich ist, wobei der Ablauf der Zeit der erste Operation eines Byte-Austausches die Adresse modifiziert wird, während bei einer Operation "Wortlesen", ausgeführt vom 16-stelligen Mikroprozessor-System, am Ende der ersten Operation mit einem Byte-Austausch die vom 8-stelligen Modul gelesene Informations-Speicherung verwirklicht wird; danach wird die Vorbereitung für den Beginn der zweiten Operation ausgeführt und die primären Informations-Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems werden mit den sekundären kommutiert. Zu Beginn der zweiten Operation mit einem Byte-Austausch wird das 16-stellige Mikroprozessor-System vom fixierten Zustand befreit, wonach die Ausführung der zweiten Operation mit einem Byte-Austausch zum 8-stelligen Modul und die ganze Operation für einen Wortaustausch mittels des 16-stelligen Mikroprozessor-Systems beendet wird.The task is accomplished by a method of connecting one 16-digit microprocessor system with 8-digit modules solved, in the case of operations with a word exchange (2 bytes) the 16-digit microprocessor system the address and the signals that dictate the word exchange to the 8-digit module that controls the State of the 16-digit microprocessor system for one Time fixed that is the time to perform an operation of the Byte exchange with an 8-digit module the same is, the passage of time of the first operation of a Byte exchange the address is modified while at an operation "word reading", carried out by the 16-digit Microprocessor system, at the end of the first operation with one Byte exchange the one read by the 8-digit module Information storage is realized; after that the preparation for the start of the second operation and the primary information inputs and outputs of the 16-digit microprocessor system are included commutates the secondary. At the beginning of the second operation with a byte exchange, the 16-digit microprocessor system freed from the fixed state, after which the execution of the second operation with a byte exchange to the 8-digit module and the whole operation for an exchange of words is terminated using the 16-digit microprocessor system.
Die Aufgabe wird auch durch eine Einrichtung zum Verbinden eines 16-stelligen Mikroprozessor-Systems mit 8-stelligen Moduln gelöst, bei welchem die primären Informations-Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems mit der einen Hälfte der Informations-Ein- und Ausgänge des doppeltgerichteten primären Datenpuffers in Verbindung steht, während seine sekundären Informations-Ein- und Ausgänge mit der einen Hälfte der Informations-Ein- und Ausgänge eines doppeltgerichteten sekundären Datenpuffers in Verbindung stehen. Die Adressen-Ausgänge des 16-stelligen Mikroprozessor-Systems sind an die Adressen-Eingänge eines einseitig gerichteten Adressen-Puffers angeschlossen, dessen Ausgänge mit den Adressen-Puffers angeschlossen, dessen Ausgänge mit den Adressen-Eingängen der 8-stelligen Moduln verbunden sind. Die Informations-Ein- und Ausgänge der 8-stelligen Moduln sind an die andere Hälfte der Informations-Ein- und Ausgänge des doppeltgerichteten primären Datenpuffers und an die eine Hälfte der Informations-Ein- und Ausgänge eines doppeltgerichteten Umschaltpuffers angeschlossen. Die andere Hälfte der Informations-Ein- und Ausgänge des doppeltgerichteten Umschaltpuffers ist mit den sekundären Informations-Ein- und Ausgängen des 16-stelligen Mikroprozessor-Systems verbunden. The task is also accomplished by a connecting device of a 16-digit microprocessor system with 8 digits Modules solved, in which the primary information inputs and outputs of the 16-digit microprocessor system half of the information inputs and outputs of the bi-directional primary data buffer in connection stands while its secondary information input and Exits with one half of the information inputs and Outputs of a bidirectional secondary data buffer stay in contact. The address outputs of the 16-digit Microprocessor systems are at the address inputs a one-way address buffer connected, whose outputs are connected to the address buffers, whose outputs with the address inputs of the 8-digit modules are connected. The information input and Outputs of the 8-digit modules are to the other Half of the information inputs and outputs of the bi-directional primary data buffer and to half of the Information inputs and outputs of a bidirectional Switchover buffer connected. The other half of the Information inputs and outputs of the bidirectional changeover buffer is with the secondary information input and Outputs of the 16-digit microprocessor system connected.
Die primären Informations-Eingänge des 16-stelligen Mikroprozessor-Systems stehen in Verbindung mit den Ausgängen für Daten eines Pufferregisters, dessen Informations-Eingänge an die eine Hälfte der Informations-Ausgänge des doppeltgerichteten primären Datenpuffers angeschlossen sind. Der Steuer-Ausgang des 16-stelligen Mikroprozessor-Systems steht in Verbindung mit einem Eingang für die Steuerung des doppelten Zyklus des Byte-Austausches einer Steuerschaltung, deren Ausgang zur Eingabe wartender Takte mit dem Steuereingang des 16-stelligen Mikroprozessor-Systems verbunden ist. Die Steuerausgänge der Datenpuffer der Steuerschaltung sind an die Steuereingänge des doppeltgerichteten primären Datenpuffers, des Pufferregisters und des doppeltgerichteten sekundären Datenpuffers angeschlossen. Der Steuerausgang zur Änderung der Steuerschaltung ist mit einer Schaltung zur Modifikation verbunden, deren Adresseneingang mit den Adressenausgängen des 16-stelligen Mikroprozessor-Systems in Verbindung steht, während ihr Adressenausgang an die Adresseneingänge eines einseitig gerichteten Adressenpuffers angeschlossen ist. Die Adressen-Ausgänge des einseitig gerichteten Adressenpuffers sind mit dem Adressen-Eingang der Steuerschaltung verbunden, deren Ausgang zur Steuerung des Adressenpuffers an den Steuereingang des einseitig gerichteten Adressenpuffers angeschlossen ist, während der Informations-Ein- und Ausgang der Steuerschaltung mit dem Steuer-Ein- und Ausgang der 8-stelligen Moduln in Verbindung stehen.The primary information inputs of the 16-digit Microprocessor systems are connected to the outputs for data of a buffer register, its information inputs to half of the information outputs of the bi-directional primary data buffer connected are. The control output of the 16-digit microprocessor system is connected to an input for the Control of the double cycle of byte exchange one Control circuit, its output for entering waiting clocks with the control input of the 16-digit microprocessor system connected is. The control outputs of the data buffers the control circuit are double-ended to the control inputs primary data buffer, the buffer register and the bidirectional secondary data buffer connected. The control output for changing the control circuit is connected to a circuit for modification, whose address input with the address outputs of the 16 digit microprocessor system communicates while your address output to the address inputs of a unidirectional address buffer is connected. The address outputs of the unidirectional address buffer are with the address input of the control circuit connected, its output to control the address buffer to the control input of the unidirectional address buffer is connected during the information input and Output of the control circuit with the control input and Output of the 8-digit modules are connected.
Die Steuerschaltung enthält eine Einheit zur Steuerung des Doppelzyklus des Byte-Austausches, deren Steuerausgänge mit einer Einheit zur Eingabe wartender Takte, mit einer Einheit zur Steuerung der Datenpuffer und mit einer Einheit zur Steuerung der Adressen-Schaltungen verbunden sind. Der Steuereingang der Einheit zur Steuerung des Doppelzyklus eines Byte-Austausches ist ein Eingang zur Steuerung des Doppelzyklus eines Byte-Austausches oder Steuerschaltung, während ihr Eingang/Ausgang den Informations-Eingang und Ausgang der Steuerschaltung darstellt. Der Ausgang der Einheit zur Eingabe wartender Takte ist ein Eingang für das Eintragen wartender Takte der Steuerschaltung, und die Ausgänge der Einheit zur Steuerung der Datenpuffer sind Ausgänge zur Steuerung der Datenpuffer der Steuerschaltung; ihr Adresseneingang stellt den Adresseneingang der Steuerschaltung dar. Der eine Ausgang der Einheit zur Steuerung der Adressenschaltungen ist der Steuerausgang für die Modifikation, und ihr anderer Ausgang ist der Ausgang zur Steuerung des Adressenpuffers der Steuerschaltung.The control circuit contains a unit for controlling the Double cycle of byte exchange, its control outputs with a unit for entering waiting measures, with a Unit for controlling the data buffer and with one unit connected to control the address circuits are. The control input of the unit for controlling the Double cycle of a byte exchange is an input to Control of the double cycle of a byte exchange or Control circuit while its input / output the information input and output of the control circuit. The output of the waiting clock input unit is an input for entering waiting clocks of the control circuit, and the outputs of the unit to control the Data buffers are outputs for controlling the data buffers the control circuit; their address input represents the address input the control circuit. The one output of the The unit for controlling the address circuits is the Control output for the modification, and its other output is the output for controlling the address buffer the control circuit.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß sie ein Verbinden von 8-stelligen funktionell kompatiblen Moduln an das 16-stellige Mikroprozessor-System verwirklicht, wobei die Ausführung von Operationen, welche sowohl einen Byte-Austausch, als auch einen Wörter-Datenaustausch (2 Bytes) mit den 8-stelligen Moduln erfordern, gewährleistet wird. Dabei sind keine Änderungen vorzunehmen sowohl in den Schaltungen der funktionell kompatiblen 8-stelligen Moduln, als auch bei der Programmsicherung des 16-stelligen Mikroprozessor-Systems.An advantage of the present invention is that they connect 8-digit functionally compatible Modules implemented on the 16-digit microprocessor system, being the execution of operations which both a byte exchange as well as a word data exchange (2 bytes) with the 8-digit modules are guaranteed becomes. No changes need to be made either in the circuits of the functionally compatible 8-digit modules, as well as in the program backup of the 16-digit microprocessor system.
Ein weiterer Vorteil der Erfindung besteht darin, daß beim Austausch eines Wortes (2 Bytes) zwischen dem 16-stelligen Mikroprozessor-System und dem 8-stelligen Modul nur eine Instruktion mit einem Wortaustausch ausgeführt wird, anstatt die Ausführung zweier Instruktionen mit einem Byte-Austausch, während der Zeit, in der auf einem 8-stelligen Modul zwei Operationen für einen Byte-Austausch ausgeführt werden, führt das 16-stellige Mikroprozessor-System eine Operation für einen Wörter-Datenaustausch aus. Dies führt zur Erhöhung der Austausch-Geschwindigkeit zwischen dem 16-stelligen Mikroprozessor-System und dem 8-stelligen Modul und zur Vereinfachung der Programmsicherung des Systems.Another advantage of the invention is that when exchanging a word (2 bytes) between the 16-digit Microprocessor system and the 8-digit module executed only one instruction with a word exchange instead of executing two instructions with one Byte exchange during the time in which on a 8-digit module two operations for a byte exchange the 16-digit microprocessor system an operation for a word data exchange out. This leads to an increase in the exchange speed between the 16-digit microprocessor system and the 8-digit module and for simplification program backup of the system.
Anhand der Zeichnung wird ein Ausführungsbeispiel einer erfindungsgemäßen Einrichtung erläutert. Es zeigen:An exemplary embodiment of a device according to the invention explained. Show it:
Fig. 1 ein Blockschaltbild einer Einrichtung zum Verbinden eines 16-stelligen Mikroprozessor-Systems mit 8-stelligen Moduln und Fig. 1 is a block diagram of a device for connecting a 16-digit microprocessor system with 8-digit modules and
Fig. 2 ein Blockschaltbild einer Steuerschaltung. Fig. 2 is a block diagram of a control circuit.
In der Einrichtung zum Verbinden des 16-stelligen Mikroprozessor-Systems 1 mit 8-stelligen Moduln 5 sind die primären Informations-Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems 1 mit der einen Hälfte der Informations-Ein- und Ausgänge eines doppeltgerichteten primären Datenpuffers 2 verbunden, während seine sekundären Informations-Ein- und Ausgänge mit der einen Hälfte der Informations-Ein- und Ausgänge eines sekundären Datenpuffers 3 in Verbindung stehen. Die Adressen-Ausgänge des 16-stelligen Mikroprozessor-Systems 1 sind an die Adressen-Eingänge eines einseitig gerichteten Adressenpuffers (4) angeschlossen, dessen Ausgänge mit den Adressen-Eingängen der 8-stelligen Moduln 5 in Verbindung stehen. Die Informations-Ein- und Ausgänge der 8-stelligen Moduln 5 sind mit der anderen Hälfte der Informations-Ein- und Ausgänge des doppeltgerichteten primären Datenpuffers 2 und mit der einen Hälfte der Informations-Ein- und Ausgänge eines doppeltgerichteten Umschaltpuffers 6 verbunden, dessen andere Hälfte von Informations-Ein- und Ausgängen an die sekundären Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems 1 angeschlossen ist.In the device for connecting the 16-digit microprocessor system 1 with 8-digit modules 5 are the primary information inputs and outputs of the 16-digit microprocessor system 1 with half of the information inputs and outputs of a bidirectional primary Data buffer 2 connected, while its secondary information inputs and outputs are connected to one half of the information inputs and outputs of a secondary data buffer 3 . The address outputs of the 16-digit microprocessor system 1 are connected to the address inputs of a one-sided address buffer ( 4 ), the outputs of which are connected to the address inputs of the 8-digit modules 5 . The information inputs and outputs of the 8-digit modules 5 are connected to the other half of the information inputs and outputs of the bidirectional primary data buffer 2 and to one half of the information inputs and outputs of a bidirectional changeover buffer 6 , the other Half of information inputs and outputs are connected to the secondary inputs and outputs of the 16-digit microprocessor system 1 .
Die primären Informationseingänge des 16-stelligen Mikroprozessor-Systems 2 stehen in Verbindung mit Daten-Ausgängen eines Pufferregisters 7, dessen Informations-Eingänge mit der einen Hälfte der Informationsausgänge des doppeltgerichteten primären Datenpuffers 2 verbunden sind. Der Steuerausgang des 16-stelligen Mikroprozessor-Systems 1 ist an den Eingang zur Steuerung des doppelten Zyklus des Byte-Austausches einer Steuerschaltung 8 angeschlossen, deren Ausgang für die Eingabe wartender Takte an den Steuereingang des 16-stelligen Mikroprozessor-Systems 1 angeschlossen ist. Die Ausgänge zur Steuerung der Datenpuffer der Steuerschaltung 8 stehen in Verbindung mit den Steuereingängen des doppeltgerichteten primären Datenpuffers 2 des Pufferregisters 7, des doppeltgerichteten Umschaltungspuffers 3. Der Steuerausgang zur Modifikation der Steuerschaltung 8 ist mit einer Modifikations-Schaltung 9 verbunden, deren Adresseneingang an die Adressenausgänge des 16-stelligen Mikroprozessor-Systems 1 angeschlossen ist, während ihr Adressenausgang mit den Adresseneingängen des einseitig gerichteten Adressenpuffers 4 verbunden ist; ihr Informations-Ein- und Ausgang stehen in Verbindung mit dem Steuereingang und Ausgang der 8-stelligen Moduln 5. The primary information inputs of the 16-digit microprocessor system 2 are connected to data outputs of a buffer register 7 , the information inputs of which are connected to one half of the information outputs of the bidirectional primary data buffer 2 . The control output of the 16-digit microprocessor system 1 is connected to the input for controlling the double cycle of the byte exchange of a control circuit 8 , the output of which is connected to the control input of the 16-digit microprocessor system 1 for the input of waiting clocks. The outputs for controlling the data buffers of the control circuit 8 are connected to the control inputs of the bidirectional primary data buffer 2 of the buffer register 7 , of the bidirectional switchover buffer 3 . The control output for modifying the control circuit 8 is connected to a modification circuit 9 whose address input is connected to the address outputs of the 16-digit microprocessor system 1 , while its address output is connected to the address inputs of the unidirectional address buffer 4 ; their information input and output are connected to the control input and output of the 8-digit modules 5 .
Die Steuerschaltung 8 enthält eine Einheit 10 zur Steuerung des doppelten Zyklus des Byte-Austausches, deren Steuerausgänge mit einer Einheit 11 zur Eingabe wartender Takte, mit einer Einheit 12 zur Steuerung der Datenpuffer und mit einer Einheit 13 zur Steuerung der Adressenschaltungen verbunden sind. Der Steuereingang der Einheit 10 zur Steuerung des doppelten Zyklus des Byte-Austausches ist ein Eingang zur Steuerung des doppelten Zyklus des Byte-Austausches der Steuerschaltung 8, und ihr Eingang/Ausgang ist der Informations-Eingang und Ausgang derselben Schaltung 8. Der Ausgang der Einheit 11 zur Eingabe wartender Takte ist der Ausgang zur Eingabe wartender Takte der Steuerschaltung 8, und die Ausgänge wartender Takte der Steuerschaltung 8, und die Ausgänge der Einheit 12 zur Steuerung der Datenpuffer sind Ausgänge zur Steuerung der Datenpuffer und ihr Adresseneingang ist der Adresseneingang der Steuerschaltung 8. Der eine Ausgang der Einheit 13 zur Steuerung der Adressenschaltungen ist der Steuerausgang für die Modifikation, und ihr anderer Ausgang ist der Ausgang zur Steuerung des Adressenpuffers der Steuerschaltung 8.The control circuit 8 contains a unit 10 for controlling the double cycle of the byte exchange, the control outputs of which are connected to a unit 11 for entering waiting clocks, with a unit 12 for controlling the data buffers and with a unit 13 for controlling the address circuits. The control input of the unit 10 for controlling the double cycle of the byte exchange is an input for controlling the double cycle of the byte exchange is the control circuit 8, and their input / output of the information input and output of the same circuit. 8 The output of the waiting clock input unit 11 is the output of the waiting circuit input of the control circuit 8 , and the waiting clock output of the control circuit 8 , and the output of the data buffer control unit 12 are outputs for controlling the data buffer and its address input is Address input of the control circuit 8 . One output of the unit 13 for controlling the address circuits is the control output for the modification, and its other output is the output for controlling the address buffer of the control circuit 8 .
Die Wirkungsweise der Einrichtung zum Verbinden des 16-stelligen Mikroprozessor-Systems mit 8-stelligen Moduln ist erfindungsgemäß die folgende. Die Einheit 10 zur Steuerung des doppelten Zyklus des Byte-Austausches beobachtet und erkennt die Art der vom 16-stelligen Mikroprozessor-System 1 zugeleiteten Instruktion. Bei einer einen Byte-Austausch erfordernden Instruktion wird die Einheit 11 zur Eingabe wartender Takte nicht aktiviert. Dasselbe betrifft auch die Einheit 13 zur Steuerung der Adressenschaltungen. Die den Adressenausgängen des 16-stelligen Mikroprozessor-Systems 1 zugeführte Adresse wird über den einseitig gerichteten Adressenpuffer 4 ohne Änderung den Adresseneingängen der 8-stelligen Moduln 5 übertragen. Die Schaltung zur Modifikation 9 führt keine aktiven Tätigkeiten aus.The mode of operation of the device for connecting the 16-digit microprocessor system to 8-digit modules is, according to the invention, the following. The unit 10 for controlling the double cycle of the byte exchange observes and recognizes the type of instruction supplied by the 16-digit microprocessor system 1 . In the case of an instruction requiring a byte exchange, the unit 11 for entering waiting clocks is not activated. The same also applies to the unit 13 for controlling the address circuits. The address supplied to the address outputs of the 16-digit microprocessor system 1 is transmitted via the one-sided address buffer 4 without changing the address inputs of the 8-digit modules 5 . The circuit for modification 9 does not carry out any active activities.
Die Einheit 12 zur Steuerung der Datenpuffer steuert den doppeltgerichteten primären Datenpuffer 2, den doppeltgerichteten Umschaltpuffer 6 und den doppeltgerichteten sekundären Datenpuffer 3. Bei einer geradzahligen Adresse des Bytes werden die primären Informations-Ein- und Ausgänge des 16-stelligen Mikroprozessor-Systems 1 über den primären doppeltgerichteten Datenpuffer 2 an die Informations-Ein- und Ausgänge der 8-stelligen Moduln 5 angeschlossen. Bei einer ungeradzahligen Adresse des Bytes werden die Informations-Ein- und Ausgänge der 8-stelligen Moduln mit den sekundären Informations-Ein- und Ausgängen des 16-stelligen Mikroprozessor-Systems 1 über den doppeltgerichteten Umschaltpuffer 6 verbunden.The unit 12 for controlling the data buffers controls the bidirectional primary data buffer 2 , the bidirectional switchover buffer 6 and the bidirectional secondary data buffer 3 . If the byte has an even number, the primary information inputs and outputs of the 16-digit microprocessor system 1 are connected to the information inputs and outputs of the 8-digit modules 5 via the primary bidirectional data buffer 2 . If the byte has an odd number, the information inputs and outputs of the 8-digit modules are connected to the secondary information inputs and outputs of the 16-digit microprocessor system 1 via the bidirectional changeover buffer 6 .
Die Einheit 10 zur Steuerung des doppelten Zyklus des Byte-Austausches überwacht die Bedingungen für die Eingabe wartender Takte, welche für die 8-stelligen Moduln 5 oder für das 16-stellige Mikroprozessor-Systems 1 zur Verwirklichung des einzelnen Zyklus eines Byte-Austausches erforderlich sind und organisiert ohne Änderung mittels der Einheit 11 zur Eingabe wartender Takte die Ausführung der erforderlichen Menge wartender Takte.The unit 10 for controlling the double cycle of the byte exchange monitors the conditions for the input of waiting clocks, which are necessary for the 8-digit modules 5 or for the 16-digit microprocessor system 1 for realizing the single cycle of a byte exchange and organizes the execution of the required amount of waiting clocks without change by means of the waiting clock input unit 11 .
Bei einer einen Wörteraustausch (2 Bytes) fordernden Instruktion aktiviert die Einheit 10 für die Steuerung des doppelten Zyklus des Byte-Austausches die Einheit 11 für die Eingabe wartender Takte, welche das 16-stellige Mikroprozessor-System 1 in einen wartenden Zustand versetzt. Dieser Zustand dauert so viele Takte, wieviel für die Ausführung des zusätzlichen zweiten Zyklus des Byte-Austausches erforderlich sind. Gleichzeitig werden auch die Bedingungen für die Eingabe wartender Takte beobachtet, welche den 8-stelligen Moduln 5 oder dem 16-stelligen Mikroprozessor-System 1 zur Verwirklichung des einzelnen Zyklus eines Byte-Austausches notwendig sind, wobei die erforderliche Taktmenge ohne Änderung ausgeführt wird.In the case of an instruction requiring a word exchange (2 bytes), the unit 10 for controlling the double cycle of the byte exchange activates the unit 11 for the input of waiting clocks, which puts the 16-digit microprocessor system 1 into a waiting state. This state lasts as many clocks as is necessary to carry out the additional second cycle of the byte exchange. At the same time, the conditions for entering waiting clocks are observed, which are necessary for the 8-digit modules 5 or the 16-digit microprocessor system 1 to implement the individual cycle of a byte exchange, the required clock quantity being carried out without change.
Die Einheit 10 zur Steuerung des doppelten Zyklus des Byte-Austausches führt ihre Funktionen mittels der Einheit 12 für die Steuerung der Datenpuffer und der Einheit 13 für die Steuerung der Adressenschaltungen aus. Es werden zwei Zyklen des Byte-Austausches in einer durch die zugeführte Instruktion bestimmten Richtung erfüllt.The unit 10 for controlling the double cycle of the byte exchange carries out its functions by means of the unit 12 for the control of the data buffers and the unit 13 for the control of the address circuits. Two cycles of byte exchange are accomplished in a direction determined by the instruction supplied.
Beim ersten Zyklus wird die den Adressen-Ausgängen des 16-stelligen Mikroprozessor-Systems 1 zugeführte Adresse über den einseitig gerichteten Adressenpuffer 4 zu den Adressen-Eingängen der 8-stelligen Moduln 5 ohne Änderung übertragen. Bei einer Aufzeichnungsinstruktion sichert die Einheit 12 für die Steuerung der Datenpuffer die Übertragung des sich an den primären Informationsausgängen des 16-stelligen Mikroprozessor-Systems 1 befindenden Bytes zu den Informationseingängen der 8-stelligen Moduln 5 über den primären doppeltgerichteten Datenpuffer 2.In the first cycle, the address supplied to the address outputs of the 16-digit microprocessor system 1 is transmitted via the one-sided address buffer 4 to the address inputs of the 8-digit modules 5 without change. In the case of a recording instruction, the unit 12 for controlling the data buffers ensures the transmission of the byte located at the primary information outputs of the 16-digit microprocessor system 1 to the information inputs of the 8-digit modules 5 via the primary bidirectional data buffer 2 .
Bei einer Leseinstruktion sichert die Einheit 12 zur Steuerung der Datenpuffer die Speicherung des Daten-Bytes, welches sich an den Instruktionsausgängen der 8-stelligen Moduln 5 in dem Pufferregister 7 befindet, nachdem sie ihn durch den primären doppeltgerichteten Datenpuffer 2 durchgelassen hat. Die Steuerschaltung 8 gewährleistet das genaue Einhalten des Zeitdiagramms und der temporären Begrenzungen, welche für den Austausch-Zyklus zwischen dem 16-stelligen Mikroprozessor-System 1 und den 8-stelligen Moduln 5 charakteristisch sind.In the case of a read instruction, the unit 12 for controlling the data buffers saves the storage of the data byte which is located at the instruction outputs of the 8-digit modules 5 in the buffer register 7 after it has passed through the primary bidirectional data buffer 2 . The control circuit 8 ensures that the time diagram and the temporary limits which are characteristic of the exchange cycle between the 16-digit microprocessor system 1 and the 8-digit modules 5 are strictly observed.
Der zweite Austausch-Zyklus wird nur durch die Einheit 10 zur Steuerung des doppelten Zyklus für einen Byte-Austausch gesteuert. In diesem Zyklus erfolgt die Modifizierung der Adresse in der Modifizierungsschaltung 9, was die Wahl und die Überwachung des zweiten Bytes des Wortes sichert. Die modifizierte Adresse wird über den einseitig gerichteten Adressenpuffer 4 den Adresseneingängen der 8-stelligen Moduln 5 zugeleitet. Bei einer Aufzeichnungsinstruktion sichert die Einheit 12 zur Steuerung der Datenpuffer das Überbringen des an den sekundären Informationsausgängen des 16-stelligen Mikroprozessor-System 1 befindlichen Bytes über den doppeltgerichteter Umschaltungspuffer 6 zu den Informations-Eingängen der 8-stelligen Moduln 5.The second exchange cycle is controlled only by the double cycle control unit 10 for a byte exchange. In this cycle, the address is modified in the modification circuit 9 , which ensures the selection and monitoring of the second byte of the word. The modified address is fed via the one-sided address buffer 4 to the address inputs of the 8-digit modules 5 . In the case of a recording instruction, the unit 12 for controlling the data buffers ensures that the byte located on the secondary information outputs of the 16-digit microprocessor system 1 is transferred via the double-directional switchover buffer 6 to the information inputs of the 8-digit modules 5 .
Bei einer Leseinformation sichert die Einheit 12 zur Steuerung der Datenpuffer die Zuführung des an den Informations-Ausgängen der 8-stelligen Moduln befindlichen Bytes zu den seeundären Informationseingängen des 16-stelligen Mikroprozessor-Systems 1 über den doppeltgerichteten Umschaltpuffer 6. Gleichzeitig wird vom Pufferregister 7 den freien sekundären Informationseingängen des 16-stelligen Mikroprozesor-System 1 das in ihm während des ersten Austausch-Zyklus gespeicherte Daten-Byte zugeleitet. In the case of read information, the unit 12 for controlling the data buffers ensures that the byte located at the information outputs of the 8-digit modules is fed to the secondary information inputs of the 16-digit microprocessor system 1 via the bidirectional changeover buffer 6 . At the same time, the buffer register 7 feeds the free secondary information inputs of the 16-digit microprocessor system 1 to the data byte stored in it during the first exchange cycle.
Auf diese Weise kann am Ende des zweiten Zyklus das 16-stellige Mikroprozessor-System 1, nachdem es durch die Einheit 11 zur Eingabe wartender Takte aus dem Wartestand herausgeführt wird, das Adressenwort (2 Bytes) erhalten. Seitens der 8-stelligen funktionell kompatiblen Moduln 5 wird der Austausch nur über Bytes vollbracht, unabhängig von den Forderungen der auszuführenden Instruktion für einen Byte- oder Wort-Austausch.In this way, at the end of the second cycle, the 16-digit microprocessor system 1 , after being led out of the waiting state by the unit 11 for inputting waiting clocks, can receive the address word (2 bytes). On the part of the 8-digit functionally compatible modules 5 , the exchange is only carried out via bytes, regardless of the requirements of the instructions to be carried out for a byte or word exchange.
Claims (3)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BG8465418A BG44516A1 (en) | 1984-05-08 | 1984-05-08 | Device for connecting of 16- digits microprocessor system with 8- digits modules |
| CU8523A CU21985A1 (en) | 1984-05-08 | 1985-12-05 | Procedure and device for the connection of a microprocessor system of 16 bits with modulus of 8 bits. |
| DE19853545472 DE3545472A1 (en) | 1984-05-08 | 1985-12-20 | METHOD AND DEVICE FOR CONNECTING A 16-DIGIT MICROPROCESSOR SYSTEM TO 8-DIGIT MODULES |
| GB08531407A GB2184574A (en) | 1984-05-08 | 1985-12-20 | Using 8-bit modules in a 16-bit microprocessor system |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BG8465418A BG44516A1 (en) | 1984-05-08 | 1984-05-08 | Device for connecting of 16- digits microprocessor system with 8- digits modules |
| DE19853545472 DE3545472A1 (en) | 1984-05-08 | 1985-12-20 | METHOD AND DEVICE FOR CONNECTING A 16-DIGIT MICROPROCESSOR SYSTEM TO 8-DIGIT MODULES |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3545472A1 true DE3545472A1 (en) | 1987-07-23 |
Family
ID=25663323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19853545472 Withdrawn DE3545472A1 (en) | 1984-05-08 | 1985-12-20 | METHOD AND DEVICE FOR CONNECTING A 16-DIGIT MICROPROCESSOR SYSTEM TO 8-DIGIT MODULES |
Country Status (4)
| Country | Link |
|---|---|
| BG (1) | BG44516A1 (en) |
| CU (1) | CU21985A1 (en) |
| DE (1) | DE3545472A1 (en) |
| GB (1) | GB2184574A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BG45007A1 (en) * | 1987-03-19 | 1989-03-15 | Khristo A Turlakov |
-
1984
- 1984-05-08 BG BG8465418A patent/BG44516A1/en unknown
-
1985
- 1985-12-05 CU CU8523A patent/CU21985A1/en unknown
- 1985-12-20 GB GB08531407A patent/GB2184574A/en not_active Withdrawn
- 1985-12-20 DE DE19853545472 patent/DE3545472A1/en not_active Withdrawn
Non-Patent Citations (2)
| Title |
|---|
| DE-Z: Elektronik Informationen, Nr.11, 1985, S.52-55 * |
| US-Z: Computer Design, January 1985, S.187-194, 196, 198 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CU21985A1 (en) | 1992-06-05 |
| GB8531407D0 (en) | 1986-02-05 |
| BG44516A1 (en) | 1988-12-15 |
| GB2184574A (en) | 1987-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1774296C2 (en) | Restructurable control unit for electronic digital computers | |
| DE2944497C2 (en) | ||
| DE2533403A1 (en) | DATA PROCESSING SYSTEM | |
| DE2756890A1 (en) | DATA PROCESSING SYSTEM | |
| DE3545474A1 (en) | DEVICE FOR CONNECTING 8- AND 16-DIGIT MODULES TO A 16-DIGIT MICROPROCESSOR SYSTEM | |
| CH630735A5 (en) | CONTROL DEVICE WITH A MICROPROCESSOR. | |
| DE3123382C2 (en) | Method and device for transmitting data in a multiprocessor system | |
| DE4005042C2 (en) | Multi-computer system for performing motion controls | |
| DE3047506C2 (en) | Method for transmitting data and device for carrying out this method | |
| DE2720842C3 (en) | Data transmission system | |
| DE3545472A1 (en) | METHOD AND DEVICE FOR CONNECTING A 16-DIGIT MICROPROCESSOR SYSTEM TO 8-DIGIT MODULES | |
| DE2719199A1 (en) | DATA PROCESSING SYSTEM | |
| DD142135A3 (en) | MORE COMPUTER COUPLING | |
| DD269762A7 (en) | METHOD AND DEVICE FOR CONNECTING A 16-SPEED MICROPROCESSOR SYSTEM WITH 8-POLE MODULE | |
| DE2632561A1 (en) | CONTROL DEVICE FOR REAL-TIME CONTROL, IN PARTICULAR FOR TELEPHONE SWITCHING SYSTEMS | |
| DE2535924C2 (en) | Method for operating the control device of a switching system, in particular a telephone switching system | |
| DE1941265C3 (en) | Memory-programmed special service additional device for a telecommunications switching system, in particular telephone switching system | |
| DE2554425C3 (en) | Arrangement for the mutual adaptation of devices exchanging control signals | |
| DE3011850C2 (en) | ||
| DE3630959A1 (en) | Programming and test unit for programmable control units | |
| CH683806A5 (en) | Digital interface circuit for serial data exchange using programmable appts. addresses - contains receiver circuit, shift register, multiplexer, transmitting circuit, comparator, sync. serial decrementer stage and sync. control switchgear | |
| DE2613127A1 (en) | Circuitry for control programmed from memory - has cyclical, bit serial processing of process data | |
| CH624232A5 (en) | Method for controlling the access of the processor of a data processing system to its memory units, and use of the method in a programme-controlled telecommunication system. | |
| EP0154725A2 (en) | Method and circuit for starting a data transmission connection | |
| DE3212401A1 (en) | PRIORITY CONTROL CIRCUIT FOR DIGITAL COMPUTERS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |