DE3340926A1 - WIRING SUBSTRATE, METHOD FOR THE PRODUCTION THEREOF AND A SEMICONDUCTOR DEVICE PROVIDED WITH IT - Google Patents

WIRING SUBSTRATE, METHOD FOR THE PRODUCTION THEREOF AND A SEMICONDUCTOR DEVICE PROVIDED WITH IT

Info

Publication number
DE3340926A1
DE3340926A1 DE19833340926 DE3340926A DE3340926A1 DE 3340926 A1 DE3340926 A1 DE 3340926A1 DE 19833340926 DE19833340926 DE 19833340926 DE 3340926 A DE3340926 A DE 3340926A DE 3340926 A1 DE3340926 A1 DE 3340926A1
Authority
DE
Germany
Prior art keywords
semiconductor device
layer
substrate
conductors
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833340926
Other languages
German (de)
Inventor
Kousuke Hitachi Ibaragi Nakamura
Kanji Higashiyamato Tokyo Otsuka
Kunizo Koganei Tokyo Sahara
Masatoshi Akishima Tokyo Seki
Tamotsu Kokubunji Tokyo Usami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3340926A1 publication Critical patent/DE3340926A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Verdrahtungssubstrat, Verfahren zu seiner Herstellung, sowie eine damit versehene Halbleitervorrichtung Wiring substrate, method of manufacturing it, and a semiconductor device provided therewith

Die Erfindung betrifft ein Substrat mit einer hohen thermischen Leitfähigkeit und der Eigenschaft hoher elektrischer Isolation, ein Verfahren zur Herstellung dieses Substrats, sowie eine damit versehene Halbleitervorrichtung. The invention relates to a substrate with a high thermal conductivity and the property of high electrical Isolation, a method of manufacturing this substrate, and a semiconductor device provided therewith.

Ein Substrat, an dem ein Halbleiterplättchen angebondet 'wird, muß aus einem Material mit exzellenter Wärmeabstrahlung bestehen. Das nachfolgend in Bezug genommene Substrat enthält die Basis eines Bauteiles, an der das Plättchen mittels einer Preßverbindung verbunden ist (englisch: diebond) , und die Erfindung richtet sich auf alle Substrate, an denen Halbleiterplättchen angebonded sind. Die Aluminiumoxid-Substrate, die im Stand der Technik als Substrate verwendet werden, haben eine niedrige thermische Leitfähigkeit. Dies macht es unmöglich, um in ausreichendem Umfang eine große Wärmemenge, die innerhalb der Halbleiterplättchen erzeugt wird, abzuführen.A substrate to which a semiconductor wafer is bonded must be made of a material with excellent heat radiation exist. The substrate referred to below contains the base of a component on which the plate is connected by means of a press connection (English: diebond), and the invention is directed to all substrates to which semiconductor wafers are bonded. The alumina substrates used as substrates in the prior art have a low thermal conductivity. This makes it impossible to sufficiently absorb a large amount of heat within the semiconductor die is generated to discharge.

Die wesentlichen Eigenschaften, die ein Substrat oder sein Material zeigen müssen, sind: (1) hohe elektrische Isolation; (2) hohe thermische Leitfähigkeit; (3) einen thermischen Ausdehnungskoeffizienten, der dem von Silizium nahekommt; und (4) hohe mechanische Festigkeit.The essential properties that a substrate or its material must show are: (1) high electrical insulation; (2) high thermal conductivity; (3) one thermal expansion coefficient close to that of silicon; and (4) high mechanical strength.

Eine gesinterte Struktur aus Siliziumkarbid, das eine geringe Menge von Beryllium enthält, ist als Substratmaterial bekannt, welches diese Anforderungen gut erfüllt. Ein Gefüge aus gesintertem Silziumkarbid hat weiterhin bezüglich der obigen Punkte (1) bis (3) gute Eigenschaften, wie sie beispielsweise in der Tabelle 1 aufgeführt sind. Die Struktur eines elektrisch isolierenden Substrats, das aus ein wenig Beryllium enthaltenden Siliziumkarbid besteht, ist im einzelnen in den japanischen Offenlegungsschriften Nrn. 66086/19iA sintered structure made of silicon carbide containing a small amount of beryllium is used as the substrate material known which one meets these requirements well. A structure made of sintered silicon carbide has furthermore with respect to the Items (1) to (3) above have good properties, such as those listed in Table 1, for example. The structure an electrically insulating substrate made of silicon carbide containing a little beryllium is detailed Japanese Patent Laid-Open Nos. 66086 / 19i

BAD ORIGINALBATH ORIGINAL

und 2591/1982 offenbart, die beide Anmeldungen der Anmelderin dieser Erfindung sind.and 2591/1982, both of which are assignee of this invention.

Tabelle 1Table 1

Eigenschaftenproperties

Thermische
Leitfähigkeit
(Cal/cm-S^C)Thermal
conductivity
(Cal / cm-S ^ C) Thermischer
Ausdehnungs
koeffizient
(x 10-7/OC)Thermal
Expansion
coefficient
(x 10-7 / OC) Spezifischer
elektrischer
Widerstand
(Ω -cm)More specific
electrical
resistance
(Ω -cm) S-C.S-C. 0.650.65 3737 4 χ 1015 4 χ 10 15 AluminiumoxidAlumina 0.050.05 67 bis 7567 to 75 >1014 > 10 14 Aluminiumaluminum 0.560.56 175175 2.7 χ 10-62.7 χ 10-6 Siliziumsilicon 0.300.30 35 bis 4035 to 40 __

Hinweis: "S.C." bedeutet "Siliziumkarbid mit ein wenig Beryllium".Note: "S.C." means "silicon carbide with a little Beryllium".

Siliziumkarbid, das ein wenig Beryllium enthält, ist eine chemische Verbindung aus Kohlenstoff (C) und aus Silizium (Si) mit den Eigenschaften einer exzellentenkovalenten Bindung. Um eine Sinterung mit hoher Dichte sicherzustellen, muß daher ein Heißpreßverfahren bei einer sehr hohen Temperatur und bei hohem Druck eingesetzt werden. Aus diesem Grunde konnte im Stand der Technik bisher nur eine einfache Struktur wie z.B. eine einfache Platte im besten Falle bereitgestellt werden.Silicon carbide, which contains a little beryllium, is a chemical compound made up of carbon (C) and of Silicon (Si) with the properties of an excellent covalent Binding. Therefore, in order to ensure high density sintering, a hot pressing process must be used a very high temperature and high pressure. For this reason, in the prior art so far only a simple structure such as a simple plate can be provided in the best case.

Um ein Substrat mit einer hohen Integrationsdichte zu gestalten, muß es manchmal mit Durchgangslöchern versehen sein, so daß die Zahl der Ausgangsanschlüsse erhöht wird. Ein typisches Beispiel für einen solchen Typ ist ein Gehäuse mit gitterartig angeordneten Anschlußstiften. Die Durchgangslöcher sind so ausgebildet, daß sie senkrecht zu einer Hauptfläche des Substrates, an der das Plättchen angebondet ist, zu der zu der ersten Fläche parallelen anderen Hauptfläche ./verlauf en. Mit anderen Worten erstreckenIn order to design a substrate with a high integration density, it must sometimes be provided with through holes so that the number of output terminals is increased. A typical example of such a guy is a housing with connecting pins arranged in a grid-like manner. The through holes are formed so that they are perpendicular to a main surface of the substrate to which the plate is bonded, to that parallel to the first surface other main surface ./ courses. In other words, extend

s.ans.an

sich die Durchgangslöcher durch das Substrat in Richtung von dessen Tiefe. Das Ausbilden von Durchgangslöchern in einem Substrat, das aus ein wenig Beryllium enthaltendem Siliziumkarbid besteht, ist äußerst schwierig. Aufgabe der Erfindung ist dementsprechend, ein Substratgefüge anzugeben, das in Bezug auf die Wärmeleitfähigkeit, elektrische Isolation usw. ausgezeichnete Eigenschaften besitzt, für einen hohen Integrationsgrad geeignet ist, und bei dem eine Verdrahtung (Anschlüsse) in Richtung seiner Tiefe ausgebildet sind.the through holes through the substrate in the direction of its depth. The formation of through holes in a substrate made of silicon carbide containing a little beryllium is extremely difficult. The object of the invention is accordingly to specify a substrate structure that, in terms of thermal conductivity, electrical insulation etc. has excellent properties, is suitable for a high degree of integration, and in which wiring (terminals) are formed in the direction of its depth.

Weiterhin ist es Aufgabe der vorliegenden Erfindung, eine Substratstruktur dieser Art anzugeben, die aus ein wenig Beryllium enthaltendem Siliziumkarbid gefertigt ist. Weiterhin soll mit der Erfindung ein Verfahren zur Herstellung eines Substratgefüges dieser Art angegeben werden.A further object of the present invention is to provide a substrate structure of this type, which consists of a little beryllium-containing silicon carbide is made. Furthermore, the invention is intended to provide a method for production a substrate structure of this type can be specified.

Schließlich soll von der Erfindung eine Halbleitervorrichtung angegeben werden, bei der eine Substratstruktur dieser Art verwendet wird.Finally, the invention is intended to provide a semiconductor device in which a substrate structure this type is used.

Bevorzugte Ausführungsbeispiele der Erfindung werden nachfolgend kurz dargestellt. Die Substratstruktur besteht aus einer Sinterstruktur, die aus ein wenig Beryllium enthaltendem Siliziumkarbid und mittels eines Heißpreßverfahrens hergestellt ist. In der Substratstruktur ist eine Anzahl von Drähten ausgebildet, die sich von der einen Hauptfläche an die die Halbleiterplättchen angebondet werden sollen, zu der zu der ersten Fläche parallelen anderen Hauptfläche (d.h. in Richtung seiner Tiefe) erstrecken. Das so hergestellte Substrat kann eine hohe mechanische Festigkeit, hohe thermische Leitfähigkeit, hohe elektrische Isolationseigenschaften sowie einen thermischen Ausdehnungskoeffizienten aufweisen, der dem von Silizium ähnlich ist.Preferred exemplary embodiments of the invention are briefly presented below. The substrate structure exists from a sintered structure made from silicon carbide containing a little beryllium and by means of a hot pressing process is made. A number of wires are formed in the substrate structure extending from the one Main surface to which the semiconductor wafers are bonded should extend to the other main surface parallel to the first surface (i.e. in the direction of its depth). The substrate thus produced can have high mechanical strength, high thermal conductivity, high have electrical insulation properties and a coefficient of thermal expansion that of silicon is similar.

Zur Herstellung der Substratstruktur werden die folgenden Schritte durchgeführt. Parallele Drähte, die sichThe following steps are carried out to produce the substrate structure. Parallel wires that go

-"18 -- "18 -

in einer Richtung erstrecken, werden in der Oberfläche eines flachen Vorpreßlings ausgebildet, der aus einem Pulver von Siliziumkarbid besteht, das ein wenig Berylliumoxid enthälr. Ein Block, der dadurch gebildet ist, drß ein Stapel von Vorformlingen durch Heißpressen zusammengepreßt wird, wird in einer Richtung senkrecht zu der Richtung, in der sich die Drähte erstrecken, in Scheiben geschnitten, um die Substrate zu bilden.extending in one direction are formed in the surface of a flat parison made of a Powder consists of silicon carbide, which contains a little beryllium oxide. A block formed by it, press a stack of preforms is hot pressed together in a direction perpendicular to the Direction in which the wires extend, sliced to form the substrates.

Die Substratstruktur besitzt eine Verdrahtungsschicht, die auf einer oder auf beiden Hauptflächen ausgebildet ist. Die Verdrahtungsschicht wird mittels Photolithografie hergestellt. Die so hergestellte Verdrahtungsschicht hat eine geschichtete (laminierte) Leiterbahnstruktur, bei der Isolationsschichten und Metallschichten abwechselnd aufeinandergelegt sind. Die Halbleiterplättchen werden an eine der Haupflachen angebondet, und die Anschlüsse werden an der anderen Hauptfläche befestigt. Das Siliziumkarbid enthält eine kleine Menge von Beryllium, d.h. der heißgepreßte Block enthält 0,1 bis 3r5 Gewichtsprozent an Beryllium.The substrate structure has a wiring layer formed on one or both of the main surfaces. The wiring layer is produced by means of photolithography. The wiring layer produced in this way has a layered (laminated) conductor track structure in which insulation layers and metal layers are alternately placed on top of one another. The dies are bonded to one of the major surfaces and the terminals are attached to the other major surface. The silicon carbide containing a small amount of beryllium, the hot-pressed block that contains 0.1 to 3 r 5 weight percent of beryllium.

Das Rohmaterial des Siliziumkarbids sollte nicht mehr als 0,1 Gewichtsprozent Aluminium und nicht mehr als 0,1 Gewichtsprozent Bor enthalten. Vorzugsweise enthält es weder Aluminium noch Bor. Das Siliziumkarbid-Rohmaterial sollte nicht mehr als 0,4 Gewichtsprozent an überschüssigem (oder freiem) Kohlenstoff enthalten. Beryllium wird in der Form von Berylliumoxid dem pulverförmigen Siliziumkarbid zugesetzt. Der heißgepreßte Block enthält 0,1 bis 3,5 Gewichtsprozent Beryllium, wenn 0,5 bis 14 Gewichtsprozent Berylliumoxid hinzugesetzt werden. Der Heißpreßvorgang wird bei einer Temperatur zwischen etwa 1.850 bis etwa 2.500 0C ausgeführt. Als Ergebnis davon zeigt die gesinterte Struktur eine Dichte von wenigstens 90 % des theoretischen Wertes von Siliziumkarbid.The raw material of silicon carbide should contain not more than 0.1% by weight of aluminum and not more than 0.1% by weight of boron. Preferably it does not contain aluminum or boron. The silicon carbide raw material should contain no more than 0.4% by weight of excess (or free) carbon. Beryllium is added to powdered silicon carbide in the form of beryllium oxide. The hot pressed ingot contains 0.1 to 3.5 weight percent beryllium when 0.5 to 14 weight percent beryllium oxide is added. The hot pressing is carried out at a temperature between about 1,850 to about 2,500 0 C. As a result, the sintered structure exhibits a density of at least 90% of the theoretical value of silicon carbide.

ORIGINALORIGINAL

Diese und andere Ziele, neuen Merkmale und Vorteile der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen im einzelnen erläutert. In den Zeichnungen sind mit gleichen Bezugszeichen gleiche Teile bezeichnet.These and other objects, novel features, and advantages of the present invention are discussed below Referring to the drawings explained in detail. In the drawings, the same reference numerals are used the same parts are designated.

Die Fig. 1 bis 6 zeigen in perspektivischen Darstellungen die aufeinanderfolgenden Schritte zu Herstellung einer Substratstruktur gemäß der vorliegenden Erfindung; FIGS. 1 to 6 show the successive representations in perspective Steps for making a substrate structure according to the present invention;

Fig. 7 zeigt eine perspektivische Darstellung einesFig. 7 shows a perspective view of a

anderen Beispieles für einen Herstellungsprozeß einer Substratstruktur gemäß der Erfindung;Another example of a manufacturing process of a substrate structure according to the invention;

Fig. 8 zeigt einen vergrößerten Schritt durch ein Beispiel für einen Teil des Substrates,Fig. 8 shows an enlarged step through an example of part of the substrate,

in dem Leiterbahnschichten auf der Substratstruktur ausgebildet sind;in which conductor track layers are formed on the substrate structure;

Fig. 9 zeigt einen Querschnitt durch ein Ausführungsbeispiel einer Halbleitervorrichtung, in der die Substratstruktur der vorlie9 shows a cross section through an exemplary embodiment of a semiconductor device, in which the substrate structure of the present

genden Erfindung eingesetzt ist.lowing invention is used.

Fig. 10 zeigt einen Querschnitt durch ein anderes Ausführungsbeispiel einer Halbleitervorrichtung, bei der die Substratstruktür nach der vorliegenden Erfindung einFig. 10 shows a cross section through another embodiment of a semiconductor device, in which the substrate structure according to the present invention

gesetzt ist, und
Fig. 11 zeigt einen Querschnitt durch ein weiteresis set, and
Fig. 11 shows a cross section through another

Ausführungsbeipiel einer Halbleitervorrichtung, bei der die Substratstruktur nach der vorliegenden Erfindung verwenExemplary embodiment of a semiconductor device in which the substrate structure use according to the present invention

det wird.will be.

Die Pig. 1 bis 6 zeigen in perspektivischen Darstellungen die Herstellungsschritte für ein Ausführungsbeispiel einer Substratstruktur gemäß der vorliegenden Erfindung. The Pig. 1 to 6 show, in perspective representations, the manufacturing steps for an exemplary embodiment a substrate structure according to the present invention.

Zunächst wird eine kleine Menge von pulverförmigem Berylliumoxid (BeO) als Sinterhilfe mit pulverförmigem Siliziumkarbid (SiC) vermischt/Die Zusammensetzung der Pulvermischung ist im einzelnen in der japanischen Offenlegungsschrift Nr. 2591/1982 offenbart. Diese Pulvermischung wird in einer Preßform vorgeformt. Dieser Vorformungsschritt wird unter einem Druck von 100 bis 500 kg/cm'' bei Raumtemperatur durchgeführt. Der sich ergebende Vorformling 1 hat eine plattenartige Gestalt, die in Fig. 1 gezeigt ist. In diesem Zustand hat der Vorformling noch nicht die verschiedenen in Tabelle 1 aufgezählten Eigenschaften erreicht. First, a small amount of powdered beryllium oxide (BeO) is used as a sintering aid with powdery Silicon carbide (SiC) mixed / The composition of the powder mixture is detailed in Japanese Laid-Open Publication No. 2591/1982. This powder mixture is preformed in a compression mold. This preform step is carried out under a pressure of 100 to 500 kg / cm "at room temperature. The resulting preform 1 has a plate-like shape shown in FIG. In this state, the preform does not yet have the various properties listed in Table 1 are achieved.

In dem nächsten, in Fig. 2 dargestellten Schritt, werden auf die Oberfläche des Vorformlings ; eine gewünschte Anzahl von metallisierten Drähten (oder Leiterbahnschichten) 2, die in Streifen in einer Richtung angeordnet sind, aufgedruckt.In the next step, shown in FIG. 2, on the surface of the preform; a desired number of metallized wires (or conductor track layers) 2 arranged in strips in one direction.

Bei diesem Verfahren wird die bekannte Siebdrucktechnik angewendet. Jeder der beiden Leiter 2 hat beispielsweise eine Breite von 100 pm und eine Dicke von 10 ym. Bei diesem Ausführungsbeispiel wird Zirkonborid (ZrB2)/ das ausgezeichnete Verbindungseigenschaften mit Siliziumkarbid besitzt, als Material für die Leiter 2 verwendet. Der spezifische Widerstand von ZrB- beträgt etwa 10 Ω-cm. ZrB- kann durch Tantalborid (TaB) ersetzt werden, dessen spezifischerThe well-known screen printing technique is used in this process. Each of the two conductors 2 has, for example, a width of 100 μm and a thickness of 10 μm. In this embodiment, zirconium boride (ZrB 2 ) / which has excellent bonding properties with silicon carbide is used as the material for the conductors 2. The specific resistance of ZrB- is about 10 Ω-cm. ZrB- can be replaced by tantalum boride (TaB), its more specific

-4-4

Widerstand etwa 10 Ω-cm beträgt. Diese Materialen verschlechtern sich selbst dann nicht, wenn sie dem nachfolgend beschriebenen Heißpreßverfahr'en unterzogen werden.Resistance is about 10 Ω-cm. These materials deteriorate not even if they are subjected to the hot pressing process described below.

Danach wird eine gewünschte Anzahl von Vorformlingen 1, die identische Gestalt besitzen und mit Leitern 2 versehen sind, entsprechend der Fig. 3 aufeinandergelegt. Beispiels-Then a desired number of preforms 1, have the identical shape and are provided with conductors 2, according to FIG. 3 placed on top of one another. Example

3AD ORIGINAL3AD ORIGINAL

weise kann man die Zahl der aufeinandergelegten Vorformlinge so wählen, daß die sich gemäß der vorliegenden Erfindung ergebende Substratstruktur ungefähr eine quadratische Fläche hat, auf der die Halbleiterplättchen angebondet werden. Die sich ergebende, geschichtete Struktur wird durch ein (nicht dargestelltes) Vakuum-Heißpressen heißgepreßt. Die Heißpreßbedingungen sehen beispielsweise eine Temperatur von 2O5O°C in einem Umgebungsdruck von 1O~4 Torr und einen Druck von 290 kg/cm vor. Argon, Helium oder Stickstoff werden als Gasatmosphäre verwendet. Damit wird ein in Fig. 4 dargestellter heißgepreßter Block 3 hergestellt, bei dem die Verdrahtung 2 als interne, sich in einer Richtung erstreckende Drähte eingebettet ist. Von den Vorformlingen 1, die mit der nach oben zeigenden Verdrahtung 2 aufgeschichtet sind, hat der oberste verwendete Vorformling 1 vorzugsweise keine Leiter 2. Der heißgepreßte Block 3 hat einen Aufbau, bei dem die Leiter 2 nur an seinen beiden Endflächen nach außen frei liegen, wie dies die Fig. 4 zeigt. Diese Struktur ist für eine nachfolgende Behandlung geeignet. Dieser heißgepreßte Block 3 kann die in der Tabelle 1 aufgeführten ausgezeichneten Eigenschaften besitzen. Die Vorform- und Heißpreß-Bedingungen können jene sein, die in der japanischen offengelegten Patentschrift Nr. 2591/1982 offenbart sind (d.h. eine Temperatur von 1850 bis 2500 0C , einen Druck von 100 bis 300 kg/cm ). Die Vorform-rBedingungen können jedoch innerhalb eines Bereiches verändert werden, der keine Schwierigkeiten bei der Handhabung bringt. Die Heißpreß-Bedingungen sind vorzugsweise jene, die in dem vorliegenden Ausführungsbeispiel offenbart sind. the number of preforms placed one on top of the other can be chosen so that the substrate structure obtained according to the present invention has approximately a square area on which the semiconductor wafers are bonded. The resulting layered structure is hot pressed by a vacuum hot press (not shown). The hot pressing conditions provide, for example, a temperature of 2050 ° C. in an ambient pressure of 10-4 Torr and a pressure of 290 kg / cm. Argon, helium or nitrogen are used as the gas atmosphere. Thus, a hot-pressed block 3 shown in Fig. 4 is produced in which the wiring 2 is embedded as internal wires extending in one direction. Of the preforms 1 stacked with the wiring 2 pointing upwards, the uppermost preform 1 used preferably has no conductors 2. The hot-pressed block 3 has a structure in which the conductors 2 are exposed to the outside only at its two end faces, as FIG. 4 shows. This structure is suitable for subsequent treatment. This hot-pressed billet 3 can have excellent properties shown in Table 1. The Preform and hot press conditions may be those that are disclosed in Japanese Laid-Open Pat. No. 2591/1982 (ie, a temperature of 1850-2500 0 C, a pressure of 100 to 300 kg / cm). However, the preform conditions can be changed within a range that does not cause difficulties in handling. The hot press conditions are preferably those disclosed in the present embodiment.

Sodann wird entsprechend der Fig. 5 der heißgepreßte Block 3 in rechtem Winkel zu den Leitern 2 mit einer Diamantscheibe o.a. in Scheiben von vorgegebener Dicke, z.B. 0,5 bis 2 mm geschnitten. Die Schneidvorrichtung kann ein Laser oder ein Elektronenstrahl sein.Then, as shown in FIG. 5, the hot-pressed block 3 is at right angles to the conductors 2 with a Diamond disc or other cut into discs of a given thickness, e.g. 0.5 to 2 mm. The cutting device can be a laser or an electron beam.

Durch wiederholtes Zerschneiden des heißgepreßten Blocks 3 wird eine Anzahl von Substratstrukturen 4 hergestellt, von denen eine in Fig. 6 dargestellt ist. Die Substratstruktur 4 besitzt zwei Hauptflächen, die par^l-IeI zueinander verlaufen und an denen die abgeschnittenen Enden der Leiter 2 nach außen freigelegt sind. Eine dieser Hauptflächen dient als Fläche zum Anbonden von Halbleiterplättchen, während die andere als Fläche für die Kontakte von Anschlußleitern (Stiften) dient. Die Leiter 2 erstrecken sich durch die Substratstruktur 4 in die beiden Hauptflachen verbindenden Richtungen, nämlich in die Richtung der Tiefe der SubstratstrukturBy repeatedly cutting the hot-pressed block 3, a number of substrate structures 4 are produced, one of which is shown in FIG. The substrate structure 4 has two main surfaces, the par ^ l-IeI run towards each other and at which the cut ends of the conductors 2 are exposed to the outside. One of these main surfaces serves as a surface for bonding semiconductor wafers, while the other serves as a surface for the contacts of connecting conductors (pins) are used. The conductors 2 extend through the substrate structure 4 in the directions connecting the two main surfaces, namely in the direction of the depth of the substrate structure

Zur Herstellung der Substratstruktur 4 kann das in Fig. 7 dargestellte Verfahren anstelle des in Fig. 3 dargestellten Verfahrens eingesetzt werden. Das Verfahren nach der Fig. 7 ist dadurch gekennzeichnet, daß die metallisierte Verdrahtung 2 sowohl auf der einen Hauptoberfläche des Vorformlings 1 wie auf der anderen, sich parallel zu der ersten erstreckenden Hauptfläche ausgebildet wird. Jeder der Leiter 2 besitzt beispielsweise eine Breite von 50.ym und eine Dicke von 10 ym. Wenn die Vorformlinge 1 aufeinandergelegt werden, so sind die entsprechenden, aufeinander entgegengesetzten Seitenflächen gebildeten Leiter 2 aneinandergelegt. Zu diesem Zweck werden die entsprechenden Leiter 2 jeweils mit identischer Gestalt auf verschiedenen Vorformlingen 1 ausgebildet. Die so aufeinandergelegten Leiter 2 werden zu einer integrierten Struktur heißgepreßt, so daß jeder der laminierten Leiter 2 eine Dicke von 20 ym besitzt.To produce the substrate structure 4, the method shown in FIG. 7 can be used instead of that in FIG. 3 method shown are used. The method according to FIG. 7 is characterized in that the metallized wiring 2 both on one main surface of the preform 1 and on the other is formed parallel to the first extending major surface. Each of the conductors 2 has, for example a width of 50 ym and a thickness of 10 ym. If the Preforms 1 are placed on top of one another, so are the corresponding, mutually opposite side surfaces formed conductors 2 placed against one another. To this For this purpose, the corresponding conductors 2 are each formed with an identical shape on different preforms 1. The thus stacked conductors 2 are hot-pressed into an integrated structure, so that each the laminated conductor 2 has a thickness of 20 μm.

Dies wirkt sich in Bezug auf eine Reduzierung der elektrischen Widerstände der Leiter 2 aus, welche sich durch die Substratstruktur 4 erstrecken.This has the effect of reducing the electrical resistances of the conductors 2, which result through the substrate structure 4 extend.

BAD ORIGINALBATH ORIGINAL

Die Substratstruktur 4 besteht hauptsächlich aus Siliziumkarbid, das einen kleinen Anteil an Beryllium enthält, so daß sie eine exzellente Eigenschaft bezüglich thermischer Abstrahlung und elektrischer Isolation zeigt und einen thermischen Ausdehnungskoeffizienten besitzt, der sich nur wenig von jenem von Silizium unterscheidet, und doch eine höhere mechanische Festigkeit besitzt.The substrate structure 4 consists mainly of silicon carbide, which has a small proportion of beryllium so that it exhibits excellent thermal radiation and electrical insulation properties and has a thermal expansion coefficient that differs only slightly from that of silicon, and yet has a higher mechanical strength.

Die oben genannten Eigenschaften können effektiv ausgenutzt werden, wenn die Substratstruktur 4 als elektrischThe above properties can be effectively exploited if the substrate structure 4 as electrical

10c isolierendes Substrat für eine Halbleitervorrichtung wie z.B. einem Halbleiterleistungsmodul oder eine hochintegrierte Schaltung dienen. Weiterhin eignet sich die Substratstruktur 4 ausgezeichnet als Substrat zum Anbonden, weil die Verdrahtung 2 innerhalb der Sinterstruktur aus wenig Beryllium enthaltendem Siliziumkarbid durch einen Heißpreßvorgang als interne Verdrahtung integriert ist. Auf diese Weise ist es möglich, große Halbleiterplättchen mit hoher Dichte anzubonden, indem man zusätzlich auf den Schnittflächen mittels Photolithografie eine feine Verdrahtung bildet, und daran die Plättchen und die Leiter anbopdet.10c insulating substrate for a semiconductor device such as a semiconductor power module or a large scale integrated Serve circuit. Furthermore, the substrate structure 4 is excellent as a substrate for bonding because the wiring 2 within the sintered structure of silicon carbide containing little beryllium by a hot pressing process is integrated as internal wiring. In this way it is possible to produce large semiconductor wafers with high To be bonded tightly by additionally making fine wiring on the cut surfaces using photolithography forms, and attaches the platelets and the ladder to it.

Da die vorliegende Erfindung eine Heißpreßtechnik verwendet, kann das Formpressen unter Verwendung einer .***"'' großen Preßform mit niedrigen Kosten ausgeführt werden. Weiterhin kann in einem einzelnen Vorgang eine ganze Anzahl von Substratstrukturen 4 hergestellt werden. Aufgrund des Heißpreßvorganges wird die interne Verdrahtung in die Substratstruktur integriert, und innerhalb der Substratstruktur werden Blasen eliminiert. Im Ergebnis treten die Fläch-en nicht durch Blasen der Substratstruktur hindurch, so daß sehr wenig Löcher aufgrund von Blasen zurückbleiben, und die Oberflächenrauhigkeit der Schnittflächen ist sehr klein. Eine oder auch beide Schnittflächen können mittels Photolithografie mit einer feinen Verdrahtung versehen werden. Da die interne Verdrahtung und die SubstratstrukturSince the present invention uses a hot pressing technique, compression molding can be carried out at low cost using a. *** "" large die. Furthermore, a whole number of substrate structures 4 can be manufactured in a single operation Wiring is incorporated into the substrate structure, and bubbles are eliminated within the substrate structure. As a result, the surfaces do not pass through bubbles of the substrate structure, so that very few holes due to bubbles remain, and the surface roughness of the cut surfaces is very small Both cut surfaces can be provided with fine wiring by means of photolithography, as the internal wiring and the substrate structure

BAD ORIGINALBATH ORIGINAL

-:■ 24 --: ■ 24 -

integriert sind, kann kein Gas durch die Grenzflächen hindurchtreten. Demzufolge hat die Substratstruktur ausgezeichnete Dichtigkeitseigenschaften.are integrated, no gas can pass through the interfaces step through. As a result, the substrate structure is excellent Tightness properties.

Die Substratstruktur 4 kann als elektrisch isolierendes Substrat eingesetzt werden, indem auf eine oder auf beide seiner Flächen eine Verdrahtung aufgedruckt und gesintert wird.The substrate structure 4 can be used as an electrically insulating substrate by clicking on or on wiring is printed and sintered on both of its surfaces.

Fig. 8 zeigt einen vergrößerten Schnitt durch einen Teil des Substrates, in dem eine mehrschichtigte Verdrahtungsschicht mittels Photolithografie auf der Substratstruktur nach der vorliegenden Erfindung ausgebildet ist. In einer Verdrahtungsschicht 5 dieses Substrates sind Kupferschichten 6 über Endflächen der Leiter 2 angebondet, welche sich in Richtung der Tiefe durch die Substratstruktur 4 erstrecken. Auf der Oberseite der· Kupferschichten 6 sind zwei Sätze von KupferschichtenFig. 8 shows an enlarged section through part of the substrate in which a multilayer wiring layer formed on the substrate structure by photolithography according to the present invention is. In a wiring layer 5 of this substrate, copper layers 6 are bonded over end faces of the conductors 2, which extend through the substrate structure 4 in the direction of depth. On top of the Copper layers 6 are two sets of copper layers

7 und 8 aufeinanderfolgend angebondet. Zwei Isolationsschichten 9 und 10 SiO2 sind über der Substratstruktur 4 ausgebildet. Ein Plättchen 12 ist mit den obersten Kupferschichten 8 durch Anschlußelektroden 11 aus einem Pb-Sn-Lötmittel verbunden. Die Kupferschichten 6, 7 und7 and 8 bonded in succession. Two insulation layers 9 and 10 SiO 2 are formed over the substrate structure 4. A chip 12 is connected to the uppermost copper layers 8 by connecting electrodes 11 made of a Pb-Sn solder. The copper layers 6, 7 and

8 sind beispielsweise auf der gesamten Oberfläche mittels Elektronenstrahlverdampfung im Vakuum abgeschieden, und die gewünschte Konfiguration der Verdrahtung wird durch Anwendung der Photolithografie erreicht. Die SiO^-Schichten8 are deposited, for example, on the entire surface by means of electron beam evaporation in a vacuum, and the desired configuration of the wiring is achieved using photolithography. The SiO ^ layers

9 und 10 werden auf der gesamten Oberfläche mittels chemischen Abscheidens aus der Gasphase (CVD) abgeschieden, und die gewünschten Kontaktlöcher werden mit Hilfe von Photolithografie ausgebildet. Die Leiterbahnschicht 5 wird erzeugt, indem diese beiden Schritte wiederholt werden. Die KuDferschichten können bei einer anderen Technik wie z.B. dem Siebdruck oder einem Aufdampfen durch Masken hergestellt werden. Die SiO2-Schichten können mit Hilfe von anderen Techniken wie z.B. einem Plasma CVD-9 and 10 are deposited on the entire surface by chemical vapor deposition (CVD), and the desired contact holes are formed by photolithography. The conductor track layer 5 is produced by repeating these two steps. The copper layers can be produced using a different technique such as, for example, screen printing or vapor deposition using masks. The SiO 2 layers can be produced with the help of other techniques such as plasma CVD

t*AD ORIGINALt * AD ORIGINAL

Verfahren oder durch Aufsputtern ausgebildet werden.Process or by sputtering.

Vor der Bildung der Kuperschichten 6 kann die Hauptfläche der Substratstruktur 4, an der das Plättchen angebondet werden soll, poliert werden, bis sich eine ' Spiegelfläche ergibt, oder die Hauptfläche kann dünn mit Glas beschichtet werden. Dies kann die Anwendung der Photolithografie weiter erleichtern. : Bei dem in Fig. 8 dargestellten Substrat wird die in dem Plättchen 12 erzeugte Wärme über die gelöteten Anschlußelektroden 11 zu der Substratstruktur 4 hauptsächlich über die Kupferschichten übertragen. Da Kupfer eine ausgezeichnete Wärmeleitfähigkeit besitzt, wird die erzeugte Wärme sofot zu der Substratstruktur 4 übertragen. Dementsprechend wird die innerhalb des Plättchens 12 erzeugte Wärme wirksam von der Substratstruktur abgestrahlt.Before the formation of the copper layers 6, the main surface of the substrate structure 4 to which the platelet is to be bonded can be polished until a mirror surface is obtained, or the main surface can be coated thinly with glass. This can further facilitate the application of photolithography. : In the substrate shown in Fig. 8, the heat generated in the plate 12 is transferred to the substrate structure 4 via the soldered connection electrodes 11 mainly via the copper layers. Since copper has excellent thermal conductivity, the generated heat is immediately transferred to the substrate structure 4. Accordingly, the heat generated within the chip 12 is efficiently radiated from the substrate structure.

Selbst wenn das Siliziumplättchen 12 und die Substratstruktur 4 sich aufgrund von Wärme ausdehnen, so wird ein Ablösen usw. der gelöteten Anschlußelektrode 11 verhütet.Even if the silicon wafer 12 and the substrate structure 4 expand due to heat, peeling, etc. of the soldered terminal electrode 11 is prevented.

Dies ist dem Umstand zu verdanken, daß sie im wesentlichen gleiche thermische Ausdehnungskoeffizienten besitzen,,wie dies in der Tabelle 1 aufgeführt ist. Dementsprechend kann man Schaden, die durch thermische Ausdehnung verursacht werden, eliminieren, was bei dem Anschlußverfahren nach dem Stand der Technik, welches gelötete Anschlußelektroden verwendet, ein Hauptproblem darstellt. Bei der Fig. 8 kann Kupfer durch ein anderes Metall wie z.B. Aluminium, Gold, eine Silber-Palladium-Legierung oder durch Nickel ersetzt werden. Die SiO--Schichten können durch andere Isolationsfilme ersetzt werden, die einen kleinen thermischen Ausdehnungskoeffizienten von etwa 3,0 bis 3,5 χ 10 /0C besitzen, beispielsweise durch Filme aus Phosphorsilikatglas oder Borsilikatglas. Die Leiterbahnschicht 5 kann aus einerThis is due to the fact that they have essentially the same coefficients of thermal expansion, as shown in Table 1. Accordingly, damage caused by thermal expansion can be eliminated, which is a major problem in the prior art connection method using soldered connection electrodes. In FIG. 8, copper can be replaced by another metal such as aluminum, gold, a silver-palladium alloy or by nickel. The SiO - layers may be replaced by other insulating films which have a small thermal expansion coefficient of about 3.0 to 3.5 χ 10/0 C, for example by films of phosphor silicate glass or borosilicate glass. The conductor track layer 5 can consist of a

geschichteten Struktur bestehen mit drei oder mehr leitenden Schichten.layered structure consist of three or more conductive layers.

Wenn die Anschlüsse an den gegenüberliegenden Enden der Leiter 2 (d.h. an den unteren Endflächen in Fig. C), welche sich auf der der Verdrahtungsschicht 5 gegenüberliegenden Fläche der Substratstruktur 4 befinden, kontaktiert werden, so kann die Substratstruktur 4 als Basis für ein Gehäuse einer Halbleitervorrichtung verwendet werden.When the terminals are at the opposite ends of the conductors 2 (i.e. at the lower end faces in Fig. C), which are located on the surface of the substrate structure 4 opposite the wiring layer 5, contacted are, the substrate structure 4 can be used as a base for a housing of a semiconductor device will.

Die Fig. 9 zeigt einen Querschnitt durch ein Ausführungsbeispiel der Halbleitervorrichtung, bei der die zuvor beschriebene Substratstruktur 4 eingesetzt wird.FIG. 9 shows a cross section through an exemplary embodiment of the semiconductor device in which the substrate structure 4 described above is used.

Bei der Halbleitervorrichtung nach dem vorliegenden Ausführungsbeispiel ist die obere Fläche der Substrat-Struktur 4 mit einer einlagigen Leiterbahnschicht 16, die aus Kupferschichten 13 und 14 besteht, die mit den oberen Enden der Leiter 2 verbunden sind, und mit einer Isolationsschicht 15 aus SiO2 versehen. Zwei Plättchen sind an die Kupferschichten 14 mit Lötkontaktelektroden 17 angeschlossen. Dieses Beispiel zeigt ein hochintegriertes Multi-Chip-Modul. Eine Verschlußkappe 19, die ebenfalls aus einem einen kleinen Anteil von Beryllium enthaltendem Siliziumkarbid besteht, damit sie die gleiche Zusammensetzung wie die Substratstruktur 4 oder wie Mullit hat,, wird über der Substratstruktur 4 mit einem Dichtmittel 20 aus Glas oder aus Epoxidharz befestigt. Die Plättchen 18 werden durch die Verschlußkappe 19 hermetisch abgedichtet.In the semiconductor device according to the present embodiment, the upper surface of the substrate structure 4 is provided with a single-layer conductor layer 16 consisting of copper layers 13 and 14 connected to the upper ends of the conductors 2 and with an insulation layer 15 made of SiO 2 . Two platelets are connected to the copper layers 14 with solder contact electrodes 17. This example shows a highly integrated multi-chip module. A closure cap 19, which also consists of a small amount of beryllium containing silicon carbide so that it has the same composition as the substrate structure 4 or as mullite, is attached over the substrate structure 4 with a sealant 20 made of glass or epoxy resin. The platelets 18 are hermetically sealed by the closure cap 19.

Über der unteren Fläche der Substratstruktur 4 ist eine mehrschichtige Verdrahtungsschicht 26 gebildet; sie besteht aus Kupferschichten 21, 22, 23, welche elektrisch mit den unteren Enden der Drähte 2 verbunden sind, und aus zwei isolierenden Schichten 24, 25 aus Anschlußleiter 27 sind mit der unteren Fläche der äußerstenA multilayer wiring layer 26 is formed over the lower surface of the substrate structure 4; it consists of copper layers 21, 22, 23, which are electrically connected to the lower ends of the wires 2, and two insulating layers 24, 25 of connecting conductor 27 are with the lower surface of the outermost

JM) ORIGINAL JM) ORIGINAL

Kupferschichten 23 von jenen Kupferschichten 21, 22, 23 mittels eines Bindemittels 28 befestigt. Wenn Lot als Bindemittel 28 verwendet wird, so bestehen die Anschlußleiter 27 (Stifte) aus einem zur Kupfergruppe gehörendem Material. Wenn Silberlot als Bindemittel 28 verwendet wird, so bestehen die Anschlußleiter 27 aus Kovar. Die Anschlußleiter 27 verbinden die Plättchen 28 elektrisch mit der Außenseite über die Leiterbahnschicht 16, die Drähte 2 und die Verdrahtungsschicht 26.Copper layers 23 of those copper layers 21, 22, 23 attached by means of a binding agent 28. If solder is used as the binder 28, so exist Connection conductor 27 (pins) made of a material belonging to the copper group. If silver solder as a binder 28 is used, the connecting conductors 27 are made of Kovar. The connecting conductors 27 connect the platelets 28 electrically to the outside via the conductor track layer 16, the wires 2 and the wiring layer 26th

Ein Kühlrohr 29 ist derart angeordnet, daß es die Seiten der Substratstruktur 4 umgibt. Das Kühlrohr besteht aus einem Material mit kleinem thermischen Ausdehnungskoeffizienten, z.B. aus Molybdän oder einer Eisen-Nickel-Legierung. Das Kühlrohr 29 wird mit einem Kühlmedium wie z.B. Wasser, Freon, Flüssigstickstoff oder Flüssighelium versorgt, welches durch es hindurch fließt. Die von dem Plättchen 18 über die Leiterbahnschicht 16 und die Substratstruktur 4 abgeleitete Wärme wird durch die Wirkung eines solchen Kühlrohres 29 effizienter abgeführt. Um das Kühlrohr 29 anzubringen ist die Substratstruktur dünn, beispielsweise 5 mm. . Bei dem beschriebenen Ausführungsbeispiel wird die in"dem Plättchen 18 erzeugte Wärme über die Kupferschichten, welche eine ausgezeichnete Leitfähigkeit haben, zu der Substratstruktur 4 übertragen. Die Leiterbahnschicht 16 ist ebenfalls in der Lage, Wärme zu übertragen, weil sie eine einzelne Schicht ist. Zusätzlich sind die gelöteten Anschlußelektroden 17 über den Kupferschichten 13 angeordnet. Mit anderen Worten sind die gelöteten Anschlußelektroden 17 in Kontaktlöchern eingebettet, so daß sie in Kontakt mit der Substratstruktur 4 nur über die Kupferschichten 13 und 14 stehen. Demzufolge wird Wärme sehr viel besser über-A cooling tube 29 is arranged in such a way that it surrounds the sides of the substrate structure 4. The cooling pipe consists of a material with a low coefficient of thermal expansion, e.g. molybdenum or a Iron-nickel alloy. The cooling pipe 29 is filled with a cooling medium such as water, freon, liquid nitrogen or liquid helium flowing through it. The from the platelet 18 over the conductor track layer 16 and the substrate structure 4 is dissipated by the action of such a cooling tube 29 more efficiently discharged. In order to attach the cooling tube 29, the substrate structure is thin, for example 5 mm. . In the embodiment described, the in "the plate 18 generated heat via the copper layers, which have excellent conductivity are transferred to the substrate structure 4. the Conductor layer 16 is also capable of transferring heat because it is a single layer. In addition, the soldered connection electrodes 17 are arranged over the copper layers 13. In other words the soldered connection electrodes 17 are embedded in contact holes so that they are in contact with the Substrate structure 4 only over the copper layers 13 and 14 stand. As a result, heat is transmitted much better.

tragen. Die zu der Substratstruktur 4 übertragene Wärme wird dann zu deren Seitenflächen übertragen und wird aufgrund der Wirkung des Kühlrohres 29 sehr stark abgestrahlt. Da die Substratstruktur 4 eine exzellente thermische Leitfähigkeit besitzt, wird die zu der Substratstruktur 4 aufgrund der Kühlwirkung allein an deren Seitenflächen ausreichend abgeführt. Wärme wird weiterhin von der Verschlußkappe 19 abgeführt. Die die Leiterbahnschicht 16 bildende SiO2 -Schicht 15 und das Dichtungs-wear. The heat transferred to the substrate structure 4 is then transferred to its side surfaces and is radiated very strongly due to the effect of the cooling tube 29. Since the substrate structure 4 has excellent thermal conductivity, the cooling effect that leads to the substrate structure 4 is sufficiently dissipated on its side surfaces alone. Heat continues to be dissipated from the closure cap 19. The SiO 2 layer 15 forming the conductor track layer 16 and the sealing

mittel 20 werden sehr viel dünner gemacht als die Verschlußkappe 19. Obgleich beide niedrige thermische Leitfähigkeiten besitzen, wird die Wärme ebenfalls zu der Verschlußkappe 19 übertragen. Die Verschlußkappe 19 trägt ebenfalls zur Wärmeableitung bei, weil sie aus einem Material mit einer ausgezeichneten thermischen Leitfähigkeit besteht. Bei einem anderen Ausführungsbeispiel kann die Abführung der in dem Plättchen 18 erzeugten Wärme in ausreichendem Umfang ausgeführt werden, übrigens kann dann, wenn kein besonderes Bedürfnis für eine Wärmeabführung aus dem Plättchen 18 besteht, die Leiterbahnschicht 16 auf der oberen Seite der Substratstruktur 4 einen mehrlagigen Aufbau haben.medium 20 are made much thinner than cap 19. Although both have low thermal conductivities have, the heat is also transferred to the closure cap 19. The closure cap 19 carries also contribute to heat dissipation because they are made of a material with excellent thermal conductivity consists. In another embodiment, the dissipation of the heat generated in the plate 18 can can be carried out to a sufficient extent, by the way then, when there is no particular need for heat dissipation from the plate 18, the conductor track layer 16 have a multilayer structure on the upper side of the substrate structure 4.

Wie zuvor beschrieben, können weiterhin die gelöteten Anschlußelektroden vor einer Beschädigung geschützt werden.As described above, furthermore, the soldered connection electrodes can be protected from damage.

Da die Substratstruktur 4 eine hohe mechanische Festigkeit besitzt, kann die Festigkeit des Bauteils verbessert werden. Weil das Anhaften zwischen der Substratstruktur und den Leitern 2 sehr gut ist, kann weiterhin die Luftdichte der Abdichtung verbessert werden.Since the substrate structure 4 has high mechanical strength, the strength of the component can be improved will. Since the adhesion between the substrate structure and the conductors 2 is very good, the airtightness can continue the seal can be improved.

Die Fig. 10 zeigt einen Schnitt durch ein weiteres Ausführungsbeispiel einer Halbleitervorrichtung, bei der die bislang beschriebene Substratstruktur eingesetzt ist.Fig. 10 shows a section through a further embodiment a semiconductor device employing the substrate structure described so far.

Diese Ausführungsform zeigt in Form eines Beispiels eine Ein-Chip-Struktur, die nur mit einem Plättchen 18 ausge-This embodiment shows, by way of example, a One-chip structure, which is equipped with only one plate 18

BAD ORIGINALBATH ORIGINAL

stattet ist. Eine Verschlußkappe 19a ist mit darauf befindlichen Kühlrippen 30 ausgestattet. Obgleich dies nicht dargestellt ist, kann wie bei dem Ausführungsbeispiel der Fig. 9 ein die Substratstruktur 4 umgebendes Kühlrohr vorgesehen sein. Die Abdichtung der Verschlußkappe 19 wird durch eine Struktur bewirkt, bei der eine Metallschicht 33 zwischen Metallschichten 31 und 3 2 gelegt ist. Die Metallschichten 31 und 3 2 bestehen aus Ti, das ausgezeichnet an dem Oxidfilm anhaftet. Die Metallschicht 33 besteht aus einer Gold-Zinn-Legierung, um an dem Ti anzuhaften. Die Anschlußleiter 27 werden direkt an den unteren Enden der Leiter 2 mit einem Bindemittel 28 kontaktiert.is equipped. A closure cap 19a is on it located cooling fins 30 equipped. Although this is not shown, as in the exemplary embodiment in FIG. 9, a structure surrounding the substrate structure 4 can be used Cooling tube be provided. The sealing of the cap 19 is effected by a structure at which a metal layer 33 is placed between metal layers 31 and 32. The metal layers 31 and 3 2 are made made of Ti, which has excellent adhesion to the oxide film. The metal layer 33 consists of a gold-tin alloy, to adhere to the Ti. The connecting conductors 27 are directly at the lower ends of the conductors 2 contacted with a binder 28.

Bei dem vorliegenden Ausführungsbeispiel wird die in dem Plättchen 18 erzeugte Wärme von der Substratstruktur 4 und den Kühlrippen 30 abgestrahlt. Die Übertragung der Wärme zu der Substratstruktur 4 ist so wie bei dem Ausführungsbeispiel der Fig. 9. Die Wärmeübertragung zu der Verschlußkappe 19a und zu den Kühlrippen 30 ist gegenüber dem Ausführungsbeispiel der Fig. 9 verbessert. Da die Metallschichten 31, 32, 33 als Dichtmittel verwendet werden anstelle von Glas und Epoxidharz bei dem vorhergehenden Ausführungsbeispiel, wird mehr Wärme zu der Verschlußkappe 19a übertragen. Die Verschlußkappe 19a und die Kühlrippen 30 tragen in großem Umfang zu der Wärmeabstrahlung bei, weil sie aus einem Material mit einer sehr guten thermischen Leitfähigkeit und einer identischen Zusammensetzung wie jener der Substratstruktur 4 bestehen.In the present embodiment, the heat generated in the die 18 is removed from the substrate structure 4 and the cooling fins 30 blasted. The transfer of heat to the substrate structure 4 is like that in the embodiment of FIG. 9. The heat transfer to the closure cap 19a and to the cooling fins 30 is improved over the exemplary embodiment in FIG. 9. As the metal layers 31, 32, 33 as a sealant are used instead of glass and epoxy resin in the previous embodiment, more will be Transfer heat to the closure cap 19a. The cap 19a and the cooling fins 30 contribute to a large extent to the heat radiation because they are made of one material with a very good thermal conductivity and a identical composition as that of the substrate structure 4 exist.

Bei dem vorliegenden Ausführungsbeispiel ist wie bei dem Ausführungsbeispiel der Fig. 9 es möglich, eine Beschädigung der gelöteten Anschlußelektroden zu verhindern und die Festigkeit des Gehäuses und die Luftdichte des Gehäuses zu verbessern.In the present embodiment, as in the embodiment of Fig. 9, damage is possible of the soldered connection electrodes and the strength of the housing and the airtightness of the To improve housing.

Die Verschlußkappe 19a und die Kühlrippen 30 sind aneinander mit einem Klebmittel befestigt, nachdem sie getrennt voneinander ausgebildet worden sind. Alternativ dazu kann der Körper einer Sinterstruktur mit einem La-er hergestellt werden.The cap 19a and the cooling fins 30 are attached to each other with an adhesive after being formed separately from each other. Alternatively the body of a sintered structure with a la-er can do this getting produced.

Die Fig. 11 zeigt ein weiteres Ausführungsbeispiel einer Halbleitervorrichtung, bei der die (nicht dargestellten) Anschlußflecken des Plättchens und die Anschlußleiter zu der Verdrahtung der Substratstruktur mit Drähten verbunden sind.Fig. 11 shows another embodiment of a A semiconductor device in which the pad (not shown) of the die and the leads connected to the wiring of the substrate structure with wires are.

In dem Zentralteil der Substratstruktur 4 ist eine Kupferschicht 13a angeordnet, die simultan mit den Kupferschichten 13 gebildet wird. Das Plättchen 18 ist über der Kupferschicht 13a mittels einer eutektischen Gold-Silizium-Schicht 34 angebondet. Anschlußdrähte 35 liefern die Verbindungen zwischen den Kupferschichten 14 und den Anschlußflecken auf der Oberseite des Plättchens 18. Die Zahl der Ausgangsanschlüsse kann vergrößert werden, weil die Kupferschichten 14 mittels Photolithografie gebildet werden können. Die Anchlußdrähte 25 bestehen aus Aluminium und sind mittels Ultraschall angebondet. Die Verschlußkappe 19a und die Substratstruktur 4 sind miteinander mittels Metallschichten 13b, 36 und 37 verbunden. Die Metallschicht 13b ist eine Kupferschicht, die simultan mit den Kupferschichten 13 gebildet wird. Die Metallschicht 37 besteht aus einer Gold-Zinn-Legierung, die Metallschicht 36 besteht aus Kupfer. Ein Kühlrohr kann in gleicher Weise wie bei der Fig. 9 vorgesehen sein. Bei dem vorliegenden Ausführungsbeispiel wird die in dem Plättchen 18 erzeugte Wärme hauptsächlich von der Substratstruktur 4 abgeführt. Ebenso wie bei dem Ausführungsbeispiel der Fig. 10 wird Wärme ebenfalls durch die Kühlrippen 30 abgeführt. Da die in Kontakt mit der Substratstruktur 4 stehenden Fläche des Plättchens 18 groß ist, ist die Wärmeübertragung zu derIn the central part of the substrate structure 4, a copper layer 13a is arranged, which is simultaneous with the copper layers 13 is formed. The plate 18 is above that Copper layer 13a by means of a eutectic gold-silicon layer 34 bonded. Lead wires 35 provide the connections between the copper layers 14 and the connection pads on the top of the plate 18. The number of output connections can be increased because the copper layers 14 can be formed by means of photolithography. The connecting wires 25 are made of aluminum and are bonded using ultrasound. The closure cap 19a and the substrate structure 4 are mutually by means Metal layers 13b, 36 and 37 connected. The metal layer 13b is a copper layer that is simultaneous with the copper layers 13 is formed. The metal layer 37 consists of a gold-tin alloy, the metal layer 36 consists made of copper. A cooling pipe can be provided in the same way as in FIG. 9. In the present embodiment, the heat generated in the chip 18 is mainly carried away from the substrate structure 4. As in the embodiment of FIG. 10, heat becomes likewise discharged through the cooling fins 30. Since the surface of the in contact with the substrate structure 4 Plate 18 is large, the heat transfer to the

BAD ORIGINALBATH ORIGINAL

- 3Ί: -- 3Ί : -

Substratstruktur 4 ausgezeichnet.Substrate structure 4 excellent.

Bei dem vorliegenden Ausführungsbeispiel kann eine Beschädigung wie z.B. ein Abschälen der Plättchen verhindert werden. Wie bei dem Ausführungsbeispiel der Fig. 9 ist es möglich, die Festigkeit und die Luftdichte des Gehäuses zu verbessern.In the present embodiment, damage such as peeling off of the flakes can be prevented will. As in the embodiment of FIG. 9, it is possible to improve the strength and air density of the To improve housing.

Die vorliegende Erfindung ist nicht auf die insoweit beschriebenen Ausführungsbeispiele beschränkt, sondern kann in vielerlei Art und Weise abgeändert werden.The present invention is not restricted to the exemplary embodiments described so far, but rather can be modified in many ways.

Beispielsweise kann das einen kleinen Anteil von Beryllium enthaltende Siliziumkarbid (SiC) der Substratstruktur 4 durch ein elektrisch isolierendes Material mit hoher thermischer Leitfähigkeit ersetzt werden, beispielsweise durch Siliziumnitrid (S13N.) oder durch Bornitrid (BN).For example, the silicon carbide (SiC) containing a small proportion of beryllium can be used in the substrate structure 4 be replaced by an electrically insulating material with high thermal conductivity, for example by silicon nitride (S13N.) or by boron nitride (BN).

Die Gestalt (das Muster) der Leiter (Drähte) 2 auf dem Vorformling 1 oder die Schneidrichtung des heißgepreßten Blocks 3 sind ebenfalls nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Die Leiter (Drähte) 2 können ebenfalls aus Wolfram, Molybdän oder Tantal bestehen.The shape (pattern) of the conductors (wires) 2 on the preform 1 or the cutting direction of the hot-pressed one Blocks 3 are also not limited to the exemplary embodiments described limited. The conductors (wires) 2 can also consist of tungsten, molybdenum or tantalum.

Damit ist es gemäß der vorliegenden Erfindung möglich, leicht eine Substratstruktur herzustellen, die ausgezeichnete Eigenschaften in Bezug auf die Wärmeabstrahlung und elektrische Isolation besitzt, und die mit einer internen Verdrahtung versehen ist.It is thus possible according to the present invention, easy to manufacture a substrate structure which has excellent heat radiation properties and has electrical insulation, and which is provided with internal wiring.

Natürlich sind die oben beschriebenen Anordnungen für die Prinzipien der vorliegenden Erfindung nur beispielhaft. Andere Anordnungen können durch die Fachleute leicht in einer Weise getroffen werden, die die Prinzipien der vorliegenden Erfindung verkörpern und in deren Schutzumfang fallen.Of course, the arrangements described above are only exemplary of the principles of the present invention. Other arrangements can readily be made by those skilled in the art in a manner that is consistent with the principles embody and fall within the scope of the present invention.

RS/JGRS / JG

BADBATH

Yl.Yl.

- Leersette- Leersette

BAD ORIGINALBATH ORIGINAL

Claims (52)

3340Ü263340Ü26 I1ATKN TA N WA LT KI 1 ATKN TA N WA LT K STREHL SCUÜBEL-HOPF SCHULZSTREHL SCUÜBEL-HOPF SCHULZ WIDENMAYERSTKASSE 17. D-HOOO MÜNCHEN 22WIDENMAYERSTKASSE 17. D-HOOO MUNICH 22 HITACHI, LTD.HITACHI, LTD. DEA-26300 -\ -j . November 1983DEA-26300 - \ -j. November 1983 Verdrahtungssubstrat, Verfahren zu seiner Herstellung, sowie eine damit versehene Halbleitervorrichtung A wiring substrate, a method of manufacturing it , and a semiconductor device provided therewith E&tentansprücheE & tent claims \ 1 . j Substratstruktur, gekennzeichnet durch: eine heißgepreßte gesinterte Platte (4) mit einer ersten und einer zweiten Hauptflache, wobei die gesinterte Platte (4) eine Anzahl von Leitern (2) umfaßt, die sich zwischen der ersten und der zweiten Hauptfläche derart erstrecken, daß die beiden Enden eines jeden Leiters (2) jeweils an der ersten und der zweiten Hauptfläche nach außen freiliegen. \ 1. j substrate structure characterized by: a hot-pressed sintered plate (4) having first and second major surfaces, the sintered plate (4) including a number of conductors (2) extending between the first and second major surfaces such that the two ends of each conductor (2) are exposed to the outside on the first and the second main surface. 2. Substratstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die gesinterte Platte aus Siliziumkarbid besteht, das etwa 0,1 bis 3,5 Gew-% Beryllium enthält.2. substrate structure according to claim 1, characterized in that the sintered plate made of silicon carbide consists, which contains about 0.1 to 3.5 wt% beryllium. BAD ORIGINALBATH ORIGINAL 3. Substratstruktur nach Anspruch 2, dadurch g ekennzeichnet, daß die Leiter (2) aus Zirkonborid bestehen.3. Substrate structure according to claim 2, characterized in that the conductors (2) are made of zirconium boride. 4. Substratstruktur nach Anspruch 3, dadurch gekennzeichnet, daß das Zirkonborid ZrB2 ist.4. Substrate structure according to claim 3, characterized in that the zirconium boride is ZrB 2 . 5. Substratstruktur nach Anspruch 2, dadurch gekennzeichnet, daß die Leiter aus Tantalborid bestehen.5. Substrate structure according to claim 2, characterized in that the conductors consist of tantalum boride. 6. Substratstruktur nach Anspruch 5, dadurch gekennzeichnet, daß das Tantalborid TaB ist.6. Substrate structure according to claim 5, characterized in that the tantalum boride is TaB. 7. Substratstruktur nach Anspruch 2, dadurch gekennzeichnet, daß 5 von der ersten und der zweiten Hauptfläche wenigstens eine eine Spiegelfläche hat.7. substrate structure according to claim 2, characterized in that 5 of the first and the second main surface at least one has a mirror surface. 8. Substratstruktur nach Anspruch 2, dadurch gekennzeichnet, daß die erste und die zvjeite Hauptfläche parallel zueinander und senkrecht zu den Leitern (2) orientiert sind.8. substrate structure according to claim 2, characterized in that the first and the second main surface are oriented parallel to one another and perpendicular to the conductors (2). BAD ORIGINALBATH ORIGINAL 9. Substratstruktur nach Anspruch 1, dadurch gekennz eichnet, daß9. substrate structure according to claim 1, characterized in that die gesinterte Platte aus Siliziumnitrid besteht.the sintered plate is made of silicon nitride. 10. Substratstruktur nach Anspruch 1, dadurch gekennzeichnet, daß10. substrate structure according to claim 1, characterized marked that die gesinterte Platte aus Bornitrid besteht.the sintered plate is made of boron nitride. 11. Verfahren zur Herstellung eines Substrates, gekennzeichnet durch folgende Verfahrensschritte: 11. A method for producing a substrate, characterized by the following process steps: (a) Zubereiten eines Materialpulvers für ein gesintertes Substrat;(a) preparing a material powder for a sintered substrate; (b) Formen des Pulvers zu einer Anzahl von Vorformlingen (1) von identischer flacher Gestalt, von denen jeder zwei Oberflächen besitzt;(b) forming the powder into a number of preforms (1) of identical flat shape, each of which has two surfaces; (c) Bedrucken der Oberflächen von ausgewählten Vorformlingen mit einer Verdrahtung in Streifenform;(c) printing the surfaces of selected preforms with wiring in strip form; (d) Aufstapeln der bedruckten Vorformlinge (1) derart, daß das meiste der auf einen der Vorformlinge aufgedruckten Verdrahtung von einem anderen Vorformling bedeckt wird;(d) stacking the printed preforms (1) in such a way that most of the wiring printed on one of the preforms is from another preform is covered; (e) Heißpressen der aufgestapelten Vorformlinge zu einem Block und(e) hot pressing the stacked preforms into a block and (f) Zerschneiden des heißgepreßten Blocks entlang einer Ebene, die alle Verdrahtungen kreuzt, um eine Anzahl(f) Cutting the hot-pressed block a number along a plane crossing all of the wirings von Substratstrukturen (4) zu bilden, von denen jede erste und zweite Hauptflächen besitzt, in denen eine Anzahl von Leitern (2) gebildet sind, welche sich zwischen der ersten und der zweiten Hauptfläche derart erstrecken, daß die beiden Enden von einem jeden dieser Leiter (2) jeweils an der ersten und der zweiten Hauptfläche nach außen freigelegt sind.of substrate structures (4) to form, each of which has first and second major surfaces in which a number of conductors (2) are formed which extend between the first and the second main surface extend in such a way that the two ends of each of these conductors (2) are connected to the first and the second major surface are exposed to the outside. 12. Verfahren zur Herstellung eines Substrates nach Anspruch 11, dadurch gekennzeichnet, daß das Pulver Siliziumkarbid ist welches 0,5 bis 14 Gew-% Berylliumoxid enthält, so daß die Substratstrukturen (4) aus Siliziumkarbid bestehen, welches 0,1 bis 3,5 Gew-% Beryllium enthält.12. A method for producing a substrate according to claim 11, characterized in that the powder is silicon carbide which is 0.5 to 14% by weight Contains beryllium oxide, so that the substrate structures (4) consist of silicon carbide, which is 0.1 to 3.5% by weight Contains beryllium. 13. Verfahren zur Herstellung eines Substrates nach Anspruch 12, dadurch gekennzeichnet, daß das Zerschneiden in dem Verfahrensschritt (f) entlang einer Ebene erfolgt, welche senkrecht zu den Leitern (2) ist, so daß die Substratstrukturen (4) eine vorgegebene Dicke haben.13. Process for the production of a substrate according to Claim 12, characterized in that the cutting in process step (f) along takes place in a plane which is perpendicular to the conductors (2), so that the substrate structures (4) have a predetermined Have thickness. 14. Verfahren zur Herstellung eines Substrates nach Anspruch 12, dadurch gekennzeichnet, daß die Verdrahtung aus Zirkonborid besteht.14. A method for producing a substrate according to claim 12, characterized in that the wiring is made of zirconium boride. BAD ORIGINALBATH ORIGINAL 15. Verfahren zur Herstellung eines Substrates nach Anspruch 14, dadurch gekennzeichnet, daß das Zirkonborid ZrB2 ist.15. A method for producing a substrate according to claim 14, characterized in that the zirconium boride is ZrB 2 . 16. Verfahren zur Herstellung eins Substrates nach16. Process for the production of a substrate according to Anspruch 12, dadurch gekennzeichnet, daß die Verdrahtung aus Tantalborid besteht.Claim 12, characterized in that the wiring consists of tantalum boride. 17. Verfahren zur Herstellung eines Substrates nach Anspruch 16, dadurch gekennzeichnet, daß das Tantalborid TaB ist.17. A method for producing a substrate according to claim 16, characterized in that the tantalum boride is TaB. 18. Verfahren zur Herstellung eins Substrates nach Anspruch 12, dadurch gekennzeichnet, daß der Verfahrensschritt (c) als Unter-Verfahrensschritt (h) das Ausbilden einer Verdrahtung von identischer Gestalt sowohl auf einer ersten Oberfläche eines ersten Vorformlings und auf einer zweiten Oberfläche eines zweiten Vorformlings umfaßt, welche aus den Vorformlingen ausgewählt sind, und daß der Verfahrensschritt (d) einen Unterverfahrensschritt (i) umfaßt, bei dem die ersten und die zweiten Oberflächen einander gegenübergelegt werden und die Verdrahtung von identischer Gestalt integriert wird.18. A method for producing a substrate according to claim 12, characterized in that process step (c) as sub-process step (h) forming wiring of identical shape on both a first surface of a first preform and on a second surface of a second preform selected from the preforms are, and that the process step (d) comprises a sub-process step (i) in which the first and the second surfaces are opposed to each other and the wiring of identical shape is integrated will. 19. Verfahren zur Herstellung eines Substrates nach Anspruch 12, dadurch gekennzeichnet, daß in einem Verfahrensschritt (j) von der ersten und der zweiten Hauptfläche der Substratstruktur wenigstens eine poliert wird, um eine Spiegelfläche zu bilden.19. A method for producing a substrate according to claim 12, characterized in that in a method step (j) from the first and the second main surface of the substrate structure at least one is polished to form a mirror surface. 20. Verfahren zur Herstellung eines Substrates nach Anspruch 11, dadurch gekennzeichnet, daß das Pulver aus Siliziumnitrid besteht.20. A method for producing a substrate according to claim 11, characterized in that the powder consists of silicon nitride. 21. Verfahren zur Herstellung eines Substrates nach Anspruch 11, dadurch gekennz eichnet, daß das Pulver aus Bornitrid besteht.21. A method for producing a substrate according to claim 11, characterized in that the powder consists of boron nitride. 22. Verfahren zur Herstellung eins Substrates nach Anspruch 11, dadurch gekennz eichnet, daß in einem weiteren Verfahrensschritt (k) mittels Photolithografie auf wenigstens einer der beiden Hauptflachen eine Leiterbahnschicht (5, 16) gebildet wird, welche aus einer Anzahl von leitenden Schichten (6, 7, 8; 13, 14) besteht, von denen die unterste mit der Verdrahtung (2) verbunden ist, und aus einer Anzahl von Isolationsschichten (9, 10, 15) besteht, die jeweils zwischen den einander benachbarten gleitenden Schichten (6, 7, 8, 13, 14) gebildet sind und eine Anzahl von Kontaktlöchern aufweisen, um Verbindungen zwischen den verschiedenen leitenden Schichten bereitzustellen.22. A method for producing a substrate according to claim 11, characterized in that in a further process step (k) by means of photolithography on at least one of the two main surfaces a conductor track layer (5, 16) is formed which consists of a number of conductive layers (6, 7, 8; 13, 14), of which the lowest with the wiring (2) is connected, and consists of a number of insulation layers (9, 10, 15), each between each other adjacent sliding layers (6, 7, 8, 13, 14) are formed and have a number of contact holes to Provide connections between the various conductive layers. BAD ORIGINALBATH ORIGINAL 23. Halbleitervorrichtung, gekennzeichnet durch:23. Semiconductor device, featured by: (a) eine Substratstruktur, die aus einer heißgepreßten gesinterten Platte (4) mit einer ersten und einer zweiten Hauptfläche besteht,(a) a substrate structure consisting of a hot-pressed sintered plate (4) having a first and a second Main area consists of (b) einer Anzahl von Leitern (2), die in der gesinterten Platte (4) derart ausgebildet sind, daß sie sich zwischen der ersten und der zweiten Hauptfläche so erstrecken, daß ihre beiden Enden an der ersten und der zweiten Hauptfläche jeweils nach außen freigelegt sind,(b) a number of conductors (2) formed in the sintered plate (4) so that they are sandwiched between the first and second major surfaces extend so that their both ends on the first and second major surfaces are each exposed to the outside, (c) eine Leiterbahnschicht (5, 16), die auf wenigstens einer der beiden Hauptflächen ausgebildet ist und die aus(C) a conductor track layer (5, 16) which is formed on at least one of the two main surfaces and which the end einer Anzahl von leitenden Schichten (6, 7, 8, 13, 14) besteht, von denen die Unterste mit den Leitern (2) an deren entsprechenden Enden verbunden ist und die Oberste mit einem Halbleiterplättchen (18) verbunden ist, wobei wenigstens eine isolierende Schicht (9, 10, 15) zwischen benachbarten leitenden Schichten (6, 7, 8, 13, 14) gebildet sind, wobei die leitenden Schichten miteinander über eine Anzahl von in der isolierenden Schicht gebildeten Kontaktlöchern verbunden sind, wobei die leitenden Schichten (6, 7 , 8, 13, 14) und die isolierende Schicht (9, 10, 15) abwechselnd übereinander geschichtet sind, und durch (d) wenigstens ein Halbleiterplättchen (18), das an dera number of conductive layers (6, 7, 8, 13, 14), of which the lowest with the conductors (2) their respective ends are connected and the uppermost one is connected to a semiconductor die (18), wherein at least one insulating layer (9, 10, 15) between adjacent conductive layers (6, 7, 8, 13, 14) formed wherein the conductive layers are interconnected through a number of formed in the insulating layer Contact holes are connected, the conductive layers (6, 7, 8, 13, 14) and the insulating layer (9, 10, 15) are alternately stacked, and by (d) at least one semiconductor die (18) attached to the ersten Hauptfläche angebondet ist und elektrisch mit der obersten leitenden Schicht (8, 14) elektrisch verbunden ist, die über der ersten Hauptfläche liegt.first main surface is bonded and electrically with the uppermost conductive layer (8, 14) electrically connected which is above the first major surface. 24. Halbleitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß24. The semiconductor device according to claim 23, characterized in that die gesinterte Platte (4) aus Siliziumkarbid besteht, das etwa 0,1 bis etwa-3,5 Gew-% Beryllium enthält.the sintered plate (4) consists of silicon carbide containing about 0.1 to about -3.5% by weight of beryllium. 25. Halbleitervorrichtung nach Anspruch 24, dadurch gekennzeichnet, daß25. Semiconductor device according to claim 24, characterized in that die Leiter (2) aus Zirkonborid bestehen.the conductors (2) are made of zirconium boride. 26. Halbleitervorrichtung nach Anspruch 25, dadurch gekennzeichnet, daß26. Semiconductor device according to claim 25, characterized in that das Zirkonborid ZrB2 ist.the zirconium boride is ZrB 2 . 27. Halbleitervorrichtung nach Anspruch 24, dadurch gekennzeichnet, daß27. The semiconductor device according to claim 24, characterized in that die Leiter (2) aus Tantalborid bestehen.the conductors (2) consist of tantalum boride. 28. Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet, daß28. Semiconductor device according to claim 27, characterized in that das Tantalborid TaB ist.the tantalum boride is TaB. BAD ORIGINALBATH ORIGINAL 29. Halbleitervorrichtung nach Anspruch 24, dadurch gekennz eichnet, daß29. The semiconductor device according to claim 24, characterized in that die erste und die zweite Hauptfläche parallel zueinander und senkrecht zu den Leitern (2) orientiert sind.the first and the second main surface are oriented parallel to one another and perpendicular to the conductors (2). 30. Halbleitervorrichtung nach Anspruch 24, dadurch gekennzeichnet, daß wenigstens eine der Hauptflächen eine Spiegelfläche ist.30. Semiconductor device according to claim 24, characterized in that at least one of the main surfaces is a mirror surface. 31. Halbleitervorrichtung nach Anspruch 24, dadurch gekennzeichnet, daß das Halbleiterplättchen (18) elektrisch mit der obersten der über der Hauptoberfläche liegenden leitenden Schicht über Anschlußelektroden (11) aus Lötmittel verbunden sind.31. Semiconductor device according to claim 24, characterized in that the semiconductor die (18) electrically with the uppermost the conductive layer overlying the main surface are connected by connection electrodes (11) made of solder. 32. Halbleitervorrichtung nach Anspruch 31, dadurch gekennzieichnet, daß die Anschlußelektroden (11, 17) in die Kontaktlöcher eingebettet sind.32. Semiconductor device according to claim 31, characterized in that the connection electrodes (11, 17) embedded in the contact holes are. 33. Halbleitervorrichtung nach Anspruch 32, dadurch gekennzeichnet, daß die Leiterbahnschicht (5, 16) eine unterste leitende Schicht (6, 13) , eine oberste leitende Schicht (14, 8) und eine dazwischen befindliche Isolationsschicht (9, 10; 15)33. Semiconductor device according to claim 32, characterized in that the conductor track layer (5, 16) has a lowermost conductive one Layer (6, 13), a top conductive layer (14, 8) and an insulation layer (9, 10; 15) located therebetween - ιυ- ιυ umfaßt, und das die Kontaktlöcher über den Anschlußenden der Leiter (2) angeordnet sind.comprises, and that the contact holes are arranged over the connection ends of the conductors (2). 34. Halbleitervorrichtung nach Anspruch 24, dadurch gekennzeichnet, daß die elektrischen Anschlüsse des Plättchens (18) mit Hilfe von Anschlußdrähten (3 5) ausgeführt sind.34. Semiconductor device according to claim 24, characterized in that the electrical connections of the plate (18) are made with the aid of connecting wires (3 5). 35. Halbleitervorrichtung nach Anspruch 34, dadurch gekennzeichnet, daß die Leiter (2) in der ersten Hauptfläche mit Ausnahme eines zentralen Anteiles davon so ausgebildet sind, daß ihre Enden, welche an der ersten Hauptoberfläche nach außen frei— liegen, in Form einer Matrix angeordnet sind, und daß die Leiterhahnschicht (5, 16) auf der ersten Hauptoberfläche mit Ausnahme des zentralen Teiles ausgebildet ist, wobei das Halbleiterplättchen (18) auf dem zentralen Anteil der ersten Hauptfläche mit einer eutektischen Gold-Siliziumscliicht (34) befestigt ist.35. Semiconductor device according to claim 34, characterized in that the conductors (2) in of the first main surface, with the exception of a central portion thereof, are designed so that their ends, which on the first main surface are exposed to the outside - are arranged in the form of a matrix, and that the ladder tap layer (5, 16) on the first major surface with the exception of the central part is formed, wherein the semiconductor die (18) on the central Part of the first main surface with a eutectic gold-silicon layer (34) is attached. 36. Halbleitervorrichtung nach Anspruch 35, dadurch gekennzeichnet, daß das Halbleiterplättchen (18) an einer leitenden Schicht (13a) befestigt ist, die über dem zentralen Teil der ersten Hauptfläche simultan mit der Bildung der untersten leitenden Schicht (13) gebildet ist.36. Semiconductor device according to claim 35, characterized in that the die (18) is attached to a conductive layer (13a) overlying the central portion of the first main surface simultaneously with the formation of the bottom conductive layer (13) is formed. BAD ORiQINALBAD ORiQINAL 37. Halbleitervorrichtung nach Anspruch 24, dadurch gekennz eichnet, daß37. A semiconductor device according to claim 24, characterized in that die Leiterbahnschicht (5, 16) auf der ersten wie auf der zweiten Hauptfläche gebildet ist.the conductor track layer (5, 16) on the first as on the second main surface is formed. 38. Halbleitervorrichtung nach Anspruch 37, dadurch gekennzeichnet, daß die Leiterbahnschicht (16) auf der ersten Hauptoberfläche die unterste leitende Schicht (13), die oberste leitende Schicht (14) und die dazwischengelegte Isolationsschicht (15) umfaßt.38. Semiconductor device according to claim 37, characterized in that the conductor track layer (16) on the first main surface the lowermost conductive layer (13), the uppermost conductive layer (14) and the insulation layer placed in between (15) includes. 39. Halbleitervorrichtung nach Anspruch 37, dadurch gekennzeichnet, daß eine Anzahl von Anschlußleitern (27) vorhanden ist, die an der zweiten Hauptoberfläche durch die oberste leitende Schicht der Leiterbahnschicht (26) der zweiten Hauptoberfläche mittels Anschlußleiter-Anschlußmetallschichten befestigt sind.39. Semiconductor device according to claim 37, characterized in that a number of connecting conductors (27) is present, which on the second major surface through the topmost conductive Layer of the conductor track layer (26) of the second main surface by means of connection conductor connection metal layers are attached. 40. Halbleitervorrichtung nach Anspruch 24, dadurch gekennz eichnet, daß die Leiterbahnschicht (5, 16) auf der ersten Hauptfläche ausgebildet ist.40. Semiconductor device according to claim 24, characterized in that the conductor track layer (5, 16) is formed on the first main surface. I £. — I £. - 41. Halbleitervorrichtung nach Anspruch 40, dadurch gekennzeichnet, daß die Leiterbahnschicht (5, 16) auf der ersten Hauptoberfläche die unterste leitende Schicht (6, 13), die oberste leitende Schicht (8, 14)und die dazwischengelegte Isolationsschicht (9, 10; 15) aufweist.41. Semiconductor device according to claim 40, characterized characterized in that the conductor track layer (5, 16) is the lowermost on the first main surface conductive layer (6, 13), the topmost conductive layer (8, 14) and the interposed insulation layer (9, 10; 15). 42. Halbleitervorrichtung nach Anspruch 40, gekennzeichnet durch eine Anzahl von Anschlußleitern (27), die an der zweiten Hauptfläche der Substratstruktur (4) mittels AnschlußleiterrAnschlußmetallschichten (21) befestigt sind.42. Semiconductor device according to claim 40, characterized by a number of Connection conductors (27) attached to the second main surface of the substrate structure (4) by means of connection conductor connection metal layers (21) are attached. 43. Halbleitervorrichtung nach Anspruch 42, dadurch gekennz eichnet, daß die Anschlußleiter (27) an Verlängerungen der Leiter (2) angeordnet sind.43. Semiconductor device according to claim 42, characterized in that the connecting conductors (27) are arranged on extensions of the conductors (2). 44. Halbleitervorrichtung nach Anspruch 24, gekennzeichnet durch ein Kühlrohr (29), das entlang den von den ersten und den zweiten Hauptflächen verschiedenen Seitenflächen der Subs trat stru-ktür (4) befestigt ist und mit einem Hohlraum für den Durchfluß einer Flüssigkeit versehen ist.44. Semiconductor device according to claim 24, characterized by a cooling tube (29), the structural door stepped along the side surfaces of the subs that were different from the first and second main surfaces (4) is fixed and provided with a cavity for the passage of a liquid. BAD ORIGINALBATH ORIGINAL 45. Halbleitervorrichtung nach Anspruch 24, gekennzeichnet durch eine Verschlußkappe (19, 19a) die über der ersten Hauptfläche mittels eines Dichtmittels (20; 31, 32, 33; 13b, 36, 37) befestigt ist, welches das Halbleiterplättchen (18) hermetisch abdichtet.45. Semiconductor device according to claim 24, characterized by a closure cap (19, 19a) over the first main surface by means of a sealant (20; 31, 32, 33; 13b, 36, 37) is attached, which hermetically seals the semiconductor die (18). 46. Halbleitervorrichtung nach Anspruch 45,46. Semiconductor device according to claim 45, dadurch gekennzeichnet, daß das Dichtungsmittel aus einer ersten Titanschicht (31), einer GoId-Zinn-Legierungsschicht (33) und einer zweiten Titanschicht (32) besteht, die aufeinander aufgelegt sind, wobei die erste Titanschicht (31) über der Isolationsschicht (15) gebildet ist.characterized in that the sealing means consists of a first titanium layer (31), a gold-tin alloy layer (33) and a second titanium layer (32), which are placed on top of one another, wherein the first titanium layer (31) is formed over the insulation layer (15). 47. Halbleitervorrichtung nach Anspruch 45, dadurch gekennzeichnet, daß das Dichtungsmittel aus einer ersten Kupferschicht (13b), einer Gold-Zinn-Legierungsschicht (37) und einer zweiten Kupferschicht (36) besteht, die aufeinander aufgelegt sind, wobei die ersten Kupferschicht (13b) auf der Substratstruktur (4) gebildet ist.47. Semiconductor device according to claim 45, characterized in that the sealing means of a first copper layer (13b), a gold-tin alloy layer (37) and a second copper layer (36), which are placed on top of one another, the first copper layer (13b) is formed on the substrate structure (4). 48. Halbleitervorrichtung nach Anspruch 45, dadurch gekennzeichnet, daß die Verschlußkappe (19, 19a) aus einem Material besteht, das mit dem der Substratstruktur (4) identisch ist.48. Semiconductor device according to claim 45, characterized in that the closure cap (19, 19a) consists of a material, which is identical to that of the substrate structure (4). 49. Halbleitervorrichtung nach Anspruch 45, gekennzeichnet durch eine Anzahl von Kühlrippen (30), die auf der Verschlußkappe (19a) ausgebildet sind.49. Semiconductor device according to claim 45, characterized by a number of cooling fins (30) which are formed on the closure cap (19a). 50. Halbleitervorrichtung nach Anspruch 49, dadurch gekennz eichnet, daß die Kühlrippen (30) aus einem Material bestehen, das mit dem der Substratstruktur (4) und der Verschlußkappe (19a) identisch ist, und daß sie in die Verschlußkappe (19a) integriert sind.50. Semiconductor device according to claim 49, characterized in that the cooling fins (30) consist of a material that is identical to that of the substrate structure (4) and the closure cap (19a) is identical, and that they are integrated into the closure cap (19a). 51. Halbleitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß die gesinterte Platte (4) aus Siliziumnitrid besteht.51. Semiconductor device according to claim 23, characterized in that the sintered plate (4) consists of silicon nitride. 52. Halbleitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß die gesinterte Platte (4) aus Bornitrid besteht.52. Semiconductor device according to claim 23, characterized in that the sintered plate (4) consists of boron nitride. ORIGINALORIGINAL
DE19833340926 1982-11-12 1983-11-11 WIRING SUBSTRATE, METHOD FOR THE PRODUCTION THEREOF AND A SEMICONDUCTOR DEVICE PROVIDED WITH IT Withdrawn DE3340926A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57197519A JPS5987893A (en) 1982-11-12 1982-11-12 Circuit board, method of producing same and semiconductor device using same

Publications (1)

Publication Number Publication Date
DE3340926A1 true DE3340926A1 (en) 1984-07-12

Family

ID=16375811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833340926 Withdrawn DE3340926A1 (en) 1982-11-12 1983-11-11 WIRING SUBSTRATE, METHOD FOR THE PRODUCTION THEREOF AND A SEMICONDUCTOR DEVICE PROVIDED WITH IT

Country Status (9)

Country Link
JP (1) JPS5987893A (en)
KR (1) KR840006747A (en)
DE (1) DE3340926A1 (en)
FR (1) FR2536209A1 (en)
GB (1) GB2132411B (en)
HK (1) HK688A (en)
IT (1) IT1166544B (en)
MY (1) MY8700803A (en)
SG (1) SG88987G (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3630066C1 (en) * 1986-09-04 1988-02-04 Heraeus Gmbh W C Process for the production of sintered metallized aluminum nitride ceramic bodies
EP0691682A3 (en) * 1994-07-04 1996-08-07 Shinko Electric Ind Co Fired body for and manufacture of a substrate
FR2976720A1 (en) * 2011-06-15 2012-12-21 St Microelectronics Sa METHOD FOR ELECTRICAL CONNECTION BETWEEN ELEMENTS OF A THREE DIMENSIONAL INTEGRATED STRUCTURE, AND CORRESPONDING DEVICE

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2561456A1 (en) * 1984-03-16 1985-09-20 Thomson Csf Method of fabricating substrates with transverse electrical connection studs
FR2567684B1 (en) * 1984-07-10 1988-11-04 Nec Corp MODULE HAVING A MULTILAYER CERAMIC SUBSTRATE AND A MULTILAYER CIRCUIT ON THE SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
FR2575331B1 (en) * 1984-12-21 1987-06-05 Labo Electronique Physique HOUSING FOR ELECTRONIC COMPONENT
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
US5038252A (en) * 1989-01-26 1991-08-06 Teradyne, Inc. Printed circuit boards with improved electrical current control
JPH10308565A (en) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd Wiring board
US6563210B2 (en) 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
US7026223B2 (en) 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933547A1 (en) * 1968-07-05 1970-01-08 Ibm Connection device for semiconductor elements
DE1952789A1 (en) * 1968-10-21 1970-04-30 Hitachi Ltd Airtight encapsulation for electronic components
DE2703956A1 (en) * 1976-02-03 1977-08-04 Ibm METHOD OF MANUFACTURING MULTI-LAYER CERAMICS
DE2751851A1 (en) * 1976-11-26 1978-06-01 Carborundum Co SINTERABLE POWDER MADE FROM SILICON CARBIDE POWDER, SINTER CERAMIC PRODUCTS MADE FROM THIS POWDER AND METHOD FOR MANUFACTURING THE PRODUCTS
DE2751769A1 (en) * 1976-12-27 1978-06-29 Carborundum Co SILICON CARBIDE POWDER AND METHOD FOR MANUFACTURING A SINTER BODY FROM THE POWDER
US4352120A (en) * 1979-04-25 1982-09-28 Hitachi, Ltd. Semiconductor device using SiC as supporter of a semiconductor element

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1141029B (en) * 1960-06-23 1962-12-13 Siemens Ag Semiconductor device and method for its manufacture
GB1163785A (en) * 1965-12-22 1969-09-10 Texas Instruments Inc Composite Header for a Semiconductor Device
US3566208A (en) * 1968-02-02 1971-02-23 Fairchild Camera Instr Co Pin socket
DE1764262A1 (en) * 1968-05-06 1971-07-01 Siemens Ag Semiconductor arrangement that is firmly attached to a base
US3872583A (en) * 1972-07-10 1975-03-25 Amdahl Corp LSI chip package and method
JPS5651846A (en) * 1979-10-04 1981-05-09 Fujitsu Ltd Ic package
DE3064598D1 (en) * 1979-11-05 1983-09-22 Hitachi Ltd Electrically insulating substrate and a method of making such a substrate
US4256792A (en) * 1980-01-25 1981-03-17 Honeywell Inc. Composite electronic substrate of alumina uniformly needled through with aluminum nitride
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933547A1 (en) * 1968-07-05 1970-01-08 Ibm Connection device for semiconductor elements
DE1952789A1 (en) * 1968-10-21 1970-04-30 Hitachi Ltd Airtight encapsulation for electronic components
DE1952789B2 (en) * 1968-10-21 1971-09-30 AIR-TIGHT ENCLOSURE FOR ELECTRONIC COMPONENTS
DE2703956A1 (en) * 1976-02-03 1977-08-04 Ibm METHOD OF MANUFACTURING MULTI-LAYER CERAMICS
DE2751851A1 (en) * 1976-11-26 1978-06-01 Carborundum Co SINTERABLE POWDER MADE FROM SILICON CARBIDE POWDER, SINTER CERAMIC PRODUCTS MADE FROM THIS POWDER AND METHOD FOR MANUFACTURING THE PRODUCTS
DE2751769A1 (en) * 1976-12-27 1978-06-29 Carborundum Co SILICON CARBIDE POWDER AND METHOD FOR MANUFACTURING A SINTER BODY FROM THE POWDER
US4352120A (en) * 1979-04-25 1982-09-28 Hitachi, Ltd. Semiconductor device using SiC as supporter of a semiconductor element

Non-Patent Citations (12)

* Cited by examiner, † Cited by third party
Title
DE-Buch: W.Foerst, Urban & Schwarzenberg: Ullmanns Encyklopädie der technischen Chemie, dritte, völlig neu gestaltete Auflage, Bd.4, 1953, S.604 *
DE-Z: Chemiker Zeitung, 22, 1971, S.933 *
US-Z: Electronics, H.17, Juli 1982, S.135-141 *
US-Zeitschriften:IBM Technical Disclosure BulletinVol.18, Febr. 1976, Nr.9, S.2872 *
Vol.13, Febr. 1971, Nr.9, S.2591 *
Vol.16, Juni 1973, Nr.1, S.38 *
Vol.16, Juni 1973, Nr.1, S.43 *
Vol.21, Dez. 1978, Nr.7, S.2740-2741 *
Vol.22, März 1980, Nr.10, S.4518-4524 *
Vol.22, Okt. 1979, Nr.5, S.1841-1842 *
Vol.23, Okt. 1980, Nr.5, S.1833-1834 *
Vol.24, Okt. 1981, Nr.5, S.2589 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3630066C1 (en) * 1986-09-04 1988-02-04 Heraeus Gmbh W C Process for the production of sintered metallized aluminum nitride ceramic bodies
EP0691682A3 (en) * 1994-07-04 1996-08-07 Shinko Electric Ind Co Fired body for and manufacture of a substrate
US5733640A (en) * 1994-07-04 1998-03-31 Shinko Electric Industries, Co., Ltd. Fired body for manufacturing a substrate
FR2976720A1 (en) * 2011-06-15 2012-12-21 St Microelectronics Sa METHOD FOR ELECTRICAL CONNECTION BETWEEN ELEMENTS OF A THREE DIMENSIONAL INTEGRATED STRUCTURE, AND CORRESPONDING DEVICE
US8988893B2 (en) 2011-06-15 2015-03-24 Stmicroelectronics Sa Method for electrical connection between elements of a three-dimensional integrated structure and corresponding device

Also Published As

Publication number Publication date
GB8329757D0 (en) 1983-12-14
IT1166544B (en) 1987-05-06
HK688A (en) 1988-01-15
KR840006747A (en) 1984-12-01
SG88987G (en) 1988-06-03
IT8323707A0 (en) 1983-11-14
MY8700803A (en) 1987-12-31
JPS5987893A (en) 1984-05-21
GB2132411B (en) 1986-08-20
GB2132411A (en) 1984-07-04
FR2536209A1 (en) 1984-05-18

Similar Documents

Publication Publication Date Title
DE69632722T2 (en) Gas bonding system for a stiffening substrate of a ceramic circuit board
DE10022726C2 (en) Thermoelectric module with improved heat transfer capacity and method of manufacturing the same
DE3924225C2 (en) Method for producing a ceramic-metal composite substrate and ceramic-metal composite substrate
DE3221199C2 (en)
EP0610709B1 (en) Process of manufacturing tri-dimensional circuit devices
KR100842468B1 (en) Thick Film Conductor Compositions and the Use thereof in LTCC Circuits and Devices
DE2703956C2 (en) Process for the production of a multilayer ceramic
DE3340926A1 (en) WIRING SUBSTRATE, METHOD FOR THE PRODUCTION THEREOF AND A SEMICONDUCTOR DEVICE PROVIDED WITH IT
DE102018116847A1 (en) Ceramic module for power semiconductor integrated packaging and its preparation method
DE69736144T2 (en) Part for aluminum nitride substrate material semiconductors and its manufacturing method
EP0016306A1 (en) Method of manufacturing a multi-layered glass-ceramic package for the mounting of semiconductor devices
DE112009000447T5 (en) Semiconductor device and method for its production
DE102010003533B4 (en) Substrate arrangement, method for producing a substrate arrangement, method for producing a power semiconductor module and method for producing a power semiconductor module arrangement
DE60214572T2 (en) HARD SOLDER METALLIZATIONS FOR DIAMOND COMPONENTS
DE19843309A1 (en) Short-circuit proof IGBT module
DE102010000537C5 (en) Semiconductor arrangement with a spacer element and method for its manufacture and
DE102013205138A1 (en) Semiconductor device, semiconductor module and method for producing a semiconductor device and a semiconductor module
DE3929789C2 (en) Circuit substrate for thick film circuit and method for its production
DE69726056T2 (en) Dielectric thick film composition for capacitors
DE4023776C2 (en) Multilayer semiconductor structure, in particular transducers and methods for forming contact areas on semiconductor regions of such multilayer semiconductor structures
DE19609118B4 (en) Resistance paste, glass overlay paste, and a ceramic circuit substrate using the same
EP0407905A2 (en) Flat body, in particular for application as a heat sink for electronic power components
DE4243040C2 (en) Multilayer metal-ceramic circuit board and method for its production
DE69627000T2 (en) CERAMIC COMPOSITION FOR MULTI-LAYER COMPONENTS AND CIRCUIT BOARD WITH METALIZATION ON CERAMIC SUBSTRATE
EP2100331A1 (en) Electronic component module and method for the production thereof

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8139 Disposal/non-payment of the annual fee