DE3320888A1

DE3320888A1 - Device for compression and/or expansion of a frequency spectrum

Info

Publication number: DE3320888A1
Application number: DE19833320888
Authority: DE
Inventors: Tomofumi Mitaka Tokyo Nakatani; Shigetaka Washizawa
Original assignee: Nippon Columbia Co Ltd
Current assignee: Nippon Columbia Co Ltd
Priority date: 1982-06-11
Filing date: 1983-06-09
Publication date: 1983-12-22
Also published as: JPS58216300A

Abstract

This device contains a number of analog shift registers, a clock generator for a successive phase-shifted execution of the writing-in and reading-out of the analog shift registers, a gate or multipler circuit through which only the read-out signal from each analog shift register is passed, a squarewave signal generator for generating a squarewave signal which controls the opening and closing of the gate circuit, in which radio-frequency components of the squarewave signal are removed so that rising edges and falling edges of the squarewave signal are smoothed and a monotonic rise and fall of the read-out signal output by the gate circuit is obtained, as a result of which interference on the connecting part between the read-out output signals of the individual analog shift registers is avoided.

Description

Einrichtung zur Kompression und/oder ExpansionDevice for compression and / or expansion

eines Frequenzspektrums Die Erfindung betrifft eine Einrichtung zur Kompression und/oder Expansion eines Frequenzspektrums.of a frequency spectrum The invention relates to a device for Compression and / or expansion of a frequency spectrum.

Durch diese Einrichtung soll insbesondere ein Musiksignal oder dergleichen durch Kompression und/oder Expansion in ein gewünschtes Frequenzband umgewandelt werden, ohne daß hierbei die Zeitdauer bzw.A music signal or the like is intended in particular by this device converted into a desired frequency band by compression and / or expansion without the duration or

Basis des Signales geändert wird.Base of the signal is changed.

Anhand von Fig.l sei zunächst eine bekannte Einrichtung dieser Art erläutert, bei der zwei Verzögerungseinrichtungen, wie Analogschieberegister (sog.First, a known device of this type is based on FIG explained, in which two delay devices, such as analog shift registers (so-called.

BBD = bucket brigade device) Verwendung finden, die abwechselnd für das Einschreiben und Auslesen bei der Durchführung der Signalverarbeitung Verwendung finden.BBD = bucket brigade device) that are used alternately for the writing and reading in the implementation of the signal processing use Find.

Ein Signal wird von einem Eingangsanschluß 1 über einen Tiefpaßfilter 2 Analogschieberegistern 3, 4 zugeführt, die je N Speicherzellen enthalten.A signal is input from an input terminal 1 through a low-pass filter 2 analog shift registers 3, 4 supplied, each containing N memory cells.

Diese Analogschieberegister werden im folgenden als ASR bezeichnet. Ein Steuerkreis 5 steuert die ASR 3, 4, deren Ausgangssignale einem Schalter 6 zugeführt werden. Der Tiefpaßfilter 2 ist so ausgebildet, daß der Frequenzbereich des übertragenen Signales tiefer begrenzt wird als die Frequenz des Speisetaktimpulses, der vom Steuerkreis 5 den ASR 3, 4 zugeführt wird; dadurch wird jede Interferenz zwischen diesen Signalen vermieden. Der Steuerkreis 5 erzeugt Einschreib-Taktimpulse bzw und Auslese-Taktimpulse fR und führt sie abwechselnd und unterschiedlich zu jeder vorgegebenen Zeitperiode T den ASR 3, 4 derart zu, daß sich das ASR 3 in der Einschreib-Funktion befindet, wenn das ASR 4 im Auslese-Zustand ist, und umgekehrt. Der Steuerkreis 5 erzeugt auch einen Impuls, der den Schalter 6 betätigt, ferner ein Steuersignal, das einen weiteren, später beschriebenen Steuerkreis 9 steuert. Ein beweglicher Kontakt 6a des Schalters 6 steht in Verbindung mit dem ASR 3, wenn sich dieses ASR 3 im Auslese-Zustand befindet; der Kontakt 6a ist dagegen mit dem ASR 4 verbunden, wenn dieses im Auslese-Zustand ist.These analog shift registers are referred to below as ASR. A control circuit 5 controls the ASR 3, 4, the output signals of which are fed to a switch 6 will. The low-pass filter 2 is designed so that the frequency range of the transmitted Signal is limited lower than the frequency of the feed pulse, which is from the control circuit 5 is fed to the ASR 3, 4; this removes any interference between these signals avoided. The control circuit 5 generates write clock pulses or and Readout clock pulses fR and leads them alternately and differently at each given time period T to the ASR 3, 4 in such a way that the ASR 3 is in the write-in function, when the ASR 4 is in the read-out state, and vice versa. The control circuit 5 generates also a pulse that operates the switch 6, also a control signal that a further, later described control circuit 9 controls. A movable contact 6a of the switch 6 is in connection with the ASR 3 when this ASR 3 is in the read-out state is located; the contact 6a, on the other hand, is connected to the ASR 4 when it is in the read-out state is.

Bezeichnet man mit fW die Frequenz der Einschreibe-Taktimpulse fW und mit fR die Frequenz der Auslesen Taktimpulse fR, setzt man ferner fW/fR zu = k, so wird das Frequenzspektrum komprimiert bei k> 1 und expandiert bei k < 1. Der Schalter 6 wird durch den Speiseimpuls vom Steuerkreis 5 so gesteuert, daß über den Schalter 6 nur die Auslesesignale von den ASR 3 und 4 abgegeben werden. Das Ausgangssignal des Schalters 6 wird einem zweiten Schalter 8 über einen Tiefpaßfilter 7 zugeführt, der dazu dient, die Leckstromkomponente des den ASR 3 und 4 vom Steuerkreis 5 zugeführten Speiseimpulses zu entfernen.The frequency of the write clock pulses fW is designated by fW and with fR the frequency of the read out clock pulses fR, one also adds fW / fR = k, the frequency spectrum is compressed at k> 1 and expanded at k < 1. The switch 6 is controlled by the feed pulse from the control circuit 5 so that Only the read-out signals from ASR 3 and 4 are output via switch 6. The output signal of switch 6 is sent to a second switch 8 via a low-pass filter 7 supplied, which serves to remove the leakage current component of the ASR 3 and 4 from the control circuit 5 supplied feed pulse to remove.

Fig.2A zeigt die Wellenform des dem Eingangsanschluß zugeführten Eingangssignalea und Fig.2B, 2B', 2C und 2C' die Wellenformen des Ausgangssignales nach dem Tiefpaßfilter 7 auf einer zeitbezogenen Achse.Fig. 2A shows the waveform of the input signal a supplied to the input terminal and Figs. 2B, 2B ', 2C and 2C' show the waveforms of the output signal to the Low-pass filter 7 on a time-related axis.

Gemäß Fig.2A ist T die Hälfte der Rasterperiode,, wobei die Rasterperiode der Zeitdauer eines aufeinanderfolgenden Einschreibe- und Auslesevorganges entspricht.According to FIG. 2A, T is half of the grid period, where the grid period corresponds to the duration of a successive write-in and read-out process.

Werden die Informationen in den ASR 3 und 4 durch den Einschreibe-Taktimpuls fW eingeschrieben, so werden die Informationen in allen N Speicherzellen davon eingeschrieben; T, N und fW werden daher so gewählt, daß die Bedingung erfüllt ist T = N/fW. Die Fig.2B und 2B' zeigen die Wellenform des Ausgangssignales des Tiefpaßfilters 7 für k > 1 (Kompression) und Fig.2C, 2C' für den Fall k < 1 (Expansion). Aus den Fig.2B und 2C wird deutlich, daß am Verbindungspunkt aufeinanderfolgender Wellenformen in beiden Fällen eine Diskontinuität vorhanden ist, was mit der Erzeugung von starken Schaltgeräuschen verbunden ist. Um diese Schaltgeräusche zu beseitigen, ist der zweite Schalter 8 vorgesehen. Das Ausgangssignal des Tiefpaßfilters 7 und das Steuersignal des Steuerkreises 5 werden dem zweiten Steuerkreis 9 zugeführt. Er stellt zu beiden Seiten des Diskontinuitätspunktes Null-Kreuzungspunkte fest und erzeugt für den Schalter 8 einen Steuerimpuls. Dieser Steuerimpuls schaltet den Schalter 8 zwischen den Null-Kreuzungspunkten beider Seiten ein und aus, so daß die Signale an den Null-Kreuzungspunkten verbunden werden und sich die in den Fig.2B' und 2C' dargestellten Ausgangssignale des Schalters 8 ergeben, die einem Ausgangsanschluß 10 zugeführt werden.The information in the ASR 3 and 4 by the write clock pulse fW is written, the information is written into all N memory cells thereof; T, N and fW are therefore chosen so that the condition T = N / fW is fulfilled. the Fig.2B and 2B 'show the waveform of the output signal of the low-pass filter 7 for k> 1 (compression) and Fig. 2C, 2C 'for the case k <1 (expansion). From the It can be seen from Figs. 2B and 2C that at the junction of successive waveforms in both cases there is a discontinuity, what with the generation of strong Switching noise is connected. To eliminate this switching noise, the second switch 8 is provided. The output signal of the low-pass filter 7 and the control signal of the control circuit 5 are fed to the second control circuit 9. He poses to both Sides of the discontinuity point fixed and generated zero crossing points for the Switch 8 a control pulse. This control pulse switches the switch 8 between the zero crossing points of both sides on and off, so that the signals at the zero crossing points are connected and the output signals shown in FIGS. 2B 'and 2C' of the switch 8, which are fed to an output terminal 10.

Durch die geschilderte Signalverarbeitung wird das durch die Diskontinuität der Signale verursachte Schaltgeräusch vermieden. Wie die Fig.2B' und 2C' zeigen, ergibt sich andererseits jedoch eine Signalfreie Zeitspanne (keine Schallperiode), so daß sich von neuem eine impulsweise Störung einstellt. Der Grund hierfür liegt darin, daß ein Impuls (d.h. eine Rechteckwelle), dessen Wert in der Periode, die der Nichtschallperiode entspricht, Null wird, im Signal multipliziert wird.The signal processing described above makes this possible through the discontinuity the switching noise caused by the signals is avoided. As the Fig.2B 'and 2C' show, On the other hand, however, there is a signal-free period of time (no sound period), so that an impulsive disturbance occurs again. The reason for this lies in that a pulse (i.e. a square wave) whose value is in the period which corresponds to the non-sound period, becomes zero, is multiplied in the signal.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Einrichtung der im Oberbegriff des Anspruches 1 vorausgesetzten Art so auszubilden, daß der vorstehend erläuterte Nachteil vermieden wird.The invention is therefore based on the object of a device of in the preamble of claim 1 type assumed so that the above explained disadvantage is avoided.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruches 1 gelöst.According to the invention, this object is achieved by the characterizing features of claim 1 solved.

Zweckmäßige Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche und werden im Zusammenhang mit der Beschreibung einiger Ausführungsbeispiele näher erläutert.Appropriate refinements of the invention are the subject matter of the subclaims and are explained in more detail in connection with the description of some exemplary embodiments explained.

In der Zeichnung zeigen Fig.1 ein Blockschaltbild einer bekannten Einrichtung zur Kompression und/oder Expansion des Frequenzspektrums eines Signales; Fig.2 Diagramme zur Erläuterung der Funktion der Einrichtung gemäß Fig.1; Fig.3 ein Blockschaltbild eines Ausführungsbeispieles der erfindungsgemäßen Einrichtung; Fig.4 Diagramme zur Erläuterung der Funktion des Ausführungsbeispieles gemäß Fig.3; Fig.5 ein Blockschaltbild eines zweiten Ausführungsbeispieles der Erfindung; Fig.6 ein Zeitdiagramm zur Erläuterung der Expansion beim Ausführungsbeispiel gemäß Fig.5; Fig.7 ein Diagramm eines Steuersignales, dessen Tastverhältnis von 50% abweicht; Fig.8 ein Bleckschaltbild eines dritten Ausführungsbeispieles der Erfindung; Fig.9 ein Diagramm zur Erläuterung der Funktion der Einrichtung gemäß Fig.8; Fig.i0 eine Teildarstellung einer Zeittabelle zur Erläuterung der Expansion beim dritten Ausführungsbeispiel; Fig.11 eine Zeittabelle zur Erläuterung der Expansion beim dritten Ausführungsbeispiel; Fig.12 eine Zeittabelle zur Erläuterung der Kompression beim dritten Ausführungsbeispiel; Fig.13 ein Blockschaltbild einer vierten Ausführungsform der erfindungsgemäßen Einrichtung.In the drawing, FIG. 1 shows a block diagram of a known one Device for compressing and / or expanding the frequency spectrum of a signal; FIG. 2 diagrams to explain the function of the device according to FIG. 1; Fig. 3 a block diagram of an embodiment of the device according to the invention; FIG. 4 diagrams to explain the function of the exemplary embodiment according to FIG. 3; Fig. 5 is a block diagram of a second embodiment of the invention; Fig. 6 a timing diagram to explain the expansion in the embodiment according to Figure 5; 7 shows a diagram of a control signal, the pulse duty factor of which deviates from 50%; 8 is a sheet metal diagram of a third embodiment of the invention; Fig. 9 a diagram to explain the function of the device according to Figure 8; Fig.i0 a Partial representation of a time table to explain the expansion in the third embodiment; Fig. 11 is a time chart for explaining expansion in the third embodiment; Fig. 12 is a time chart for explaining the compression in the third embodiment; Fig. 13 a block diagram of a fourth embodiment of the device according to the invention.

Bei dem in Fig.3 dargestellten ersten Ausführungsbeispiel der erfindungsgemäßen Einrichtung sind gleiche Teile wie in Fig. 1 mit denselben Bezugszeichen versehen. Die Funktion wird anhand der Diagramme gemäß Fig.4 erläutert. In Fig.3 kennzeichnen die Symbole zu , , ... .jeweils die Stellen, an denen die Wellenformen a, b, c ...h in den Fig. 4A bis 4H auftreten.In the first embodiment of the invention shown in Figure 3 The same parts as in Fig. 1 are provided with the same reference numerals. The function is explained with the aid of the diagrams according to FIG. Mark in Fig. 3 the symbols for,, .... in each case the positions at which the waveforms a, b, c ... h occur in Figures 4A to 4H.

Der Steuerkreis 5 erzeugt zusätzlich zu den Ein-Schreibe- und Auslese-Taktimpulsen fWZ fR für die ASR 3, 4 Steuersignale für Zeitkonstantenkreise 13, 14; diese Steuersignale besitzen jeweils einen hohen Pegel während der Auslese-Zeitperiode T. Die Zeitkonstantenkreise 13, 14 sind jeweils ein TiefpaB-filter oder eine Integratorschaltung, enthaltend einen Kondensator und einen Widerstand (CR); sie entfernen höhere Harmonische aus den Steuersignalen (Rechteckwellen) des Steuerkreises 5, wie die Fig.4D und 4E bei d und e jeweils zeigen. Die integrierten Steuersignale d und e der Zeitkonstantenkreise 13, 14 werden jeweils Multiplizierern 11, 12 zugeführt, zu denen auch die Ausgangssignale der ASR 3 bzw. 4 gelangen. Die durch Multiplikation in den Multiplizierern 11, 12 gebildeten Signale werden einem Addierer 15 zugeführt, dort addiert und dann über den Tiefpaßfilter 7 dem Ausgangsanschluß 10 zugeleitet. Beim Ausführungsbeispiel gemäß Fig.3 erfüllen die Multiplizierer 11 und 12 auch die Funktion des Schalters 6 der bekannten Ausführung gemäß Fig.1.The control circuit 5 generates in addition to the read-in and read-out clock pulses fWZ fR for the ASR 3, 4 control signals for time constant circuits 13, 14; these control signals each have a high level during the readout time period T. The time constant circles 13, 14 each contain a low-pass filter or an integrator circuit a capacitor and resistor (CR); they remove higher harmonics the control signals (square waves) of the control circuit 5, as shown in FIGS. 4D and 4E d and e respectively show. The integrated control signals d and e of the time constant circuits 13, 14 are each fed to multipliers 11, 12, to which the output signals the ASR 3 or 4 arrive. The by multiplication in the multipliers 11, 12 signals formed are fed to an adder 15, added there and then via the low-pass filter 7 is fed to the output terminal 10. In the exemplary embodiment according to 3, the multipliers 11 and 12 also perform the function of switch 6 of the known design according to Fig.1.

Fig.4A veranschaulicht eine Eingangswellenform a am Eingangsanschluß 1; Fig.4B und 4C zeigen Ausganswellenformen b und c der ASR 3 bzw. 4 im Falle einer Kompression; Fig. 4D und 4E zeigen die Ausgangswellenformen d und e der Zeitkonstantenkreise 13 und 14; Fig.4F und 4G veranschaulichen die Ausgangswellenformen f und g der Multiplizierer 11, 12 und Fig.4H die Ausgangswellenform h des Addierers 15.Fig. 4A illustrates an input waveform a at the input terminal 1; Figs. 4B and 4C show output waveforms b and c of the ASR 3 and 4 in the case of a Compression; Figures 4D and 4E show the output waveforms d and e of the time constant circles 13 and 14; Figures 4F and 4G illustrate the output waveforms f and g of the multipliers 11, 12 and FIG. 4H show the output waveform h of the adder 15.

Wie sich aus der Ausgangswellenform h in Fig.4H ergibt, wird durch die erfindungsgemäße Signalverarbeitung keine Austastperiode erzeugt; es wird vielmehr die Kontinuität der Wellenform verbessert und Impulsstörungen werden stark verringert.As can be seen from the output waveform h in Fig. 4H, is given by the signal processing according to the invention does not generate a blanking period; rather it will the continuity of the waveform is improved and impulse noise is greatly reduced.

Die obige Signalverarbeitung kann jedoch nur dann angewandt werden, wenn die Signale b und c während einer Halbperiode T der Rasterperiode 2T von den ASR 3 und 4 ausgelesen werden, ohne daß im Falle der Kompression ein Problem entsteht.However, the above signal processing can only be used if the signals b and c during a half period T of the grid period 2T of the ASR 3 and 4 can be read out without causing a problem in the case of compression.

Fig.5 veranschaulicht ein zweites Ausführungsbeispiel der Erfindung, das nicht nur das Frequenzspektrum eines Signales komprimieren, sondern auch expandieren kann. Diese Schaltung besteht im Prinzip aus zwei parallelgeschalteten Kreisen gemäß Fig.3.5 illustrates a second embodiment of the invention, that not only compress the frequency spectrum of a signal, but also expand it can. This circuit consists in principle of two parallel-connected circuits according to Fig. 3.

In jeder der beiden Schaltungen werden die Einschreibe- und Auslese-Vorgänge unter einer gegenseitigen Versetzung um 1/4 Rasterperiode bzw. T/2 durchgeführt; die Einschreibe- und Auslese-Periode werden mit T gewählt. In Fig.5 sind wieder dieselben Bauteile wie in den Fig.1 und 3 mit den gleichen Bezugszeichen versehen.The write-in and read-out processes are carried out in each of the two circuits carried out with a mutual offset by 1/4 grid period or T / 2; the registration and readout periods are selected with T. In Fig.5 are again the same components as in FIGS. 1 and 3 are provided with the same reference numerals.

Das Eingangssignal gemäß Fig.5 wird vom Eingangsanschluß 1 über den Tiefpaßfilter 2 zwei Gruppen von ASR 3, 4 bzw. 3', 41 zugeführt. Die Ausgangssignale der ASR 3, 4 bzw. 3', 4' werden Schaltern 6, 6' zugeleitet, die nur die Auslesesignale durchlassen. In den Multiplizierern 11 und 12 der nächsten Stufe werden die Steuersignale der Zeitkonstantenkreise 13, 14 mit den Ausgangssignalen der Schalter 6, 6' multipliziert. Die Ausgangssignale der Multiplizierer 11, 12 werden im Addierer 15 der nächsten Stufe addiert und dann über den Tiefpaßfilter 7 dem Ausgangsanschluß 10 zugeführt.The input signal according to Figure 5 is from the input terminal 1 via the Low-pass filter 2 fed to two groups of ASR 3, 4 and 3 ', 41, respectively. The output signals the ASR 3, 4 or 3 ', 4' switches 6, 6 'are fed, which only the readout signals let through. In the multipliers 11 and 12 of the next stage, the control signals of the time constant circuits 13, 14 multiplied by the output signals of the switches 6, 6 '. The output signals of the multipliers 11, 12 are in the adder 15 of the next Step added and then fed to the output terminal 10 via the low-pass filter 7.

Die Schaltung gemäß Fig.5 enthält einen Hauptoszillator 16, der ein Taktsignal den Steuerkreisen 25, 25' und einem Frequenzteiler 17 zuführt. Letzterer bewirkt eine Frequenzteilung des Taktsignales zu einem Impuls mit der Periode T, der dann den Zeitkonstantenkreisen 13, 14 und Flip-Flop-Schaltungen 18, 19 zuführt, die jeweils einen 1/2 Frequenzteiler darstellen. Ausgangsimpulse (mit der Periode 2T) der Flip-Flop-Schaltungen 18, 19 werden den Steuerkreisen 25, 25' und auch den Schaltern 6, 6' zur Steuerung der Einschreibe- und Aus- lese-Vorgänge zugeführt. Die Steuerkreise 25, 25' bewirken eine Frequenzteilung des vom Hauptoszillator 16 gelieferten Taktsignales und erzeugen vorbestimmte Einschreibe- und Auslese-Taktimpulse, die abwechselnd durch den Impuls mit der Periode 2T umgeschaltet und dann den ASR 3, 4 und 3', 4' zugeführt werden.The circuit of Figure 5 includes a main oscillator 16, which is a The clock signal is fed to the control circuits 25, 25 'and a frequency divider 17. The latter causes a frequency division of the clock signal to a pulse with the period T, which then feeds the time constant circuits 13, 14 and flip-flop circuits 18, 19, each representing a 1/2 frequency divider. Output pulses (with the period 2T) of the flip-flop circuits 18, 19 are the control circuits 25, 25 'and also the Switches 6, 6 'for controlling the registration and disconnection read operations fed. The control circuits 25, 25 'effect a frequency division of the main oscillator 16 supplied clock signals and generate predetermined write-in and read-out clock pulses, which alternately switched by the pulse with the period 2T and then the ASR 3, 4 and 3 ', 4' are fed.

Anhand der Zeittabelle in Fig.6 sei die Expansion des Frequenz spektrums beim Ausführungsbeispiel gemäß Fig.5 erläutert. In Fig.6 veranschaulichen die Buchstaben tot t1 t8 jeweils die Zeitpunkte von 1/4-Rasterperioden (T/2), die Bezugszeichen (3), (4), (3') und (4') die Einschreibe- und Auslese-Zeitpunkte der ASR 3, 4, 3', 4'. Zum Zeitpunkt t0 beginnt das ASR 3 seinen Einschreibvorgang; zum Zeitpunkt t1 (der um t/2 nach t0 liegt) beginnt ASR 3' seinen Einschreibvorgang; zum Zeitpunkt t2 wird der Auslesevorgang des ASR 3 eingeleitet und das ASR 4 beginnt den Einschreibvorgang. Im Zeitpunkt t3 beginnt das Auslesen des ASR 3' und das Einschreiben des ASR 4'; im Zeitpunkt t4 beginnt das ASR 3 den Einschreib-Vorgang und das ASR 4 den Auslese-Vorgang. Im Zeitpunkt t5 wird das Auslesen des ASR 4' eingeleitet und das Einschreiben des ASR 3'. Nach dem Zeitpunkt t6 wiederholen sich gleichartige Vorgänge. In Fig.6 kennzeichnet das Bezugs zeichen W den Einschreib-Vorgang und R den Auslese-Vorgang.Using the time table in FIG. 6, let the expansion of the frequency spectrum be explained in the embodiment according to FIG. In Fig.6 illustrate the letters tot t1 t8 each time the points in time of 1/4 raster periods (T / 2), the reference symbols (3), (4), (3 ') and (4') the registration and readout times of the ASR 3, 4, 3 ', 4 '. At time t0, the ASR 3 begins its writing process; at time t1 (which is t / 2 after t0) ASR 3 'begins its writing process; at the time t2, the read-out process of the ASR 3 is initiated and the ASR 4 begins the write-in process. At time t3, the ASR 3 'is read out and the ASR 4' is written in; At time t4, the ASR 3 begins the write-in process and the ASR 4 begins the read-out process. At time t5, the ASR 4 'is read out and the ASR 3 '. Similar processes are repeated after time t6. In Fig.6 indicates the reference character W the write-in process and R the read-out process.

Der Schalter 6 schaltet die Ausqangssignale der ASR 3 und 4 um. Im Multiplizierer 11 wird das Ausgangssignal des Schalters 6 mit dem in Fig.6 unter (13) dargestellten Ausgangssignal des Zeitkonstantenkreises 13 multipliziert, wodurch sich entsprechend dem Takt von (3) und (4) in Fig.6 ein diskontinuierliches Signal 1, 3, 5 ....The switch 6 switches the output signals ASR 3 and 4 um. In the multiplier 11, the output signal of the switch 6 with the in Figure 6 under (13) the output signal of the time constant circuit 13 is multiplied, whereby, according to the cycle of (3) and (4) in FIG Signal 1, 3, 5 ....

ergibt. Entsprechend schaltet der Schalter 6' die Ausgangssignale der ASR 3' und 4' um, und das Ausgangssignal des Schalters 6' wird mit dem Ausgangssignal des Zeitkonstantenkreises 14 im Multiplizierer 12 multipliziert, so daß sich entsprechend dem zeitlichen Verlauf (3') und (4') in Fig.6 ein diskontinuierliches Signal Q , 0 0 ergibt. Diese diskontinuierlichen Signale stellen nun - anders als das diskontinuierliche Signal in Fig.2C - keine abrupten EIN- und AUS-Signale dar, sondern sind durch die Zeitkonstantenkreise 13, 14 an der Anstiegs- und Abfallflanke geglättete EIN-bzw. AUS-Signale, so daß weniger Schaltgeräusche auftreten. Diese diskontinuierlichen Signale werden im Addierer 15 als 1, 2, 3, 4, 5, 6 .... addiert, wodurch sich ein expandiertes Signal ohne Austastperiode ergibt.results. The switch 6 'switches the output signals accordingly the ASR 3 'and 4' around, and the output signal of the switch 6 'is matched with the output signal of the time constant circle 14 is multiplied in the multiplier 12, so that accordingly the time course (3 ') and (4') in Fig. 6 a discontinuous signal Q, 0 results in 0. These discontinuous signals now represent - unlike the discontinuous Signal in Fig.2C - do not represent abrupt ON and OFF signals, but are through the Time constant circles 13, 14 on the rising and falling edge smoothed ON or. OFF signals, so that less switching noises occur. This discontinuous Signals are added in adder 15 as 1, 2, 3, 4, 5, 6 ...., which results in a expanded signal without blanking period.

Der Addiervorgang entspricht dem des Ausführungsbeispieles gemäß Fig.4. In Fig.6 kennzeichnen die Bezugszeichen (18) und (19) die Wellenformen der Ausgangsimpulse der Flip-Flop- Schaltungen 18 bzw. 19.The adding process corresponds to that of the exemplary embodiment according to FIG. In Fig. 6, reference numerals (18) and (19) denote the waveforms of the output pulses the flip-flop circuits 18 and 19, respectively.

Da bei dem Ausführungsbeispiel gemäß Fig.5 die Einschreibe- und Auslese-Vorgänge um eine Zeitspanne von gerade 1/4 Periode (t/2) verzögert sind, kann das Frequenz spektrum des Signales bis zum Zweifachen expandiert werden. Soll das Frequenzspektrum auf das Dreifache expandiert werden, so genügt es, wenn drei Schaltungen der in Fig.3 dargestellten Art parallelgeschaltet werden und die Signalverarbeitung mit einer Verschiebung um 1/6 Periode (T/3) erfolgt.Since in the embodiment according to FIG are delayed by a period of just 1/4 period (t / 2), can the frequency spectrum of the signal can be expanded up to twice. Should that Frequency spectrum can be expanded three times, so it is sufficient if three circuits of the type shown in Figure 3 are connected in parallel and the signal processing takes place with a shift of 1/6 period (T / 3).

Beim Ausführungsbeispiel gemäß Fig.5 kann die Kompression des Frequenzspektrums in gleicher Weise wie die Expansion erfolgen, so daß sich eine Besdchreibung erübrigt.In the embodiment according to FIG. 5, the compression of the frequency spectrum take place in the same way as the expansion, so that a description is superfluous.

Die obige Erläuterung gilt für den Fall, daß die in Fig.6 mit (13) und (14) veranschaulichten Steuersignale Verwendung finden, die durch Zeitkonstanten-Verarbeitung des Steuerimpulses mit dem Tastverhältnis von 50% erzeugt werden. Wie sich der Zeichnung entnehmen läßt, kann man bezüglich der Ausgangssignale der ASR 3 und 4 annehmen, daß die Ausgangssignale aller Perioden kT in der Ausleseperiode T, in denen das korrekte Auslesesignal erhalten wird, verwendet werden; was die Ausgangssignale der ASR 3' und 4' anbelangt, so werden sie teilweise verwendet, um dadurch die Austastperioden in den Ausgangssignalen der ASR 3 und 4 zu interpolieren.The above explanation applies to the case that the in Fig. 6 with (13) and (14) illustrated control signals are obtained by time constant processing of the control pulse with a duty cycle of 50%. How to look at the drawing one can assume with regard to the output signals of the ASR 3 and 4, that the output signals of all periods kT in the readout period T in which the correct readout signal is obtained; what the output signals As far as the ASR 3 'and 4' are concerned, some of them are used to thereby reduce the blanking periods to interpolate in the output signals of ASR 3 and 4.

Fig.7 zeigt das Steuersignal, das für den oben erläuterten Fall verwendbar ist. Das Steuersignal für das interpolierende Ausgangs signal ist ein Signal mit entgegengesetzter Phase zu dem Signal gemäß Fig.7. Wird in Fig.7 die Periode als T bezeichnet und die Interpolationsperiode als D(d.h. die Periode von der Abfallflanke des Steuersignales zur Anstiegsflanke), so stellte sich als Ergebnis von Hörtests heraus, daß im Falle eines Musiksignales, enthaltend ein Vokalsignal, bei T - 40 ms gute Resultate erzielt wurden bei einem Tastverhältnis von D und T gemäß 0.25 eD/T i 0.5 und bei einem Verhältnis der Zeitkonstanten CR und D von 0.15< CR/D<0.65. In diesem Falle entspricht D/T = 0.5 dem Tastverhältnis 50%.7 shows the control signal which can be used for the case explained above is. The control signal for the interpolating output signal is a signal with opposite phase to the signal according to Fig.7. Is shown in Fig. 7 denotes the period as T and the interpolation period as D (i.e., the period from the falling edge of the control signal to the rising edge), it turned out to be The result of listening tests shows that in the case of a music signal containing a vocal signal, at T - 40 ms, good results were achieved with a duty cycle of D and T according to 0.25 eD / T i 0.5 and with a ratio of the time constants CR and D of 0.15 < CR / D <0.65. In this case, D / T = 0.5 corresponds to the 50% duty cycle.

Fig.8 zeigt ein Blockschaltbild eines dritten Ausführungsbeispieles der Erfindung. Um bei dem in Fig.5 dargestellten zweiten Ausführungsbeispiel eine Expansion des Frequenz spektrums um das Zweifache durchzuführen, müssen vier ASR verwendet werden, was zu einem komplizierten Aufbau der Einrichtung führt. Ist eine große Expansion nicht erforderlich oder genügt, wie bei einem Musiksignal und dgl., eine 1,5-fache Expansion, so reichen drei ASR hierfür aus, wie Fig.8 veranschaulicht.8 shows a block diagram of a third exemplary embodiment the invention. To in the second embodiment shown in Figure 5 a To carry out an expansion of the frequency spectrum by two times, four ASRs are required can be used, resulting in a complicated structure of the device. Is a large expansion not required or sufficient, as with a music signal and the like., a 1.5-fold expansion, three ASR are sufficient for this, as Fig. 8 illustrates.

In Fig.8 sind gleiche Elemente wie in Fig.5 mit denselben Bezugszeichen versehen. Die ASR 3' und 4' gemäß Fig.5 sind durch ein einziges ASR 5' ersetzt. Der Steuerkreis 25' gemäß Fig.5 ist durch 35 ersetzt. Der Schalter 6' (Fig.5) entfällt. Ein Verzögerungskreis 20 ist als nächste Stufe des Frequenzteilers 17 vorgesehen. Weiterhin sind ein NAND-Kreis 21 und eine Umkehrstufe 22 zusätzlich vorgesehen. Da in diesem Falle die Einschreibe-und Auslese-Perioden des ASR 5' gleich 1/4 Raster- periode (T/2) ist, kann man die Zahl der Speicherzellen gleich N/2 machen bzw. es wird die Frequenz des Taktimpulses zweifach gewählt. Aus wirtschaftlichen Gründen wird die Zahl der Speicherzellen gleich N/2 gewählt, und es wird die Frequenz des Taktimpulses für das ASR 5' gleich der Frequenz für die ASR 3 und 4 gewählt.In FIG. 8, the same elements as in FIG. 5 have the same reference symbols Mistake. The ASR 3 'and 4' according to FIG. 5 have been replaced by a single ASR 5 '. The control circuit 25 'according to FIG. 5 is replaced by 35. The switch 6 '(Fig. 5) is omitted. A delay circuit 20 is provided as the next stage of the frequency divider 17. Furthermore, a NAND circuit 21 and an inverter 22 are additionally provided. Since in this case the write-in and read-out periods of the ASR 5 'are equal to 1/4 grid period (T / 2), the number of memory cells can be made equal to N / 2 or it becomes the Frequency of the clock pulse chosen twice. For economic reasons, the Number of memory cells selected equal to N / 2, and it is the frequency of the clock pulse selected for the ASR 5 'equal to the frequency for the ASR 3 and 4.

Die Fig.9A bis 9E zeigen Wellenformen zur Erläuterung der Funktion des Ausführungsbeispieles gemäß Fig.8. In Fig.8 veranschaulichen die Symbole 0 0 0 bzw , zu und zu die Stellen, an denen die Wellenformen a bis e gemäß Fig.9A bis 9E auftreten.Figs. 9A to 9E show waveforms for explaining the function of the embodiment according to FIG. In Figure 8 the symbols illustrate 0 0 0 or, to and to the points at which the waveforms a to e according to FIG. 9A to 9E occur.

Fig.9A zeigt die Ausgangswellenform a des Frequenzteilers 17 und Fig. 9B die Ausgangswellenform b des Verzögerungskreises 20; sie ist gegenüber der Wellenform a um # verzögert. Der Steuerkreis 35, dem die Ausgangswellenform b zugeführt wird, steuert den Einschreibe- und Auslese-Vorgang des ASR 5' synchron mit der Wellenform b. Die Wellenform a gemäß Fig.9A wird in der Frequenz durch eine Flip-Flop-Schaltung 23 auf 1/2 geteilt, so daß sich die Wellenform e gemäß Fig.9E ergibt, die dann dem Steuerkreis 25 zugeführt wird. Auf diese Weise steuert der Steuerkreis 25 den Einschreibe- und Auslese-Vorgang der ASR 3 und 4 synchron zur Wellenform e. Die Wellenformen a und b (Fig.9A und 9B) werden dem NAND-Kreis 21 zugeführt, der die Wellenform d gemäß Fig.9D erzeugt. Sie gelangt zur Umkehrstufe 22, die dann die Wellenform c gemäß Fig.9C erzeugt.Fig. 9A shows the output waveform a of the frequency divider 17 and Fig. 9B shows the output waveform b of the delay circuit 20; it is opposite the waveform a delayed by #. The control circuit 35, to which the output waveform b is supplied, controls the writing and reading process of the ASR 5 'synchronously with the waveform b. The waveform a shown in Fig.9A is frequency controlled by a flip-flop circuit 23 divided into 1/2, so that the waveform e according to FIG. 9E results, which then corresponds to the Control circuit 25 is supplied. In this way, the control circuit 25 controls the registration and read-out process of the ASR 3 and 4 synchronous to the waveform e. The waveforms a and b (FIGS. 9A and 9B) are fed to the NAND circuit 21 which produces the waveform d generated according to Figure 9D. It gets to the inverter 22, which then the waveform c generated according to Figure 9C.

Im folgenden sei nun erläutert, wie der Verzögerungswert 4 des Verzögerungskreises 20 eingestellt wird.In the following it will now be explained how the delay value 4 of the delay circuit 20 is set.

Fig.10 veranschaulicht eine Teilzeittabelle für den Fall, daß das Ausführungsbeispiel gemäß Fig.8 den Expansionsvorgang ausführt. Wird der Expansionsfaktor als 1/k bezeichnet, so tritt das Auslesesignal vom ASR 3 während der Periode kT auf, wie Fig.10 bei (3) zeigt. Wird das Auslesesignal vom ASR 3 nur während dieser Per-ode kT abgenommen, so ergibt sich eine Austastperiode (1-k)T. In Fig.10 ist T0 ein Zeitpunkt, zu dem das Auslesen von ASR 3 beginnt. T3 ist ein Zeitpunkt, der um kT nach T0 liegt und zu dem das Auslesen von ASR 3 beendet ist.Fig. 10 illustrates a part time table in the event that the Embodiment according to Figure 8 executes the expansion process. Becomes the expansion factor referred to as 1 / k, the read-out signal from the ASR 3 occurs during the period kT as shown in Fig. 10 at (3). The readout signal from the ASR 3 is only used during this Per-ode kT decreased, this results in a blanking period (1-k) T. In Fig.10 is T0 a point in time at which the readout of ASR 3 begins. T3 is a point in time that lies around kT after T0 and at which the reading of ASR 3 is finished.

Die Zeitspanne zwischen T0 und T4, das um (1-k)T nach T3 liegt, entspricht der halben Rasterperiode T.The time span between T0 and T4, which is (1-k) T after T3, corresponds to half of the grid period T.

Wie sich ferner aus (4) in Fig.10 ergibt, beginnt der Einschreib-Vorgang des ASR 4 im Zeitpunkt T0 und der Auslese-Vorgang beginnt im Zeitpunkt T4.As can also be seen from (4) in FIG. 10, the writing process begins of the ASR 4 at time T0 and the readout process begins at time T4.

Fig.10 veranschaulicht in (5'), daß in der Ausleseperiode T/2 des ASR 5' die Periode, in der das Auslesesignal gewonnen werden kann, gleich kT/2 ist.Fig.10 illustrates in (5 ') that in the readout period T / 2 of the ASR 5 'the period in which the readout signal can be obtained is equal to kT / 2.

Das ASR 5' beginnt seinen Einschreibvorgang zum Zeitpunkt T1, der um die Zeitdauer a nach dem Zeitpunkt T0 kommt. Wenn sein Auslesevorgang zu einem Zeitpunkt T2 beginnt, der um T/2 nach T1 liegt, so ist der Auslesevorgang im Zeitpunkt T5 beendet, welcher um kT/2 nach dem Zeitpunkt T2 liegt. Wenn in diesem Falle T2 ~ T3 = T4 ~ T5 aus Gründen der Zeitsymmetrie erfüllt ist, so erhält man # k T (k # 2) . Wenn demgemäß der Verzögerungs-4 3 wert iS des Verzögerungskreises 20 entsprechend dem Expansionsfaktor verändert wird, so kann man fehlerfrei das Signal erhalten1 das die Austastperiode des Multiplizierers 11 abdeckt.The ASR 5 'begins its writing process at time T1, the comes after time T0 by the time duration a. When its readout to a Time T2 begins, which is T / 2 after T1, so the readout process is in time T5 ends, which is kT / 2 after time T2. In this case, if T2 ~ T3 = T4 ~ T5 is fulfilled for reasons of time symmetry, one obtains # k T (k # 2). Accordingly, if the delay 4 3 value in terms of the delay circuit 20 is changed according to the expansion factor, you can do this without errors Signal received1 that covers the blanking period of the multiplier 11.

Wird die Verzögerungszeit de so eingestellt wie oben beschrieben, so ergibt sich für das Ausführungsbeispiel gemäß Fig.8 die in Fig.11 dargestellte gesamte Zeittabelle für die Expansion und in Fig.12 für die Kompression. In Fig.11 entsprechen (3) und (4) den Darstellungen (3) und (4) der Fig.6. In Fig.11 zeigt (5') die Auslesesignale vom ASR 5', die bei f21 , 0 .... nur während der Periode T/2-t jeweils innerhalb der Perioden T abgegeben werden. (13) und (14) der Fig.11 zeigen Steuersignale, die erhalten werden, indem die Wellenformen d und c der Fig.9D und 9C einem Integrationsprozeß durch die Zeitkonstantenkreise 13 und 14 unterworfen werden. Die so gewonnenen Steuersignale werden in den Multiplizierer 11 und 12 mit den Auslesesignalen der ASR 3, 4 und 5' multipliziert, so daß sich diskontinuierliche Signale 1, 3, 5 .... und 2, 4, 8 der Multiplizierer 11 und 12 ergeben, die dann im Addierer 15 addiert werden. Auf diese Weise erhält man ein Signal ohne Austastperiode und mit verringerten Impuls störungen.If the delay time de is set as described above, this results in that shown in FIG. 11 for the exemplary embodiment according to FIG entire time table for the expansion and in Fig. 12 for the compression. In Fig.11 (3) and (4) correspond to representations (3) and (4) in FIG. 6. In Fig.11 shows (5 ') the read-out signals from ASR 5', which at f21, 0 .... only during the period T / 2-t are delivered within the periods T in each case. (13) and (14) of Fig. 11 show control signals obtained by taking waveforms d and c of Fig. 9D and 9C subjected to an integration process by the time constant circuits 13 and 14 will. The control signals obtained in this way are included in the multipliers 11 and 12 the readout signals of the ASR 3, 4 and 5 'are multiplied so that discontinuous Signals 1, 3, 5 .... and 2, 4, 8 of the multipliers 11 and 12 result, which then are added in adder 15. In this way a signal without a blanking period is obtained and with reduced impulse interference.

Wie sich aus der Zeittabelle der Fig.12 ergibt, kann im Falle der Kompression gleichfalls ein Signal ohne Austastperiode und mit verringerten Impulsstörungen gewonnen werden. Im Falle der Kom- pression sind jedoch die Ausleseperioden der ASR 3 und 4 beide zusammenfallend mit der halben Rasterperiode T und da keine Austastperiode im Ausgangssignal des Schalters 6 (vgl. Fig.8) auftritt, kann der Verzögerungswert iS wie gewünscht gewählt werden. Da keine Austastperiode erzeugt wird, ist es ferner möglich, den Signalkompressionsvorgang durchzuführen, ohne das Ausgangssignal des ASR 5' zu verwenden, d.h. allein unter Verwendung der Ausgangssignale der ASR 3 und 4, die dann durch die Wellenform e in Fig.9E und die umgekehrte Wellenform komprimiert werden, wobei die Impulsbreite des Steuersignales als T bezeichnet ist.As can be seen from the time table of FIG. 12, in the case of Compression also produces a signal with no blanking period and with reduced impulse noise be won. In the case of com However, the readout periods are pression the ASR 3 and 4 both coincide with half the grid period T and there none Blanking period occurs in the output signal of switch 6 (see FIG. 8), the can Delay value iS can be selected as desired. Since no blanking period is generated becomes, it is also possible to perform the signal compression process without the Output signal of the ASR 5 ', i.e. only using the output signals the ASR 3 and 4, then represented by waveform e in Fig.9E and the reverse waveform are compressed, where the pulse width of the control signal is denoted as T.

Fig.13 zeigt ein Blockschaltbild eines vierten Ausführungsbeispieles der Erfindung, bei dem nur im Falle der Expansion die Schaltung gemäß Fig.8 verwendet ist, während im Falle der Kompression die Ausgänge der ASR 3 und 4 genau wie im oben erläuterten Fall benutzt werden. Der Unterschied zwischen den Ausführungsbeispielen der Fig.8 und 13 besteht nur in der Anordnung von Schaltern S1, S2, S3 und S4 auf den Eingangsseiten des Multiplizierers 11, des Zeitkonstantenkreises 13, des Multiplizierers 12 und des Zeitkonstantenkreises 14, die in Fig.13 zusätzlich zur Ausführung nach Fig.8 vorgesehen sind. Nehmen die Schalter S1 bis S4 die in Fig.13 veranschaulichte Schalterstellung ein, so entspricht dieses Ausführungsbeispiel dem der Fig.8 und erfüllt die Expansionsfunktion. Werden dagegen die Schalter S1 bis S4 in die entgegengesetzte Schalterstellung zu der in Fig.13 veranschaulichten umge- schaltet, so befindet sich die Schaltung in Kompressions-Funktion. In diesem Falle läuft das Ausgangssignal des ASR 3 über den Schalter S1, das Ausgangssignal der Flip-Flop-Schaltung 23 über den Schalter S2, das Ausgangssignal des ASR 4 über den Schalter S3 und das umgekehrte Ausgangssignal der Flip-Flop-Schaltung 23 über den Schalter S4.13 shows a block diagram of a fourth embodiment of the invention, in which the circuit according to FIG. 8 is used only in the case of expansion is, while in the case of compression the outputs of the ASR 3 and 4 exactly as in above case can be used. The difference between the embodiments 8 and 13 consists only in the arrangement of switches S1, S2, S3 and S4 the input sides of the multiplier 11, the time constant circuit 13, the multiplier 12 and the time constant circle 14, which are shown in FIG. 13 in addition to the execution according to Fig.8 are provided. Take switches S1 to S4 as illustrated in FIG Switch position on, this embodiment corresponds to that of FIGS fulfills the expansion function. If, on the other hand, switches S1 to S4 are in the opposite position Switch position to the opposite shown in Fig. switches, the circuit is in compression mode. In this case it works Output signal of ASR 3 via switch S1, the output signal of the flip-flop circuit 23 via switch S2, the output signal of the ASR 4 via switch S3 and the reverse output signal of the flip-flop circuit 23 via the switch S4.

Bei dem Ausführungsbeispiel der Fig.13 ist eine Expansion und eine Kompression des Frequenz spektrums eines Signales, beispielsweise eines Musiksignales oder dergleichen, bis zum 1,5-fachen möglich unter Verwendung von drei ASR.In the embodiment of Fig.13 is an expansion and a Compression of the frequency spectrum of a signal, for example a music signal or the like, up to 1.5 times possible using three ASR.

Im Falle der Fig.5 sind lediglich die ASR 3 und 4 für die Kompression ausreichend.In the case of FIG. 5, only the ASR 3 and 4 are for compression sufficient.

Da bei der erfindungsgemäßen Expansion und Kompression eines Musiksignales oder dergleichen im zusammengesetzten Ausgangssignal keine Austastperiode auftritt, läßt sich die Erzeugung von Störimpulsen verringern. Da ferner das zusammengesetzte Ausgangs signal zu jedem Schaltzeitpunkt nach Art eines monotonen Anstiegs- und Abfalles umgeschaltet wird, läßt sich eine wesentlich verbesserte Tonqualität erreichen.As in the expansion and compression of a music signal according to the invention or the like no blanking period occurs in the composite output signal, the generation of glitches can be reduced. Since, furthermore, the compound Output signal at each switching point in the manner of a monotonous rise and Waste is switched over, a significantly improved sound quality can be achieved.

LeerseiteBlank page

Claims

Claims: (½) device for compression and / or expansion a frequency spectrum, characterized by: a number of analog shift registers, to which an input signal is supplied, a clock for successive Carrying out write-in and read-out processes in the analog shift registers for the input signal that is shifted in phase in these analog shift registers becomes, a gate circuit that sends only one read-out signal from each analog shift register lets through, a square wave signal generator for generating a square wave signal, which controls the opening and closing of the gate circuit, an integration circuit for the removal of high frequency components in the square wave signal, whereby the rise and falling edges of the square wave signal by the integration circuit thus be flattened so that a mono- toner rise and fall of the Readout signal output by the gate circuit when it occurs and when it disappears Signal results.

2. Device according to claim 1, characterized in that a first, second and third analog shift register is provided that the clock is a contains the first clock element, the writing and reading of the first and alternately executes the second analog shift register in such a way that the one register is in the write-in state, if the other is in the read-out state, that further the clock includes a second clock element which is adapted to the writing and reading periods of the first and second analog shift registers are referred to as T and an expansion factor as k - the writing and reading processes of the third analog shift register are chosen so that the writing for the third Analog shift register within a time period kT of the writing period of the first and second analog shift register is performed, the readout of the third The analog shift register is terminated after the remaining time of the write period of the first and second analog shift registers and the write-in and read-out periods are each selected as T / 2.

3. Device according to claim 1, characterized in that a first, second, third and fourth analog shift register are provided, which is the clock contains a first clock element, the writing and reading of the first and second analog shift register alternately executes such that one register is in the write-in state when the other is in the read-out state is that.

furthermore, the clock contains a second clock element which the Alternate writing and reading of the third and fourth analog shift register delayed by 1/4 period from those of the first and second analog shift registers executes in such a way that if one register is in the write state, the other is in the read-out state, and that the square wave signal generator on contains first generator element that only reads the first and second Analog shift register generated, also a second generator element that only the Readout signals of the third and fourth analog shift register generated.

4. Device according to claims 1, 2 and 3, characterized in that that the ratio between the opening period of the gate circuit and the time constant of the integration circuit is between 0.15 and 0.65.