DE3306799A1

DE3306799A1 - Receiving set of entertainment electronics with a transmitter memory

Info

Publication number: DE3306799A1
Application number: DE19833306799
Authority: DE
Inventors: Siegfried Dipl.-Ing. 7530 Pforzheim Apitz
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Nokia Deutschland GmbH
Priority date: 1983-02-26
Filing date: 1983-02-26
Publication date: 1984-09-06
Also published as: DE3306799C2

Abstract

The invention relates to a receiving set or a receiving system of entertainment electronics, which checks before a program request is entered in the program request memory via an input device (2) and temporarily stored in a buffer memory (3) whether the desired program is transmitted by a transmitter stored in the transmitter memory (12) of the receiving set and whether the desired program does not overlap in time with one of the program requests stored in the program request memory. If the circuit recognises by means of a comparator arrangement (38) that the transmitter data DSZ of the program request input correspond to the transmitter data DSx of a transmitter stored in the transmitter memory (12) and that there is no overlap in transmission time, the storage of the input is enabled but otherwise it is rejected via an alarm circuit (43, 47, 48). <IMAGE>

Description

Empfangsgerät der Unterhaltungselektronik Consumer electronics receiver

mit einem Senderspeicher Die Erfindung betrifft ein Empfangsgerät der Unterhaltungselektronik der im Oberbegriff des Patentanspruches 1 angegebenen Art. Ein derartiges Gerät ist beispielsweise aus der DE-OS 30 07 523 bekannt. Der Senderspeicher des bekannten Empfangsgerätes ist an eine aus Mikroprozessorbausteinen aufgebaute Schaltstufe angeschlossen und enthält unter anderem eine Kurzbezeichnung, die Frequenz und die Kanalnummer verschiedener Sender als Senderdaten. Diese Senderdaten können bei dem bekannten Empfangsgerät über eine Eingabevorrichtung in den Senderspeicher eingespeichert werden oder über einen Decoder, der aus einem von dem Empfangsgerät empfangenen Sendersignal die mit diesem Signal übertragenen Senderdaten ausliest. Der Tuner des bekannten Empfangsgerätes kann über die zwischengeschaltete Schaltstufe mittels der in den Senderdaten des im Senderspeicher ausgewählten Senders enthaltenen Abstimmdaten auf die Frequenz des ausgewählten Senders abgestimmt werden. Im allgemeinen sind in dem Senderspeicher eines derartigen Empfangsgerätes solche Sender eingespeichert, die am Aufstellungsort des Empfangsgerätes mit ausreichender Güte empfangen werden. with a transmitter memory The invention relates to a receiving device the entertainment electronics specified in the preamble of claim 1 Art. Such a device is known from DE-OS 30 07 523, for example. Of the The transmitter memory of the known receiver is connected to a microprocessor connected switching stage and contains, among other things, an abbreviation, the frequency and channel number of different stations as station data. This sender data can in the known receiving device via an input device in the transmitter memory be stored or via a decoder, which is from one of the receiving device received transmitter signal reads out the transmitter data transmitted with this signal. The tuner of the well-known receiving device can use the interposed switching stage by means of the ones contained in the station data of the station selected in the station memory Tuning data can be tuned to the frequency of the selected station. In general are such transmitters stored in the transmitter memory of such a receiver, which are received with sufficient quality at the installation site of the receiving device.

AndePerseits ist es bekannt, insbesondere Videorecorder mit einen Wunschprogrammspeicher auszurüsten, in dem vom Benutzer aus Sendeprogrammen ausgewählte Programmdarbietungen - nachfolgend mit Wunschprogramme bezeichnet -über eine Eingabevorrichtung eingespeichert werden können.On the other hand, it is known, in particular with a video recorder To equip desired program memory in the broadcast programs selected by the user Program presentations - hereinafter referred to as desired programs - via an input device can be saved.

Bei der Eingabe derartiger Programmwünsche übersieht jedoch der Benutzer leicht, daß der eingegebene Programmwunsch von einem vom Empfangsgerät nicht oder nur sehr schlecht empfangbaren Sender ausgestrahlt wird oder daß sich der Programmwunsch mit einem in dem Wunschprogrammspeicher bereits gespeicherten Wunschprogramm zeitlich überlappt.When entering such program requests, however, the user overlooks easily that the entered program request from one of the receiving device is not or only a very poorly receivable station is being broadcast or that the desired program is being broadcast with a desired program already stored in the desired program memory overlaps.

Der Erfindung liegt die Aufgabe zugrunde, ein Empfangsgerät der eingangs angegebenen Art derart auszugestalten, daß nicht empfangbare oder nur schlecht empfangbare Prografmwünsche des Benutzers bei der Eingabe in das Empfangsgerät voh diesem nicht angenommen werden. In einer weiteren Ausgestaltung soll ein derartiges Empfangsgerät auch verhindern, daß von diesem sich überlappende Programmwünsche angenommen werden.The invention is based on the object of providing a receiving device of the initially mentioned specified type in such a way that non-receivable or poorly receivable Prografmwunsch the user when entering into the receiving device before this not be accepted. In a further embodiment, such a receiving device should also prevent this from accepting overlapping program requests.

Diese Aufgabe wird nach der Erfindung durch die im kennzeihnenden Teil des Patentanspruches 1 angegebenen technischen Merkmale gelöst. Mit den in der Erfindung angegebenen Maßnahmen wird in vorteilhafter Weise verhindert, daß nicht oder nur schlecht empfangbare Programmwünsche in den Programawunschspeicher des Empfangsgerätes gelangeni Dies führt dazu, daß der Programmwunschspeicher mit derartigen Programmwünschen nicht belastet wird und daß insbesoddere Videoaufnahmen einer schlechten Qualität auf einem Videoband verhindert werden.This object is achieved according to the invention by the in the characterizing Part of claim 1 specified technical features solved. With the in the measures specified in the invention is prevented in an advantageous manner Program requests that cannot be received or that are poorly received in the program request memory of the receiving device. This means that the desired program memory with such program requests is not burdened and that especially video recordings poor quality on video tape can be prevented.

Die Unteransprüche geben vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung an. Die Weiterbildungen der Erfindung nach den Patentansprüchen 3 und 6 verhindern außerdem in vorteilhafter Weise, daß Programmwünsche in dem Programmwunschspeicher eingespeichert werden, die sich mit bereits im Programmwunschspeicher enthaltenen Programmwünschen zeitlich überlappen.The subclaims provide advantageous refinements and developments of the invention. The developments of the invention according to claims 3 and 6 also advantageously prevent program requests from being stored in the program request memory which are already contained in the desired program memory Overlap program requests in time.

Außerdem können entsprechend den Unteransprüchen Alarmeinrichtungen vorgesehen werden, die den Benutzer daraufhinweisen, daß der von ihm ausgewählte und eingegebene Programmwunsch von dem Empfangsgerät nicht angenommen wird.In addition, alarm devices can be used in accordance with the subclaims be provided, which notify the user that the selected by him and the program request entered is not accepted by the receiving device.

In vorteilhafter Weise können beispielsweise der Bildschirm und die Lautsprecher eines Fernsehgerätes als Ausgabemittel für die Alarmeinrichtung verwendet werden.In an advantageous manner, for example, the screen and the Speakers of a television set are used as output means for the alarm device will.

Die Erfindung wird nachfolgend anhand einiger vorteilhafter Ausführungsbeispiele näher erläutert. In den zugehörigen Zeichnungen zeigen Figur 1 und Figur 2 je ein Blockschaltbild der Schaltungsanordnung zur Eingabe eines Programmwunsches in den Programmwunschspeicher eines Empfangsgerätes, Figur 3 ein Flußdiagramm zum Eingabeablauf der in Figur 2 dargestellten Schaltungsanordnung.The invention is explained below with the aid of some advantageous exemplary embodiments explained in more detail. In the accompanying drawings, FIG. 1 and FIG. 2 each show one Block diagram of the circuit arrangement for entering a program request into the Program request memory of a receiving device, FIG. 3 shows a flow chart for the input sequence the circuit arrangement shown in FIG.

Die in Figur 1 dargestellte Schaltungsanordnung zur Eingabe eines Programmwunsches PW in einen Programmwunschspeicher 1 PWSp enthält eine Eingabevorrichtung 2 mit eines Zwischenspeicher 3 (ZwSp). Der Datenausgang 4 des Zwischenspeichers ist an den Dateneingang 5 des Pro- grammwunschspeichers 1 angeschlossen. Die Senderdaten Tsz enthaltenden Teile des Ausganges 4 des Zwischenspeichers 3 sind an einen Dateneingang 6 einer ersten Vergleicheranordnung 7 angeschlossen und die Zeitdaten t AZ enthaltenden Teile des Datenausganges 4 des Zwischenspeichers sind an einen Dateneingang 8 einer zweiten Vergleicheranordnung 9 angeschlossen. Der zweite Dateneingang 10 der ersten Vergleicheranordnung 7 ist mit dem Datenausgang 11 eines Senderspeichers 12 verbunden und der zweite Dateneingang 13 der zweiten Vergleicheranordnung 9 ist mit dem Datenausgang t4 des Programmwunschspeichers 1. verbunden.The circuit arrangement shown in Figure 1 for inputting a Program request PW in a program request memory 1 PWSp contains an input device 2 with a buffer 3 (ZwSp). The data output 4 of the buffer is connected to data input 5 of the desired program memory 1 connected. The transmitter data Tsz containing parts of the output 4 of the buffer 3 are connected to a data input 6 of a first comparator arrangement 7 and the Parts of the data output 4 of the intermediate memory containing time data t AZ are connected to a data input 8 of a second comparator arrangement 9. Of the The second data input 10 of the first comparator arrangement 7 is connected to the data output 11 connected to a transmitter memory 12 and the second data input 13 of the second The comparator arrangement 9 is connected to the data output t4 of the desired program memory 1. tied together.

Der Abfrageablauf der beiden Speicher t und 12 wird jeweils von einem Abfragezähler 15 und 16 jeweils einer den Speichern zugeordneten Steuerschaltung gesteuert. Die Abfragezähler erhalten den Abfragetakt von einem Taktgenerator 17 über eine Torschaltung 18 bzw. 19. Das überlaufsignal des den Senderspeicher 12 steuernden Abfragezählers 15 löst eine erste Alarmeinrichtung 20 aus. Die Ausgangssignale am Vergleicherausgang 21 und 22 der beiden Vergleicheranordnungen 7 und 9 Lösen über eine Undschaltung 23 eine zweite Alarmeinrichtung 24 aus. Außerdem ist der Vergleicherausgang 21 der ersten Vergleicheranordnung 7 und der überlaufausgang 25 des Uberlaufzählers 16 für den Programmwunschspeicher 1 über eine Undschaltung 26 und eine Entkopplungsschaltung 27 mit dem Einlesesteuereingang 28 des Programmwunschspeichers 1 verbunden. Die beiden Vergleicherschaltungen 7 und 9 und die beiden Undschaltungen 23 und 26 sind wesentliche Bestandteile einer im übrigen nicht näher dargestellten Prüfschaltung, die die Daten des Zwischenspeichers 3 mit den Daten des Senderspeichers t2 und des Programmwunschspeichers 1 vergleicht und aus dem Vergleichsergebnis eine Entscheidung über die Weiterbehandlung der Daten im Zwischenspeicher trifft.The query sequence of the two memories t and 12 is each carried out by one Interrogation counters 15 and 16 each of a control circuit assigned to the memories controlled. The query counters receive the query clock from a clock generator 17 via a gate circuit 18 or 19. The overflow signal of the transmitter memory 12 controlling query counter 15 triggers a first alarm device 20. The output signals at the comparator output 21 and 22 of the two comparator arrangements 7 and 9 release A second alarm device 24 is triggered via an AND circuit 23. Besides, the Comparator output 21 of the first comparator arrangement 7 and the overflow output 25 of the overflow counter 16 for the desired program memory 1 via an AND circuit 26 and a decoupling circuit 27 with the read-in control input 28 of the desired program memory 1 connected. The two comparator circuits 7 and 9 and the two AND circuits 23 and 26 are essential components of an otherwise not shown in detail Test circuit, which the data of the buffer 3 with the data of the transmitter memory t2 and the desired program memory 1 compares and from the comparison result a Makes a decision about the further processing of the data in the cache.

Nachdem nach einer vollständigen Eingabe eines Programmwunsches die Daten dieses Programmwunsches im Zwischenspeicher 3 gespeichert sind erzeugt die Eingabevorrichtung 2 an einer Rückstellschaltung 29 ein Freigabesignal, das die Prüfschaltung in den Prüfzustand setzt. Dadurch wird eine bistabile Speicherschaltung 30 in den RS-Zustand gesetzt, in dem sie den Taktgenerator 17 einschaltet.After a complete input of a program request, the Data of this program request are stored in the buffer 3 generates the Input device 2 to a reset circuit 29, a release signal that the Sets the test circuit to the test state. This creates a bistable memory circuit 30 is set to the RS state in which it switches on the clock generator 17.

Dessen Taktimpulse gelangen über die Torschaltungen 18 und 19 an die Takteingänge T der Abfragezähler 15 und 16, die in einem Abfragedurchlauf die in den Senderspeicher gespeicherten Senderdaten T51 bis T Sn nacheinander an den Eingang 10 der ersten Vergleicherschaltung 7 legen und die im Programmwunschspeicher 1 gespeicherten Ubertragungszeitdaten TpW1 bis TpWm der dort gespeicherten Programmwunschdaten an den Eingang 13 der zweiten Vergleicheranordnung 9 legen. Die erste Abfrageanordnung 7 vergleicht in jeder Abfragestellung des Abfragezählers 15 die aus dem Senderspeicher 12 ausgelesenen Senderdaten T Sx mit den Senderdaten Tsz des Zwischenspeichers 3 und erzeugt bei übereinstimmung der Senderdaten ein Ausgangssignal. Die zweite Vergleicheranordnung 9 vergleicht in jeder Abfragestellung des Abfragezählers 16 die aus dem Programmwunschspeicher 1 ausgelesenen Zeitdaten Tpwy des dort eingespeicherten Programmwunsches Y mit der im Zwischenspeicher gespeicherten Beginnzeit tAZ des im Zwischenspeicher gespeicherten Programmwunsches und erzeugt an seinem Ausgang 22 ein Ausgangssignal, wenn die Beginnzeit TAZ des im Zwischenspeicher 3 gespeicherten Programmwunsches in die an den zweiten Eingang der zweiten Vergleicheranordnung angelegten Ubertragungszeit fällt.Whose clock pulses reach the gate circuits 18 and 19 to the Clock inputs T of the interrogation counters 15 and 16, which in one interrogation run the in the transmitter memory stored transmitter data T51 to T Sn successively to the input 10 of the first comparator circuit 7 and those stored in the desired program memory 1 Transmission time data TpW1 to TpWm of the program request data stored there connect the input 13 of the second comparator arrangement 9. The first query arrangement 7 compares in each interrogation position of the interrogation counter 15 those from the transmitter memory 12 read transmitter data T Sx with the transmitter data Tsz of the buffer 3 and generates an output signal if the transmitter data match. The second comparator arrangement 9 compares in each interrogation position of the interrogation counter 16 those from the desired program memory 1 read out time data Tpwy of the program request Y stored there with the The start time tAZ stored in the intermediate memory is the one stored in the intermediate memory Program request and generates an output signal at its output 22 when the start time TAZ of the program request stored in the buffer 3 into the second Input of the second comparator arrangement applied transmission time falls.

Die Ausgangssignale der Vergleicheranordnungen 7 bzw. 9 sperren über eine Entkopplungsschaltung 31 bzw. 32 die Torschaltungen 18 bzw. 19 zu den zugehörigen Abfragezäh- lerh 15 bzw. 16, so daß die Abfragezähler bis zum Ende des Pruzustandes der Prüfschaltung in der eingestellten Abfragestellung verharren. Kanneine der Abfrageschaltungen 7 oder 9 während des Abfragedurchlaufes keine Datenübereinstimmung erkennen, dann läuft der zugehörige Abfragezähler in eine überlaufstellung ü, in der er an seinennt Überlaufausgang 25 ein überlaufsignal erzeugt und damit ebenfalls die Torschaltung für den zugehörigen Zähttakt sperrt.The output signals of the comparator arrangements 7 and 9 are blocked a decoupling circuit 31 and 32 the gate circuits 18 and 19 to the associated Query count lerh 15 or 16, so that the query counter to the end of the test status of the test circuit remain in the set query position. If one of the interrogation circuits 7 or 9 cannot match any data during the interrogation cycle recognize, then the associated query counter runs into an overflow position ü, in which he generates an overflow signal at hisnt overflow output 25 and thus also the gate circuit for the associated counter clock is blocked.

Gelangt der Abfragezähler 15 für den Senderspeicher 12 in die Überlaufstellung, dann bedeutet das, daß die im Zwischenspeicher 3 gespeicherten Senderdaten des eingegebeneri Programmwunsches nicht im Senderspeicher 12 enthalten sind uhd somit der eingegebene Programmwunsch vom Empfangsgerät nicht empfangen werden kann. Das Uberlaufsignal des Abfragetählers 15 für den Senderspeicher löst deshalb die erste Alarmeinrichtung 20 aus urid setzt den Taktgenerator 17 huber eine Entkopplungsschaltung 33 und die bistabile Speicherschaltung 30 still. Die Alarmeinrichtung 20 zeigt akustisch und optisch an, daß der eingegebene Programmwunsch nicht empfangbar ist. Der Prüfzustand der Prüfschaltung und der Alarmzustand der Alarmeinrichtung 20 werden durch Betätigung einer nicht näher dargestellten Löschvorrichtung oder durch eine erneute Eingabe eines Programmwunsches aufgehoben.If the query counter 15 for the transmitter memory 12 is in the overflow position, then this means that the transmitter data stored in the buffer 3 of the inputted Program requests are not contained in the transmitter memory 12 and are therefore the ones entered Program request cannot be received by the receiving device. The overflow signal the query counter 15 for the transmitter memory therefore triggers the first alarm device 20 from urid sets the clock generator 17 via a decoupling circuit 33 and the bistable memory circuit 30 silent. The alarm device 20 shows acoustically and optically indicates that the program request entered cannot be received. The test condition the test circuit and the alarm state of the alarm device 20 are activated by actuation a deletion device (not shown in detail) or by entering it again a program request is canceled.

Ein Abfragedurchlauf des zum Programmwunschspeicher 1 zugehörigen Abfragezählers 16 bedeutet, daß die zweite Vergleicheranordnung 9 keine überlappung des im Zwischenspeicher 3 eingespeicherten Programmwunsches mit den im Progrmmwunschspeicher eingespeicherten Programmwünschen festgestellt hat. Die Und-Verknüpfung des Uberlaufsigna- les des dem Programmwunschspeicher 1 zugeordneten Abfragezählers 16 und des einen empfangbaren Sender bestätigenden Ausgangssignales der ersten Vergleicheranordnung 7 erzeugt in der Undschaltung 26 den Einlesebefehl für den Programmwunschspeicher zum Einspeichern der im Zwischenspeicher 3 gespeicherten Programmwunschdaten in eine freie Speicherzeile des Programmwunschspeichers 1. Außerdem hebt dieser Einlesebefehl den Prüfzustand der Prüfschaltung auf.A query run of the one belonging to the desired program memory 1 Interrogation counter 16 means that the second comparator arrangement 9 does not overlap the program request stored in the buffer 3 with the program request memory has determined stored program requests. The AND link of the overflow signal les the query counter 16 assigned to the desired program memory 1 and the one receivable Transmitter confirming output signal of the first comparator arrangement 7 generated in the and circuit 26 the read-in command for the desired program memory to be stored the desired program data stored in the buffer 3 in a free memory line of the desired program memory 1. This read-in command also removes the test status the test circuit on.

Erzeugt dagegen die zweite Speicheranordnung 9 ein Ausgangssignal, so bedeutet das, daß die Ubertragungszeit des im Zwischenspeicher gespeicherten Programmwunsches wenigstens teilweise in die Ubertragungszeit des im Programmwunschspeicher t gespeicherten Programmwunsches fällt, der durch die Abfragestellung des zugehörigen Abfragezählers 16 angezeigt ist. Dieses Signal löst dannt wenn der Sender des eingegebenen Programmwunsches im Senderspeicher gespeichert ist} die zweite Alarmeinrichtung 24 aus, Sie zeigt dem Benutzer akustisch und optisch an, daß sich der eingegebene Programmwunsch mit einem bereits im Programmwunschspeicher eingespeicherten Programmwunsch zeitlich überlappt. Der Benutzer kann, wie zuvor angegeben, die Eingabe löschen. Er kann jedoch auch mit einem Freigabeschalter 34 einen Einschreibbefehl an den Programmwunschspeicher t geben, so daß die im Zwischenspeicher 3 gespeicherten Daten in den Programmwunschspeicher 1 eingespeichert werden und der Prüfzustand der Prüfschaltung aufgehoben wird, wenn er die unvollständige Wiedergabe eines der beiden Programmwünsche in Kauf nehmen will.If, on the other hand, the second memory arrangement 9 generates an output signal, so this means that the transmission time of the stored in the buffer Program request at least partially in the transmission time in the program request memory t stored program request falls through the query of the associated Inquiry counter 16 is displayed. This signal then triggers when the transmitter enters the Program request is stored in the station memory} the second alarm device 24 off, it indicates to the user acoustically and visually that the entered Program request with a program request already stored in the program request memory overlapped in time. As previously indicated, the user can delete the entry. However, he can also send a write command to the with an enable switch 34 Enter the desired program memory t, so that the data stored in the intermediate memory 3 are stored in the desired program memory 1 and the test status of the test circuit is canceled if he wants incomplete playback of one of the two programs wants to accept.

In Figur 2 ist ein Blockschaltbild einer weiteren Schaltungsanordnung zur Eingabe und Prüfung von Programmwün- schen in den Programmwunschspeicher 1 eines Empfangsgerätes oder einer Emppfangsanlage dargestellt. Der Datenausgang 4 des Zwischenspeichers 3 der Eingabevorrichtung 2 zur Eingabe der Programmwünsche PW, der Datenausgang 11 des Senderspeichers 12 und der Datenaus- und Eingang 5 des Programmwunschspeichers 1 sind an einen Datenbus 36 der Empfangsanlage angeschlossen, an dem auch der Dateneingang 37 einer Vergleicheranordnung 38 der Prüfschaltung liegt. Zum Abruf der Adressen für die Speicherplätze der Senderdaten TS1 bis T Sn im Senderspeicher 12 und der Adressen der Speicherplätze für die Programmwunschdaten TPWT bis TpWm im Programmwunschspeicher ist ein Adressenzähler 39 vorgesehen, der über einen Adressenbus 40 mit den Adresseneingängen des Senderspeichers und des Programmwunschspeichers verbunden ist. An den Adressenbus und den Datenbus ist außerdem eine Steuer-und überwachungsschaltung 41 für den Senderspeicher 12 und eine Steuer- und überwachungsschaltung 42 für den Programmwunschspeicher angeschlosssen. Außerdem ist eine Alarmschaltungsanordnung 43 einer ersten Alarmeinrichtung und eine Alarmschaltungsanordnung 44 einer zweiten Alarmeinrichtung an den Datenbus 36 angeschlossen. Schließlich ist noch der Zeichengenerator eines Bildschirmgerätes 45 an den Datenbus 36 angeschlossen. Die an das Bussystem 36/40 angeschlossenen Schaltungsanordnungen werden von einer Programmsteuerschaltung 46 gesteuert, die zusammen mit der Vergleicheranordnung 38, den Alarmschaltungsanordnungen 43 und 44 und den Steuer- und überwachungsschaltungen 41 und 42 die Prüfschaltung für das Einschreiben eines in die Empfangsanlage eingegebenen Programmwunsches in den Programmwunschspeicher 1 ist.FIG. 2 shows a block diagram of a further circuit arrangement for entering and checking program requests into the desired program memory 1 of a receiving device or a receiving system. The data output 4 of the buffer 3 of the input device 2 for entering the program requirements PW, the data output 11 of the transmitter memory 12 and the data output and input 5 of the Program request memory 1 are connected to a data bus 36 of the receiving system, at which also the data input 37 of a comparator arrangement 38 of the test circuit lies. To call up the addresses for the storage locations of the transmitter data TS1 to T Sn in the transmitter memory 12 and the addresses of the memory locations for the desired program data TPWT to TpWm in the program request memory, an address counter 39 is provided which via an address bus 40 with the address inputs of the transmitter memory and the Desired program memory is connected. Also on the address bus and the data bus a control and monitoring circuit 41 for the transmitter memory 12 and a control and monitoring circuit 42 for the program request memory connected. aside from that Fig. 13 is alarm circuitry 43 of a first alarm device and alarm circuitry 44 of a second alarm device is connected to the data bus 36. In the end the character generator of a screen device 45 is still connected to the data bus 36. The circuit arrangements connected to the bus system 36/40 are controlled by a Program control circuit 46 controlled together with the comparator arrangement 38, the alarm circuitry 43 and 44 and the control and monitoring circuits 41 and 42 the test circuit for the writing of an input to the receiving system Program request is in the program request memory 1.

Diese Prüfschaltung ist im dargestellten Ausführungsbeispiel Bestandteil einer Mikroprozessorschaltung, die beispielsweise auch noch den Adressenzähler 39 und gegebenenfalls den Zwischenspeicher 3 umfaßt. Die Programmsteuerschaltung 46 erzeugt je nach ihrem eingestellten Zustand N bis ES die Steuerbefehle 0 bis V. Diese Steuerbefehle sind an den Steuereingängen der einzelnen Schaltungsanordnungen in einem Kreis angegeben.Die vo-n den Schaltungsanordnungen der Prüfschaltung erzeugten Ausgangssignale, die die Programmsteuerschaltung 46 in die vorgesehenen Betriebszustände einstellen, sind an den Ausgängen der einzelnen Schaltungsanordnungen der Prüfschaltung und an den Stelleingängen der Programmsteuerschaltung 46 ebenfalls umrandet angegeben und mit Sxx bezeichnet.This test circuit is part of the illustrated embodiment a microprocessor circuit that for example also the Address counter 39 and optionally the buffer 3 includes. The program control circuit 46 generates the control commands 0 to depending on its set state N to ES V. These control commands are at the control inputs of the individual circuit arrangements in a circle. The generated by the circuit arrangements of the test circuit Output signals which the program control circuit 46 in the intended operating states set are at the outputs of the individual circuit arrangements of the test circuit and also indicated at the control inputs of the program control circuit 46 with a frame and designated with Sxx.

Die Wirkungsweise der in Figur 2 dargestelten Schaltungsanordnung wird anhand des in Figur 3 dargestellten Flußdiagrammes erläutert. Sobald die Daten des in die Eingabevorrichtung 2 eingegebenen Programmwunsches im Zwischenspeicher 3 gespeichert sind (50) setzt ein Freigabesignal SO die Programmsteuerschaltung 46 in den ersten Prüfzustand PA (51). Uber den Steuerbefehl I werden zunächst die im Zwischenspeicher 3 gespeicherten Senderdaten Tsz der Vergleicherschaltung 38 über den Datenbus 36 zugeführt (52) und der Adressenzähler 39 in Bereitschaft gesetzt.The mode of operation of the circuit arrangement shown in FIG is explained with reference to the flow chart shown in FIG. Once the data of the program request entered into the input device 2 in the buffer 3 are stored (50), an enable signal SO sets the program control circuit 46 in the first test state PA (51). Via the control command I, the Transmitter data Tsz of the comparator circuit 38 stored in the buffer 3 is supplied via the data bus 36 (52) and the address counter 39 is set to standby.

Danach werden die von dem Adressenzähler über den Adressenbus angesteuerte Senderdaten TSx der Speicherzeile X des Senderspeichers 12 der Vergleicheranordnung zugeführt (53) und mit dem gespeicherten Senderdaten des Zwischenspeichers verglichen (54). Wird keine übereinstimmung der Senderdaten erkannt, bildet der Adressenzähler 39 die Adresse der nächsten Senderspeicherzeile (55) Die Steuer-und überwachungsschaltung 41 des Senderspeichers überprüft im dargestellten Ausführungsbeispiel, ob die abgefragte Senderspeicherzeile mit Senderdaten besetzt ist (565. . ISt dies der Fall, erfolgt ein erneuter Senderdatenvergleich. Andernfalls erzeugt die Steuer- und überwachuhgsschaltung 41 ein Ausgangssignal SI2, das die Programmsteuerschaltung 46 in den ersten Warnzustand W1 setzt (57). Der zugehörige Steuerbefehl II schaltet die Alarmschaltungsanordnung 43 der ersten Alarmeinrichtung ein und erzeugt am Lautsprecher 47 des B;ldschirmgerätes 45 einen Warnton. Mittels der von der Alarmschaltungsanordnung 43 auf den Datenbus 36 gegebenen Daten wird auf dem Bildschirm 48 des Bildschirmgerätes eine bildliche oder schriftbildliche Anzeige erzeugt, die dem Benutzen zu erkennen gibt, daß der eingegbene Programmwunsch hicht empfangen werden kann.Then the addresses are controlled by the address counter via the address bus Transmitter data TSx of the memory line X of the transmitter memory 12 of the comparator arrangement supplied (53) and compared with the stored transmitter data of the buffer (54). If the transmitter data does not match, the address counter is generated 39 the address of the next transmitter memory line (55) The control and monitoring circuit 41 of the transmitter memory checks in the illustrated embodiment whether the queried Station memory line is occupied with station data (565. Is this if this is the case, the transmitter data is compared again. Otherwise the control and monitoring circuit 41 an output signal SI2 which the program control circuit 46 sets W1 to the first warning state (57). The associated control command II switches the alarm circuit arrangement 43 of the first alarm device and generates on the loudspeaker 47 of the screen device 45 emits a warning tone. By means of the alarm circuitry 43 given on the data bus 36 data is shown on the screen 48 of the display device a pictorial or visual display is generated that can be recognized by the user indicates that the program request entered cannot be received.

In einet anderen Ausführungsbeispiel erzeugt die Steuer-und überwachungsschaltung 41 des Senderspeichers ein Ausgangssi§nal SI2, wenn im Senderspeicher für die aufgerufene Adresse keine Speicherzeile vorhanden ist.In another exemplary embodiment, the control and monitoring circuit generates 41 of the transmitter memory an output signal SI2, if in the transmitter memory for the called Address no memory line is available.

Erkennt die Vergleicheranordnung 38 beim Vergleich der serlderdaten eine übereinstimmung dieser Daten, erzeugt sie ein Ausgangssigal SI1, das die Programmsteuerschaltung 46 in den zweiten Prüfzustand P2 setzt (58). Der in diessent Zustand von der Programmsteuerschaltung erzeugte Steuerbefehl III überträgt die im Zwischenspeicher 3 gespeicherten Programmübertragungszeitdaten TAZ an den Dateneingang 37 der Vergleicheranordnung 38, von der sie eingespeichert werden (59). Gleichzeitig wird mit diesem Befehl der Adressenzähler 39 auf die Ausgabe der ersten Adresse der aus dem Programmwunschspeicher 1 auszulesenden Ubertragungszeitdaten TpWy an die Vergleicheranordnung 38 angesteuert (60). Erkennt die Vergleicheranordnung keine überlappung der zum Vergleich anstehenden übertragungszeiten (61), wird der Adressenzähler 39 veranlaßt, die Adresse für die nächste Programmwunschspeicherzeile zu bilden (62). Die dem Programmwunschspeicher 1 zugeordnete Steuer- und überwachungsschaltung 42 prüft, ob der Abfrageumlauf für den Programmwunschspeicher beendet ist (63) und leitet einen Vergleich der übertragungszeitdaten der aufgerufenen Speicherzeile des Programmwunschspeichers mit der in der Vergleicheranordnung noch gespeicherten übertragungszeit des im Zwischenspeicher eingespeicherten Programmwunsches ein. Erkennt die Steuer-und überwachungsschaltung 42 das Ende eines Abfrageumlaufes für den Programmwählerspeicher, dann erzeugt sie ein Ausgangssignal SIII2, daß die Programmsteuerschaltung 46 in den Einschreibezustand ES setzt (64). Der in diesem Zustand von der Programmsteuerschaltung 46 erzeugte Steuerbefehl V ist der Einschreibbefehl für den Programmwunschspeicher, die im Zwischenspeicher 3 gespeicherten Daten in eine von der Steuer- und überwachungsschaltung 42 erkannte freie Speicherzeile des Programmwunschspeichers einzuschreiben. Das am Ende des Einschreibvorganges von der Steuer- und überwachungsschaltung 42 erzeugte Ausgangssignal SV setzt die Programmsteuerschaltung 46 in die Normalstellung N zurück.Detects the comparator arrangement 38 when comparing the server data if these data match, it generates an output signal SI1, which the program control circuit 46 sets into the second test state P2 (58). The in this state from the program control circuit The control command III generated transmits the program transmission time data stored in the buffer 3 TAZ to the data input 37 of the comparator arrangement 38, from which it is stored become (59). At the same time, the address counter 39 is on the output with this command the first address of the transmission time data to be read out from the program request memory 1 TpWy controlled to the comparator arrangement 38 (60). Detects the comparator arrangement no overlap of those to be compared transmission times (61), the address counter 39 is caused to enter the address for the next desired program memory line to form (62). The control and monitoring circuit assigned to the desired program memory 1 42 checks whether the query cycle for the desired program memory has ended (63) and directs a comparison of the transmission time data of the memory line called up of the desired program memory with the one still stored in the comparator arrangement transmission time of the program request stored in the buffer. If the control and monitoring circuit 42 detects the end of an interrogation cycle for the program selector memory, then it generates an output signal SIII2 that the program control circuit Sets 46 into the enrollment state ES (64). The one in this state from the program control circuit 46 generated control command V is the write command for the desired program memory, the data stored in the buffer 3 in one of the control and monitoring circuit 42 recognized free memory line of the desired program memory to be written. That generated by the control and monitoring circuit 42 at the end of the writing process Output signal SV resets program control circuit 46 to normal position N.

Erkennt dagegen die Vergleicheranordnung 38 eine überlappung der zu vergleichenden Programmübertragungszeiten (61), dann erzeugt sie ein Ausgangssignal SIII1. Dieses Ausgangssignal setzt die Programmsteuerschaltung 46 in den zweiten Alarmzustand W2 (65) in dem ein Steuerbefehl IV die Alarmschaltungsanordnung 44 der zweiten Alarmeinrichtung einschaltet und am Lautsprecher 47 des Bildschirmgerätes 45 einen Warnton erzeugt. Die Alarmschaltungsanordnung überträgt über den Datenbus 36 Daten derart, daß auf dem Bildschirm 48 des Bildschirmgerätes 45 bildlich oder schriftbildlich angezeigt wird, daß sich die auf dem Bildschirm 48 angezeigten Programmwunschsendungen zeitlich überschneiden. Der Benutzer kann in einem Entscheidungsprozess (66) den eingegebenen und noch im Zwischenspeicher befindlichen Programmwunsch beispielsweise durch das Betätigen einer Löschtaste 49 oder durch eine neue Eingabe eines Programmwunsches (67) Löschen, wodurch die Programmsteuerschaltung 46 in den Normalzustand gesetzt wird (68). Er kann jedoch auch durch Betätigen eines Freigabeschalters 34, wodurch die Programmsteuerschaltung 46 in den Einschreibzustand ES gesetzt wird (64), die Daten des eingegebenen und im Zwischenspeicher befindlichen Programmwunsches in eine freie Speicherzei le des Programmwunschspeichers einspeichern und dabei in Kauf nehmen, daß wenigstens eine der beiden sich überlappenden Programmwünsche nur unvollständig wiedergegeben wird.In contrast, if the comparator arrangement 38 recognizes an overlap of the comparing program transmission times (61), then it generates an output signal SIII1. This output signal sets the program control circuit 46 in the second Alarm state W2 (65) in which a control command IV triggers the alarm circuit arrangement 44 the second alarm device switches on and on the loudspeaker 47 of the display device 45 generates a warning tone. The alarm circuitry transmits over the data bus 36 data such that on the screen 48 of the display device 45 is shown visually or visually that the on the screen 48 of the desired program programs displayed overlap. The user can in a decision process (66) the entered and still in the buffer program request located, for example, by pressing a delete key 49 or by entering a new program request (67) delete, whereby the Program control circuit 46 is set in the normal state (68). However, he can also by actuating an enable switch 34, whereby the program control circuit 46 is set to the writing state ES (64), the data of the entered and program request in the intermediate memory into a free memory line Store the desired program memory and accept that at least one of the two overlapping program requests is only incompletely reproduced.

Bezugszeichen (BZ) - Verzeichnis für .BZ Bezeichnung BZ Bezeichnung Reference symbol (BZ) - directory for .BZ designation BZ designation

Claims

Claims 1. Receiving device with entertainment electronics a station memory in which the tuning and display data of receivable stations are stored are, and with an input device that is not shown, a) that a desired program memory (1) is provided in which the data from the device user selected program requests from broadcast programs can be stored, b) that the Input device (2) is provided for entering the data of a program request and for this data a buffer (3) contains, c) that in the test state one Test circuit the data in the buffer and one after the other in the transmitter memory stored transmitter data are supplied to a comparator arrangement (7, 38) and d) that if the data contained in the buffer memory match Transmitter data with transmitter data stored in the transmitter memory, the comparator arrangement an output signal (they) is generated, which is sent as a read-in signal (V) to the desired program memory is placed for reading the data from the buffer.

2. Receiving device according to claim 1, characterized by a first Alarm device (24, 43) which is connected to the test circuit, and through a trigger signal (SI2) of the test circuit, which occurs during the test state of the test circuit at the end of a query run of the transmitter memory (12) of this or its Control circuit (15, 41) is formed and triggers the first alarm device (20).

3. Receiving device according to claim 1 or 2, characterized in that a) that in the test state of the test circuit the data (TAZ) of the buffer (3) and the program transfer times (Tp) stored in the desired program memory (1) a second comparator arrangement (9) are fed to the test circuit, b) that the second comparator arrangement generates an output signal when included in the data the program transmission time (TAZ) contained in the buffer memory is one in the desired program memory stored program transmission time overlaps, furthermore c) that on the one hand the output signal the second comparator arrangement, the transmission of the output signal of the first Comparator arrangement (7) to the read-in control input (28) of the desired program memory blocks or d) that, on the other hand, if the second comparator arrangement has no time coincidence recognizes the desired program memory or its control circuit (16) after a Removal run of the program request memory generates an end signal that the transmission the output signal of the first comparator arrangement to the read-in control input of the Desired program memory releases.

4. Receiving device according to claim 3, characterized in that ad the Test circuit a second alarm device (24) is connected and that the output signal the second comparator arrangement (9) the trigger signal for the second alarm device is.

5. Receiving device according to claim 3 or 4, characterized in that a release switch (34) is connected to the test circuit, which is activated in State of the transmission of the output signal of the second comparator arrangement (9) the read-in control input (28) of the program memory (1) for storing the data of the buffer (3) releases.

6. EhpfaNgsgerät according to claim 1 or 2, characterized in that a) dan the output signal (511) of the comparator arrangement (38) instead of a transmission to the read-in control input (28) of the desired program memory (the test circuit switches to a second test state (p2), b) that in the second test state the test circuit the data (TAZ) of the buffer (3) and those in the desired program memory stored program transmission time data (TpWy) supplied to the comparator arrangement are, c) that the comparator arrangement in the second test state of the test circuit Output signal (SIII1) generated when the data contained in the buffer Program transfer time (TAZ) a program transfer time stored in the desired program memory (TPWy) overlaps, and d) that if the comparator arrangement does not Time coincidence recognizes the program request memory or its control circuit (42) an end signal (SILYL 2) after the program request memory has been queried generated as a read-in signal (V) to the Programmwunschspei cher for reading out the Data from the buffer is placed.

7. Receiving device according to claim 6, characterized in that on the test circuit is connected to a second alarm device (44) and that the Output signal (SILO 1) of the comparator arrangement (38) in the second test state (P2) the test circuit of the trigger signal (IV) for the second alarm device.

8. Receiving device according to claim b or 7, characterized in that dal3 a release switch (34) is connected to the test circuit, which in activated State of the transmission of the output signal (SILO 1) of the comparator arrangement (38) in the second test state of the test circuit to the read-in control input (V) of the desired program memory (1) to read in the data from the buffer (3) releases.

9. Receiving device according to one of the preceding claims, characterized characterized in that a release signal (SO) of the input device (2) the test circuit in the first test state (P1).

10. Receiving device according to one of the preceding claims that the Test circuit is part of a microprocessor circuit and a data and Address bus (36, 40) to which the buffer (3), the Station memory (12) and the desired program memory (1) is connected.

11. Receiving device according to one of claims 2 to 10, characterized in that that the screen (48) and the loudspeaker (47) of a video display device (45) components the alarm device (s) (20, 24) and that the alarm devices or the test circuit furthermore circuit arrangements (43, 44) for visual or graphic representation of the alarm on the screen.