DE3215062C2

DE3215062C2 - Schaltungsanordnung zur Prüfung der Verarbeitbarkeit von Speicheroperanden für logische und dezimale Befehle vor Befehlsausführung

Info

Publication number: DE3215062C2
Application number: DE19823215062
Authority: DE
Inventors: Helmut 8011 Höhenkirchen Saliger
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1982-04-22
Filing date: 1982-04-22
Publication date: 1984-04-12
Also published as: DE3215062A1

Abstract

Bei einer nach dem Fließbandprinzip arbeitenden Datenverarbeitungsanlage führt ein Befehlsaufbereitungsprozessor das Befehlslesen, die Adreßrechnung und das Operanden-Lesen durch, während ein Befehlsausführungsprozessor die eigentliche Befehlsausführung und die Abspeicherung der Ergebnisse in Registern oder im Arbeitsspeicher übernimmt. Der Befehlsaufbereitungsprozessor enthält eine Längenfeld-Prüfschaltung, die zwischen Operanden mit einer Operandenlänge kleiner/gleich zwei Doppelworte (L 15) und Operanden mit einer mehr als zwei Doppelworte betragenden Operandenlänge (L > 15) unterscheidet. Dieser Längenfeld-Prüfschaltung ist eine Feldenden-Prüfschaltung zugeordnet, die zur Summe aus Basis- und Distanzadresse (B1 + D1, B2 + D2) des ersten und zweiten Operanden die zugehörige Feldlänge (L) hinzuaddiert und mit Hilfe eines bei der Verknüpfung auftretenden Übertrages (C) aus der höchstwertigen Bitstelle des Distanzadreßteils (LOC) innerhalb einer Seite (SN) eine Seitenüberschreitung des entsprechenden Operanden an den Befehlsausführungsprozessor signalisiert.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß den Merkmalen des Oberbegriffs des Palentanspruchs 1.

Datenverarbeitungsanlagen der oberen Leistungsklasse arbeiten vielfach In sogenannter Flleßbandtechnik, wobei die Befehlsverarbeitung mit Hilfe zweier Prozessoren in mehreren parallel arbeitenden Stufen durchgeführt wird. Diese Aufgabenverteilung geht so vor sich, daß ein Befehls-iufbereitungsprozessor im Vorgriff und parallel zur Befehlsausführung das Befehlslesen, die Befehlsinterpretation, die Operandenadreßrechnung und das Lesen von Speicheroperanden durchführt, während ein Befehlsausführungsprozessor die eigentliche Befehlsausführung und die Abspeicherung der Ergebnisse im Registersatz oder im Puffer bzw. Hauptspeicher übernimmt. Sowohl der Befehlsaufbereltungsprozessor als auch der Befehlsausführungsprozessor beinhalten jeweils eigene Rechenwerke mit zugehörigen Mikroprogrammsteuerungen. Auf diese Weise können mehrere Befehle zeitlich überlappt abgearbeitet werden. Voraussetzung für den dadurch erzielbaren hohen Befehlsdurchsatz ist zusätzlich eine entsprechende Aufbereitung der Speicheroperanden, z. B. die links- oder rechtsbündige Ausrichtung sowie die byteweise Markierung von Lese- und Schreiboperanden. Die jeweils doppelwortweise aus dem Arbeltsspeicher gelesenen, je nach Befehlsart linksbündig (bei logischen Befehlen) oder rechtsbündig (bei dezimalen Befehlen) ausgerichteten Operanden werden dann im Befehlsausfuhrungsprozessor jeweils doppelwortweise verarbeitet. Bei Speicher-Speicher-Befehlen, abgekürzt SS-Befehlen, werden maximal jeweils 16 Bytes pro Operand ausgelesen, ehe nach der Verknüpfung das erste Rückschreiben des Ergebnisses erfolgt, wobei jeweils nur die relcanten Bytes innerhalb eines Doppelwories zurückgeschrieben werden.

Der Arbeitsspeicher wird in sogenannte Seiten einge-

teilt, wobei eine Seite im allgemeinen 2 KB oder 4 KB groß ist. Feldanfang und Feldende eines Operanden können dabei fallweise auch in benachbarten Seiten liegen (Seitenüberschreitung).

Erfolgt nun durch einen Maschinenbefehl ein Zugriff j auf Operanden in Registern oder im Arbeitsspeicher, dann muß vor der Befehlsausführung geprüft werden, ob die miteinander zu verknüpfenden Operanden je-.veils in voller Länge zur Verfügung stehen. Ist dies nicht der Fall, dann muß die Befehlsausführung unterdrückt wer- i<> den, damit dieser Befehl später ohne Ergebnisverfälschung wiederholt werden kann, wenn das Betriebssystem über eine Unterbrechungsmeldung die Operanden bereitgestellt hat. Andernfalls würde nämlich der bereits zur Verfugung stehende Teil der Operanden verarbeitet ι j und das entsprechende Teilergebnis in die Register oder in den Arbeitsspeicher zurückgeschrieben werden mit der Folge, daß bei einer Befehlswiederholun" der ursprüngliche Operand dann nicht mehr zur Verfugung stellen würde.

Vor der Befehlsverarbeitung muß deshalb geprüft werden, ob

- alle Seiten im realen Arbeitsspeicher vorhanden sind und

- zu diesen Seilen keine Zugriffsbeschränkungen Lesen nicht erlaubt. Schreiben nicht erlaubt. Lesen und Schreiben nicht erlaubt - vorliegen.

Bei nicht nach dem Fließbandprinzip arbeitenden Datenverarbeitungsanlagen, die keinen Befehlsaufberei- in tungsprozessor enthalten, muß eine Überprüfung auf Seitenüberschreitung im Zentralprozessor durchgeführt werden. Dies geschieht in der Weise, daß vor Beginn der eigentlichen Befehlsausführung im Addierwerk des Zentralprozessors in einem Vorspann Feldanfang und Feldende durch Additionen mit den bekannten Größen (Adresse der Operanden, Feldlänge der Operanden) durchgeführt werden. Durch anschließendes Testen der Addierwerk-Ergebnisse wird festgestellt, ob bei wenigstens einem Operanden eine Seitenüberschreitung stau- *o gefunden hat mit der Folge, daß dann eine Überprüfung für das Feldende erforderlich ist. Dieser Vorspann bedeutet nicht nur eine entsprechende Verringerung des Befehsldurchsatzes, er stellt auch eine zusätzliche Belastung für das Mikroprogramm des Zenlralprozessors insbesondere für den Fall dar. wenn gar keine Feldendeüberprüfung erforderlich ist.

Der vorliegenden Erfindung liegt die Aulgabe zugrunde, für die Überprüfung, ob die für eine Befehlsausführung erforderlichen Operanden in voller Länge zur ⁵" Verfügung stehen, einen möglichst einfachen und schnellen Weg aufzuzeigen.

Die Lösung dieser Aufgabe ergibt sich e.findungsgemäß aus den im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmalen. ⁵^

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind In den LJnteransprüchen bzw. im nebengeordneten Anspruch 3 angegeben.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Dabei zeigt ^b0

Fi):. I eine Schaltungsanordnung zur Ermittlung der Feldanfangs- und Feldcnde-Adresse b/.v,. zur Überprüfung auf Seilenüberschreilung für Speicheroperanden

[ ig. 2 den Rechenvorgang im Addierwerk der Feldendenprüfschaltung gemäß Fig. 1 zur Ermittlung einei Sei- ^ lenüberschreilung bei logischen SS-Befehlcn

Fijz.3. 4 /«ei Mikroprogrammabläufe im BcTehlsaulbeieitungspro/essor für /«ei verschiedene logische SS-Befehle zur jeweiligen Überprüfung auf Seltenüberschrei-

Die Überprüfung auf Seitenüberschreitung erfolgt im Befehlsaufbereitungsprozessor, und zwar jeweils vor der Ausführung des Befehls im Befehslausführungsprozessor. Das Ergebnis der Überprüfung wird dann dem Befehlsausführungsprozessor mit den übrigen Befehlsparametern übergeben und kann dort ausgetestet werden. Im Befehlsausführungsprozessor muß deshalb kein zusätzlicher Vorspann durchlaufen werden.

Für die Feststellung einer eventuell auftretenden Seitenüberschreitung eines Operanden wird das in Fig. 1 dargestellte Addierwerk AAD des Befehlsaufbereitungsprozesors verwendet. Den beiden Eingängen dieses Addierwerks AAD sind jeweils Eingangsmultlplexer MUX- EA, MUX-EB und zugehörige Eingangspufferregister RA. RB zugeordnet. In einem ersten Addiervorgang wird zunächst aus der Basisadresse öl und der Distanzadresse D\ des ersten Operanden dessen Feldanfangsadresse A errechnet und in das Pufferregister AADR übertragen. Als nächstes erfolgt die Bestimmung der Feldende-Adresse A* in der Weise, daß zur Feldanfangsadresse A die Feldlänge L hinzuaddiert wird. In analoger Weise erfolgt die Bestimmung der Feldendeadresse für den zweiten Operanden.

In der Fig. 2 ist ein Beispiel für die Ermittlung der Feldende-Adresse für logische SS-Befehle dargestellt. Es wird vorausgesetzt, daß eine Speicherseite jeweils 2 KB groß ist und daß demzufolge für die Distanz LOC innerhalb einer Seile die Adreßbus 21 bis 31, d. h. insgesamt 11 Bits vorgesehen sind. Die Bits 8 bis 19 (bei 4 KB-Seiten) bzw. 8 bis 20 (bei 2 KB-Seiten) geben die Seitennummer 5Λ an. Außerdem sei angenommen, daß die Operandenlänge 5 Bytes umfaßt, so daß definitionsgemäß die Feldlänge L = 4 (Anzahl der Bytes - 1) beträgt. Gemäß Fig. 2 ergibt die Addition aus Feldanfangsadresse A und Feldlänge L eine Feldendeadrcsse A*, wobei sich aus der Bitstelle 21, d. h. aus der höchstwertigen Bitstelle der Distanz LOC innerhalb einer Seite ein Übertrag C'21 ergibt. Das Aultreten dieses Übertrages C'21 signalisiert eine Seitenüberschieitung, d. h. daß das Feldende eines Operanden bereits in einer benachbarten Seile liegt. Falls kein Übertrag auftritt, liegen Feldanfang und Feldende des Operanden innerhalb der gleichen Seite.

Bei Verwendung von 4 KB großen Speicherseiten ist der entsprechende Übertrag CH) aus der Bitstelle 2(1 maßgebend. Der jeweils auftretende Übertrag aus der Bitstelle 2(1 (4 KB-Seite) bzw. 21 (2 KB-Scite) wird über ein von einem Ladesignal LDCA. LDCB für den erslen bzw. zweiten Operanden gesteuertes FlipRop FFA bzw FFB als Steuersignal CA. CB dem Befehlsausführungsprozessor zum Testen angeboten (siehe Fig. 1).

Wird nun aufgrund eines auftretenden Übertrags eine Seitenüberschieitung erkannt, dann wird vor Beginn der Befehlsausführung eine Adreßumselzung mit der Adresse für das Feldende (Feldendenprüfung) durchgeführt. Wird während dieser Adreßumsetzung festgestellt, daß die Seile nicht im realen Arbeitsspeicher Ist oder werden Zugriffsbeschränkungen zu dieser Seite erkannt, dann wird die Befehlsausführung unterdrückt und eine Unterbrechung an das Betriebssystem gemeldet. Die Zugriffsbeschränkungen können je nach Erfordernis auf: »Lesen nicht erlaub«, »Schreiben nicht erlaubt« oder »Lesen und Schreiben nicht erlaubt« geprüft werden.

Unter bestimmten Voraussetzungen ist unabhängig von einer Seitenübersclirellung keine Überprüfung des leidendes erforderlich. Damit können die Im Befehlsauf-

bereliungsprozessor erforderlichen Additionen zur Ermittlung einer Seltenüberschreitung entfallen, so daß die Zelt für die Befehlsaufbereitung entsprechend verkürzt wird. Diese zusätzlichen Prüfungen sind befehlstypabhänglg und werden bei einigen Befehlen wie folgt durchgeführt.

I. Logische SS-Befehle

a) bei den logischen SS-Befehlen LlBERTRAGtN ZEICHEN, ÜBERTRAUEN ZONEN. UND, ODER und EXKLUSIV-ODER werden Im Addierer jeweils aus Basis und Distanz öl + Dl für den ersten Operanden bzw. Bl + Dl für den zweiten Operanden in jeweils einer Elementaroperation die entsprechenden Fcldanfangsadrcsscn errechnet, die dem Befehlsaus- !5 führungsprozessor übergeben werden (siehe Flg. 3). Zur Feststellung einer Seilenüberschreitung sind zwei zusätzliche Elementaroperalionen erforderlich, nämlich Adresse erster Operand plus Feldlänge und Adresse zweiter Operand plus Fledliinge. Um auch das Mikroprogramm des Befehlsaufbereitungsprozessors nicht in jedem Fall durch diese zwei EIementaroperatlonen zu belasten, wird mit Hilfe zusätzlicher Schaltungsmaßnahmen ermittelt, ob unabhängig von einer Seitenüberschreitung eine Feldendenüberprüfung überhaupt erforderlich ist. Vor dem ersten Rückschreiben des Ergebnisses werden von beiden Operanden maximal 16 Bytes vorgelesen. Ist die Feldlänge L L₁15, d. h. wenn mehr als 16 Bytes zu verarbeiten sind, dann Ist für die beiden Operanden die Überprüfung auf .Seitenüberschreitung erforderlich. Das Kriterium für LL15 wird durch eine ODER-Verknüpfung der vier höchstwertigen Bits des 8 Bits langen Längenfeldes L erkannt. !st dagegen die Feldlänge L - 15, dann gilt folgendes:

- Wird das Ergebnis in mehr als ein Doppelwort des Arbeitsspeichers zurückgeschrieben (bei L ■- 15 maximal zwei oder drei Doppelworte), dann ist eine Überprüfung auf Seltenüberschreitung für ^o den ersten Operanden erforderlich. Bei Seitenüberschreitung muß mit dem Feldende des ersten Operanden (Schreibadresse) geprüft werden, ob in diese Seite geschrieben werden kann. Im Normallfall wird bei Leseoperationen auf »Lesen erlaubt« und bei Schreiboperationen auf »Schreiben erlaubt« geprüft. Wird in diesem Fall beim Lesen des ersten Operanden zusätzlich auf »Schreiben erlaubt« geprüft, kann die Addition (öl +Dl)+ Z. zur Feststellung der Seitenüberschreitung für den ersten Operanden entfallen.

- Wird das Ergebnis in nur ein Doppelwort des Arbeitsspeichers zurückgeschrieben (L_max ^ 7), dann 1st keine Überprüfung auf Seitenüberschrei tung erforderlich. Wird nämlich bei diesem Schreibzugriff die Zugriffsbeschränkung »Schreiben nicht erlaubt« erkannt, dann wird das Programm unterbrochen und das Zurückschreiben des Ergebnisses In den Arbeitsspeicher wird nicht ausgeführt. Der Schreibzugriff in nur ein Doppelwort wird durch den Test: WMODW- nein (vgl." hierzu Abschnitt b) erkannt.

Damit braucht für L s 15 im Mikroprogramm des Befehlsaufbereitungsprozessors keine Überprüfung auf Seitenüberschreitung durchgeführt werden. Das entsprechende Mikroprogramm ist aus F i g. 3 ersichtlich. LDCA und LDCB sind Signale zur Übernahme des Übertrags C aus der Bitstelle 20 bzw. 21, womit eine Seilenüberschreitung signalisiert wird.

b) Heim logischen SS-Befehl ÜBERTRAGEN ZEICHENFOLGE erfolgt die Berechnung der Operandenadressen und die Überprüfung auf Seitenüterschreltung In analoger Weise. MH der Adresse des ersten Operanden wird nicht aus dem Arbeitsspeicher gelesen, sondern nur in den Arbeitsspeicher geschrieben. Es besteht also keine Möglichkeit, über den Lesezugriff gleichzeitig eine eventuelle Zugrlffsbeschränkung für das anschließende Schreiben festzustellen.

Die bei Feldlänge L , 15 und Zurückschreiben des Ergebnisses in mehr als ein Doppelwort erforderliche Überprüfung auf »Schreiben erlaubt« mit dem Feldende kann daher nur durch eine Überprüfung auf Seitenüberschreitung für den ersten Operanden festgestellt werden. Hierfür ist eine zusätzliche Elementaroperation erforderlich. Ds entsprechende Mikroprogramm für diesen Befehl ist In Fig. 4 dargestellt. Der Test: WMODW: »Schreiben in mehr als ein Doppelwort« wird aus dem Übertrag bei der Addition der niederwertigen drei Bits der Schreibadresse (öl+Dl) und einer »1« in der nächsthöheren Bitstelle einerseits mit den niederwertigen vier Bits des Längenfeldes L andererseits ermittelt.

c) Bei anderen logischen SS-Befehlen führt der Befehlsaufbereitungsprozessor keine Addition zur Ermittlung einer Seitenüberschreitung durch, weil z. B. keine Überprüfung erforderlich Ist, bzw. das Kriterium der Feldlänge nicht explizit aus dem Längenfeld L entnommen werden kann. Für diese Gruppe von Befehlen wird die Feststellung einer Seitenüberschreitung befehlsabhängig vom Befehlsausführungsprozessor durchgeführt.

2. Dezimale SS-Befehle

Bei allen Dezimalbefehlen erfolgt die Verarbeitung von rechts nach links, das heißt zur Ermittlung der Anfangsadressen müssen im Befehlsaufbereitungsprozessor für den ersten Operanden die Additionen Sl+Dl und (BX +Dl) + L\ und für den zweiten Operanden die Additionen Bl + Dl und (ß2 + DI) + Ll durchgeführt und die so ermittelten Adressen dem Befehlsausführungsprozessor übergeben werden.

Vor dem Rückschreiben des Ergebnisses in den Arbeitsspeicher wird von beiden Operanden die gesamte Feldlänge (maximal 16 Bytes) vorgelesen. Für den zweiten Operanden ist deshalb keine Überprüfung auf Seitenüberschreitung erforderlich. Eine Seitenüberschreitung des ersten Operanden kann ohne Verlängerung des Mikroprogramms bei der Ausführung der Addition {Bl+DD + Ll am Übertrag aus der Bitstelle 20 bzw. 21 erkannt werden.

3. Sonstige Befehle

Bei den Befehlen SPEICHERN MEHRFACH, LADEN MEHRFACH, SPEICHERN BITFELD, LADEN BITFELD, SPEICHERN ZEICHEN MIT MASKE, EINSETZEN ZEICHEN MIT MASKE und VERGLEICHEN LOGISCH MIT MASKE wird in einer ersten Elementaroperation die Operandenadresse aus Sl+Dl berechnet und in einer zusätzlichen Elementaroperation die Prüfung auf Seitenüberschreitung durchgeführt.

Da die genaue Feldlänge nicht direkt dem Maschinenbefehl entnommen werden kann, wird befehlsabhängig die maximal mögliche Feldlänge wie folgt addiert:

STM. LM STBF, LBh STCM, ICM, CLM

(Bl+ÜD + 63 (Bl + DD + 4 (B\+Dl) + 3

Wird bei dieser Addition eine Seitenüberschreitung erkannt, dann muß im Befehlsausführungsprozessor durch Addition der tatsächlichen Feldlänge erneut geprüft werden, ob eine wirkliche Seltenüberschreitung vorliegt.

Zur beschleunigten Durchführung der für die Überprüfung auf Seitenüberschreitung erforderlichen Addiervorgänge erweist es sich Im übrigen als zweckmäßig, wenn für das Addierwerk AAD der Flg. 1 eine Addierkaskade verwendet wird, weil dann beide Additionen pro Operand

In einer einzigen Elementaroperation durchgeführt werden können, derart, daß zunächst die Zwischensumme BX + Dl und unmittelbar darauffolgend in einem zweiten Addierer die Gesamtsumme (Bl +Dl)+ L bzw. für den zweiten Operanden Bl + Dl und (Bl+ Dl)+ L errechnet wird.

Im Befehlsaufbereitungsprozessor besteht darüber hinaus In Abhängigkeit vom Ergebnis einer Seitenüberschreitung für den ersten und/oder zweiten Operanden die Möglichkeit, getrennte Start-Adressen an den Befehlsausführungsprozessor zu liefern, damit dieser mit der Überprüfung für das Feldende des entsprechenden Operanden beginnen kann, so daß das Haupt-Mikroprogramm nicht durch zusätzliche Tests belastet wird.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Prüfung der Verarbeitbarkelt von logischen Spelcher-Spelcher-Befehlen In einer nach dem Fließbandprinzip arbeitenden mikroprogrammlerten Datenverarbeitungsanlage mit einem Befehlsaufbereitungsprozessor für Befehlslesen, Adreßrechnung und Speicheroperanden-Lesen, einem Befehlsausführungsprozessor für die eigentliche Befehlsausführung und einem gemeinsamen, aus Puffer- und Arbeltsspeicher bestehenden, jeweils in Seiten gleicher Größe unterteilten Speichersystem, wobei die Operanden, beginnend unter einer auf eine beliebige Stelle innerhalb eines Doppelwortrasters zeigende Feldanfangsadresse jeweils donpelwortweise aus dem Speicher ausgelesen und ebenfalls doppelwortweise verarbeitet werden, während das Zurückschreiben stets im Doppelwortraster erfolgt, dadurch gekennzeichnet, daß im Befehlsaufbereitungsprozes- -Ό snr eine Längenfeld-Prüfschaltung vorgesehen Ist. die mittels einer ODER-Verknüpfung der vier höchstwertigen Bits aus dem uiingenfeki (L) logischer SS-Befehle zwischen Operanden mit einer Operandenlänge kleiner/gleich zwei Doppelworte (L i. 15) und Operanden mit einer mehr als zwei Doppelworte betragenden Operandenlänge (L 15) unterscheidet und daß der Längcnfeld-Prüfschaltung eine Feldenden-Prüfschaltung zugeordnet Ist, die für Operanden, deren Länge mehr als zwei Doppelworte beträgt, zur J» jeweiligen Summe aus Basis- und Distanzadresse (Sl +/JI, Bl + Dl) des ersten und zweiten Operanden die zugehörige Feldlänge (L) hinzuaddiert und mit Hilfe eines bei der Verknüpfung auftretenden Übertrages (CIi). C'21) aus der höchstwertigen Bitstelle des Dlslanzadreßteiles (LOC) Innerhalb einer Seite (SN) eine Sellenüberschreitung des entsprechenden Operanden an den Bcfehlsausführungsprozessor signalisiert.

2. Schaltungsanordnung nach Anspruch 1, dadurch «o gekennzeichnet, daß für logische SS-Befehle, bei denen kein Lesezugriff zum ersten Operanden erforderlich 1st und bei dem die Operandenlänge kleiner/gleich zwei Doppelworte beträgt, eine Doppelwort-Prüfschaltung vorgesehen Ist, die aus dem Übertrag bei der Addition der drei nlederwertlgen Bits der Schreibadresse und einer vorangestellten »1« in der nächsthöheren Bitstelle einerseits mit den vier nlederwertlgen Bits des Längenfeldes (L) andererseits ein Testsignal (WMODW) erzeugt, mit dem eine anschließende Adreßrechnung für das Feldende In der Feldenden-Prüfschaltung auslösbar 1st.

3. Schaltungsanordnung zur Prüfung der Verarbeitbarkeit von dezimalen Speicher-Speicher-Befehlen in einer nach dem Fließbandprinzip arbeitenden mikroprogrammierten Datenverarbeitungsanlage mit einem Befehlsaufbereitungsprozessor für Befehlslesen, Adreßrechnung und Speicheroperanden-Lesen, einem Befehlsausführungsprozessor für die eigentliche Befehlsausführung und einem gemeinsamen, aus Puf- ^b0 fer- und Arbeitsspeicher bestehenden, jeweils In Selten gleicher Größe unterteilten Speichersystem, wobei die Operanden, beginnend unter einer auf eine beliebige Stelle innerhalb eines Doppelwortrasters zeigende Feldanfangsadresse jeweils doppeltwortwelse aus dem ^b5 Speicher ausgelesen und ebenfalls doppelwortweise verarbeitet werden, während das Zurückschreiben stets im Doppelwortraster erfolgt, dadurch gekennzeichnet, daß der Befehlsaufbereitungsprozessor eine Feldenden-Prüfscrultung enthalt, die fCr jeden Speicheroperanden zur Summe aus Basis- und Distanzadresse (öl+Dl, Bl +Dl) die jeweilige Feldlänge (Ll, Ll) hinzuaddiert und daß ein bei dieser Verknüpfung auftretender Übertrag {CIO, CIl) aus der höchstwertigen Bitstelle des Distanzadreßteils (LOC) innerhalb einer Seite (SN) eine Seitenüberschreitung des entsprechenden Operanden im Arbeltsspeicher signalisiert.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Feldenden-Prüfschaltung aus einem Addierwerk (AAD) besteht, das In einem Addiervorgang die Basis und Distanzadresse (öl +01. B2 + D1) zu einer ersten Zwischensumme zusammenfaßt und zu dieser Zwischensumme in einem zweiten Addiervorgang die Feldlänge (Z.. Ll, Ll) des jeweiligen Operanden hinzuaddiert und daß ein dabei entstehender Übertrag (C) aus der höchstwertigen Bitstelle der Distanz (LOC) innerhalb einer Speicherseite (SN) über je ein von einem Ladesignal (LDCA. LDCB) für den ersten bzw. zweiten Operanden gesteuertes Flipflop (FFA. FFB) als Steuersignal (CA. CB) zum Befehlsausführungsprozessor durchschaltbar ist.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Addierwerk (AAD) aus zwei in Kaskade geschalteten Einzeladdierern gebildet ist.