DE3210567A1

DE3210567A1 - Method for operating a DC converter with a controlled and tracking output, and a circuit arrangement for carrying out the method

Info

Publication number: DE3210567A1
Application number: DE19823210567
Authority: DE
Inventors: Eckhardt 7151 Allmersbach Grünsch
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1982-03-23
Filing date: 1982-03-23
Publication date: 1984-02-02
Also published as: DE3210567C2

Abstract

The clock-controlled and pulse-width-controlled DC converter has a controlled output and at least one tracking, uncontrolled output. During a first switching phase of each clock period, energy is received from the supply voltage source (UE) in an inductor (Tr). When the energy-receiving current reaches a predetermined value, the switching transistor (Ts1) is switched off. During a second switching phase, the stored energy in the inductor (Tr) is emitted to the load (RL). The energy emission is interrupted earlier or later depending on the magnitude of the output voltage (UA) at the controlled output. The smoothing capacitor (C1) of the controlled output, which is charged by the energy emission current, emits its excess energy via the secondary winding (wlll) of a tracking output to the core of the inductor (Tr) until the energy-receiving phase starts again. Said energy-receiving phase is governed by the clock generator (TG). <IMAGE>

Description

Verfahren zum Betreiben eines Gleichspannungswandlers mitMethod for operating a DC voltage converter with

einem geregelten und mitlaufenden Ausgang sowie Schaltungsanordnung zum Durchführen des Verfahrens Die Erfindung betrifft ein Verfahren zum Betreiben eines takt- und pulsbreitengesteuerten Gleichspannungswandlers mit einem geregelten und mindestens einem mitlaufenden Ausgang, sowie eine Schaltungsanordnung zum Durchführen dieses Verfahrens.a regulated and moving output and circuit arrangement for carrying out the method The invention relates to a method for operating a clock and pulse width controlled DC voltage converter with a regulated and at least one concurrent output, as well as a circuit arrangement for performing this procedure.

Bei takt- und pulsbreitengesteuerten Gleichspannungswandlern ist es bekannt, eine Ausgangsspannung zu regeln und weitere Ausgangsspannungen mitlaufen zu lassen (Schaltnetzteile, Joachim Wüstehube, Expert-Verlag, 1979, Seite 117).With clock and pulse width controlled DC voltage converters it is known to regulate an output voltage and run other output voltages to let (switched-mode power supplies, Joachim Wüstehube, Expert-Verlag, 1979, page 117).

Nachteilig ist bei diesen Gleichspannungswandlern, daß sich eine plötzlich eintretende Laständerung am geregelten Ausgang ungünstig auf den bzw. die mitlaufenden Ausgänge auswirkt.The disadvantage of these DC voltage converters is that a sudden Any change in load occurring at the regulated output has an adverse effect on the traveling Outputs.

Schalttransistoren von taktgesteuerten Gleichspannungswandlern werden je nach Belastung durch den Lastwiderstand mit kurzen oder langen Einschaltimpulsen betrieben. Üblicherweise wird dazu in einem Regelkreis die integrierte Ausgangsspannung des Gleichspannungswandlers mit einer Referenzspannung verglichen und ein Regelsignal zur Steuerung eines Pulsbreitenmodulators abgeleitet. Durch die Integration der Ausgangsspannung, die zum störungsfreien Arbeiten des Gleichspannungswandlers erforderlich ist, kann der Gleichspannungswandler nur verzögert auf Laststromsprünge reagieren. Dies bewirkt, daß bei schnellen Laststromänderungen die Ausgangsspannung mehr oder weniger stark über- bzw. unterschwingt, was sich bei Gleichspannungswandlern mit kleinen Glättungkapazitäten besonders nachteilig auswirkt. Um Platz und Gewicht zu sparen, geht die Entwicklung von Gleichspannungswandlern hin zu höheren Schaltfrequenzen, die den Einsatz von kleinen Glättungskapazitäten, z.B. Folienkondensatoren ermöglichen, welche gegenüber den Aluminium-Elektrolyt-Kondensatoren den Vorteil einer längeren Lebensdauer besitzen. Herkömmliche Gleichspannungen können nur bedingt mit kleinen Glättungskapazitäten arbeiten und zwar nur dann, wenn keine bzw. nur kleine Laststromänderungen auftreten können.Switching transistors are used in clock-controlled DC voltage converters depending on the load caused by the load resistance with short or long switch-on pulses operated. The integrated output voltage is usually used for this in a control loop of the DC / DC converter is compared with a reference voltage and a control signal derived for controlling a pulse width modulator. By integrating the Output voltage required for the DC / DC converter to work properly the DC / DC converter can only react to sudden changes in load current with a delay. This has the effect that with rapid load current changes the output voltage is more or overshoots or undershoots less, which is the case with DC voltage converters small smoothing capacities particularly disadvantageous. About space and weight to save, the development of DC voltage converters to higher switching frequencies, which enable the use of small smoothing capacities, e.g. film capacitors, which compared to aluminum electrolytic capacitors has the advantage of a longer one Own lifetime. Conventional DC voltages can only be used to a limited extent with small Smoothing capacities only work when there are no or only small changes in the load current may occur.

Treten jedoch große Laststromsprünge auf, z.B. von maximaler Belastung zu völliger Entlastung (Leerlauf), so kann, selbst wenn der Schalttransistor sofort ausgeschaltet würde, nicht verhindert werden, daß die gespeicherte Energie einer Induktivität bzw. Glättungsdrossel in die Glättungskondensatoren fließt, und diese eine Spannung annehmen, die ein Mehrfaches der Ausgangsspannung betragen kann.However, large jumps in load current occur, e.g. from maximum load to complete discharge (no load), so can, even if the switching transistor immediately would not prevent the stored energy from being turned off Inductance or smoothing choke flows into the smoothing capacitors, and these assume a voltage which can be a multiple of the output voltage.

Vorliegender Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 so auszubilden, daß bessere Mitlaufeigenschaften der nichtgeregelten Ausgänge erreicht werden und daß große Lastsprünge insbesondere bei Gleichspannungswandlern mit hoher Schaltfrequenz und kleinen Glättungskondensatoren nur geringe Ausgangsspannungsänderungen zur Folge haben. Außerdem soll auch das Ausregeln von Eingangsspannungsänderungen verbessert werden.The present invention is therefore based on the object of a method according to the preamble of claim 1 so that better tracking properties the non-regulated outputs can be achieved and that large load jumps in particular for DC / DC converters with high switching frequency and small Smoothing capacitors result in only small changes in output voltage. In addition, the compensation for input voltage changes should also be improved.

Erfindungsgemäß wird diese Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.According to the invention, this object is achieved by the characterizing features of claim 1 solved.

In den Unteransprüchen ist eine Schaltungsanordnung zum Durchführen des erfindungsgemäßen Verfahrens angegeben, sowie Weiterbildungen dieser Schaltungsanordnung.In the subclaims is a circuit arrangement for performing of the method according to the invention, as well as further developments of this circuit arrangement.

Besondere Vorteile bietet das erfindungsgemäße Verfahren dadurch, daß bei Gleichspannungswandlern mit kleinen ausgangsseitigen Glättungskondensatoren, wie sie bei taktgesteuerten Gleichspannungswandlern hoher Schaltfrequenz verwendet werden, keine Verschlechterung des Lastsprungverhaltens eintritt.The method according to the invention offers particular advantages in that that with DC voltage converters with small output-side smoothing capacitors, as used in clock-controlled DC / DC converters with a high switching frequency there is no deterioration in the load change behavior.

Es ergibt sich besserer Mitlauf der nichtgeregelten Ausgänge.The result is better tracking of the non-regulated outputs.

Außerdem werden Eingangsspannungsänderungen besser ausgeregelt. Bei Anderung von Vollast auf Leerlauf ist bei einem nach dem erfindungsgemäßen Verfahren konzipierten Gleichspannungswandler nur eine geringe Änderung des Tastverhältnisses für den primärseitigen Schalttransistor nötig, d.h., die resultierende Belastungsänderung an dem geregelten Ausgang ist gering. Es tritt kein überschwingen der Ausgangsspannung am geregelten Ausgang auf, weil durch das Verbinden des Glättungskondensators mit der teilentladenen Induktivität die überschüssige Energie vom Glättungskondensator des geregelten Ausgangs abgezogen und im Kern der Induktivität gespeichert wird. Dadurch, daß im Kern der Induktivität unabhängig von der Belastung während jeder Schaltperiode die maximale Energie .aufgenommen wird, ist auch der Einbruch der Ausgangsspannung bei einem Lastsprung von Leerlauf auf Volllast kleiner als bei herkömmlichen Gleichspannungswandlern.In addition, input voltage changes are better compensated for. at The change from full load to idling is done in accordance with the method according to the invention designed DC / DC converter only a small change in the duty cycle necessary for the switching transistor on the primary side, i.e. the resulting change in load at the regulated output is low. There is no overshoot of the output voltage at the regulated output, because by connecting the smoothing capacitor with the partially discharged inductance the excess energy from the smoothing capacitor of the regulated output is deducted and stored in the core of the inductance. By being at the core of the inductance regardless of the load during each Switching period the maximum energy. Is consumed, is also the drop in Output voltage in the event of a load jump from idle to full load is lower than at conventional DC-DC converters.

Ein weiterer Vorteil ist, daß bei galvanischer Trennung des Gleichspannungswandlers mittels Übertrager keine Übertragung der Regelgröße vom Sekundärstromkreis in den Primästromkreis nötig ist. Es entfallen die bei üblichen Gleichspannungswandlern verwendeten Optokoppler mit ihren bekannten Nachteilen.Another advantage is that with galvanic isolation of the DC voltage converter no transfer of the controlled variable from the secondary circuit to the Primary circuit is necessary. The common DC voltage converters do not apply used optocouplers with their known disadvantages.

Anhand der Zeichnungen wird die Erfindung nun näher beschrieben. Es zeigen: Fig. 1 ein Prinzipschaltbild eines nach dem erfindungsgemäßen Verfahren konzipierten Gleichspannungswandlers und Fig. 2 Strom-Zeit- und Spannungs-Zeit-Diagramme einiger charakteristischer Signale.The invention will now be described in more detail with reference to the drawings. It 1 shows a basic circuit diagram of a method according to the invention designed DC voltage converter and Fig. 2 current-time and voltage-time diagrams some characteristic signals.

Fig. 1 zeigt eine Schaltungsanordnung eines Gleichspannungswandlers nach dem Sperrwandlerprinzip. Seine Speicherinduktivität zur Energieaufnahme und Energieabgabe während verschiedener Schaltphasen ist durch den Transformator Tr gegeben, der den Primärstromkreis galvanisch von den Sekundärstromkreisen trennt. Die Versorgungsspannungsquelle UE liegt in Serie zur Primärwicklung w1I eines Strommeßwandlers MW, der Primärwicklung wI des energiespeichernden Transformators Tr und dem takt- und pulsbreitengesteuerten Schalttriansistor Ts1. Der energiespeichernde Transformator Tr trägt zwei Sekundärwicklungen wII und wIII zur Energieabgabe. Die Sekundärwicklung wII des geregelten Ausgangs ist über einen Gleichrichter Gr1 mit dem Glättungskondensator C1 und dem Lastwiderstand RL1 verbunden. Die Sekundärwicklung wIII des mitlaufenden Ausgangs ist über einen Gleichrichter Gr2 mit dem Glättungskondensator C2 und dem Lastwiderstand RL2 verbunden.Fig. 1 shows a circuit arrangement of a DC voltage converter according to the flyback converter principle. Its storage inductance for energy absorption and Energy output during various switching phases is through the transformer Tr given, which galvanically separates the primary circuit from the secondary circuits. The supply voltage source UE is in series with the primary winding w1I of a current transducer MW, the primary winding wI of the energy-storing transformer Tr and the clock and pulse width controlled switching triansistor Ts1. The energy-storing transformer Tr carries two secondary windings wII and wIII for energy output. The secondary winding wII of the regulated output is via a rectifier Gr1 with the smoothing capacitor C1 and the load resistor RL1 connected. The secondary winding wIII of the concurrent The output is through a rectifier Gr2 with the smoothing capacitor C2 and the Load resistor RL2 connected.

Für die nun anschließenden Betrachtungen sei vorausgesetzt, daß ein eingeschwungener Zustand besteht.For the following considerations it is assumed that a steady state exists.

Der Taktgenerator TG gibt zum Zeitpunkt TO (vgl. Fig. 2) an den Rücksetzeinang R des positiv flankengesteuerten D-Flip-Flops FF einen kurzen Taktimpuls Ta ab. Der Ausgang Q des D-Flip-FLops führt dann keine Ausgangsspannung. Der Ausgang Q dagegen führt nun positive Ausgangsspannung und schaltet den Schalttransistor Ts1 ein. Von der Versorgungsspannungsquelle UE fließt ein Energieaufnahmestrom Ia über die Primärwicklung w1I des Strommeßwandlers MW und die Primärwicklung wI des Transformators Tr. Die Anfangshöhe IO des Energie- aufnahmestromes Ia ist durch die Gleichstromvormagnetisierung zum Zeitpunkt TO bestimmt. Die Gleichstromvormagnetisierung richtet sich nach der Eingangsspannung UE und der Belastung.The clock generator TG outputs to the reset input at time TO (see FIG. 2) R of the positive edge-triggered D flip-flop FF from a short clock pulse Ta. The output Q of the D-flip-flop then has no output voltage. The output Q however, it now has a positive output voltage and switches the switching transistor Ts1 a. An energy consumption current Ia flows over from the supply voltage source UE the primary winding w1I of the current transducer MW and the primary winding wI of the transformer Tr. The initial height IO of the energy intake current Ia is through determines the direct current bias at time TO. The DC bias depends on the input voltage UE and the load.

Der Energieaufnahmestrom Ia steigt an, wobei sich die Anstiegssteilheit nach der Induktivität des Transformators Tr und der Eingangsspannung UE richtet. Mittels des Strommeßwandlers MW wird die Höhe des Energieaufnahmestromes Ia beim Ansteigen überwacht. Dazu ist die Sekundärwicklung w1II des Strommeßwandlers MW über einen Gleichrichter Gr2 mit einem Strommeßwiderstand RM1 verbunden. An diesem fällt eine zur Höhe des Energieaufnahmestromes Ia proportionale Spannung ab.The energy consumption current Ia increases, the steepness of the increase increasing according to the inductance of the transformer Tr and the input voltage UE. By means of the current transducer MW, the level of the energy consumption current Ia at Monitored rise. For this purpose, the secondary winding w1II of the current transducer MW connected to a current measuring resistor RM1 via a rectifier Gr2. At this a voltage that is proportional to the level of the energy absorption current Ia drops.

Ein Komparator K1 vergleicht die am Strommeßwiderstand RM1 abfallende Spannung mit der Referenzspannung Ur1 einer Referenzspannungsquelle RQ1. Liegt die am Strommeßwiderstand RM1 abfallende Spannung unter der Referenzspannung Ur1, bleibt der Schalttransistor T-s1 eingeschaltet, da der Komparatorausgang von K1 keine Ausgangsspannung führt. Zum Zeitpunkt T1 erreicht der Energieaufnahmestrom Ia den Wert IS (vgl. Fig. 2) Wird dieser vorbestimmbare Höchstwert IS erreicht, soll die Energieaufnahme beendet werden. Die am Strommeßwiderstand RMI abfallende Spannung übersteigt zum Zeitpunkt T1 die Referenzspannung rl. Der Ausgang des Komparators K1 nimmt nun positives Potential an, welches zum Takteingang T des D-Flip-Flops FF weitergeleitet wird. Der Ausgang Q des D-Flip-Flops springt von positivem Potential auf Nullpotential. Der Schalttransistor Ts1 wird dadurch abgeschaltet. Da nun kein Energieaufnahmestrom Ia mehr fließt, fällt am Strommeßwiderstand RM1 keine Spannung mehr ab. Der Ausgang des Komparators K1 springt von positivem Potential auf Nullpotential zurück. Das Flip-Flop FF hält aber den Schalttransistor Ts1 weiterhin so lange im ausgeschalteten Zustand, bis zum Beginn der neuen Taktperiode zum Zeitpunkt T3 ein Nadel impuls Ta des Taktgenerators TG das Flip-Flop FF wieder zurücksetzt. Die Energieaufnahme beginnt dann von neuem.A comparator K1 compares the one falling across the current measuring resistor RM1 Voltage with the reference voltage Ur1 of a reference voltage source RQ1. Is the The voltage drop across the current measuring resistor RM1 remains below the reference voltage Ur1 the switching transistor T-s1 switched on because the comparator output of K1 has no output voltage leads. At the point in time T1, the energy consumption current Ia reaches the value IS (see Fig. 2) If this predeterminable maximum value IS is reached, the energy consumption should end will. The voltage drop across the current measuring resistor RMI exceeds the point in time T1 the reference voltage rl. The output of the comparator K1 now takes positive potential which is forwarded to the clock input T of the D flip-flop FF. The exit Q of the D flip-flop jumps from positive potential to zero potential. The switching transistor This switches off Ts1. Since no more energy absorption current Ia flows, there is no longer any voltage drop across the current measuring resistor RM1. The output of the comparator K1 jumps back from positive potential to zero potential. The flip-flop FF holds but the switching transistor Ts1 continues to be switched off until at the beginning of the new clock period at time T3 a needle pulse Ta of the clock generator TG resets the flip-flop FF again. The energy absorption then starts all over again.

Ab dem Zeitpunkt T1 (Beendigung der Energieaufnahme) fließen die Sekundärströme 1c1 und Ic2 (vgl. Fig. 2). Icl fließt von der Sekundärwicklung wII des geregelten Ausgangs über den Lastwiderstand RL1, bzw. Glättungskondensator C1 und den Gleichrichter Gr1. Ic2 fließt von der Sekundärwicklung wIII des mit laufenden Ausgangs über den Gleichrichter Gr2 und den Lastwiderstand RL2, bzw. den Glättungskondensator C2. Der elektronische Schalter Ts2, übrigens wie der Schalttransistor Ts1 ein MOS-Feldeffekt-Leistungstransistor, ist zum Zeitpunkt T1 wie auch während der Zeit TO bis T1 nicht im Einschaltzustand, da der Ausgang des Komparators K2, der den Steuereingang des elektronischen Schalters Ts2 ansteuert, Nullpotential führt. Der Ausgang von K2 führt Nullpotential, weil die Spannung an seinem invertierenden Eingang höher ist als die Spannung an seinem nichtinvertierenden Eingang. Am nichtinvertierenden Eingang von K2 liegt die Ausgangsspannung UAl des geregelten Ausgangs an. Am nichtinvertierenden Eingang wird ein Bezugssignal zugeführt, das sich aus der Summe der an einer Referenzquelle RQ2 abfallenden Referenzgleichspannung Ur2 und aus der Sägezahnspannung USZ eines Sägezahngenerators SZ zusammensetzt. Der Sägezahngenerator SZ, dessen Spannungsverlauf USZ in Fig. 2 dargestellt ist, wird vom Taktgenerator TG synchronisiert, d.h., wenn ein Taktimpuls Ta vom Taktgenerator TG abgegeben wird, beginnt die Ausgangsspannung USZ des Sägezahngenerators SZ, von einem hohen Anfangsspannungswert ausgehend, langsam abzunehmen. Erreicht der Momentanwert von USZ + Ur2 gerade die Höhe der Ausgangsspannung (Schnittpunkt mit der Kennlinie des Sägezahngenerators und unterlagerter Referenzspannung Ur2; vgl. Fig. 2), so erfolgt am Ausgang des Komparators K2 ein Sprung von Nullpotential auf positives Potential. Der Zeitpunkt T2 ist erreicht. Die Sekundärströme Ic1 und Ic2 der Energieabgabe enden. Von der positiveren Elektrode des Glättungskondensators C1 des geregelten Ausgangs, der auf die Ausgangsspannung UAl aufgeladen ist, fließt nun ein sekundärseitiger Energieaufnahmestrom Ik (in Fig. 1 gestrichelt eingezeichnet) durch die Sekundärwicklung wIII des mitlaufenden nichtgeregelten Ausgangs über die Schutzdiode DS und die Schaltstrecke des elektronischen Schalters Ts2 zurück zur negativen Elektrode des Glättungskondensators. Da der sekundäre Energieaufnahmestrom Ik in Energieaufnahmerichtung durch die Sekundärwicklung wIII fließt, nimmt der Kern des Transformators Tr Energie auf.The secondary currents flow from time T1 (end of energy consumption) 1c1 and Ic2 (see Fig. 2). Icl flows from the secondary winding wII of the regulated output via the load resistor RL1 or smoothing capacitor C1 and the rectifier Gr1. Ic2 flows from the secondary winding wIII of the running Output via the rectifier Gr2 and the load resistor RL2 or the smoothing capacitor C2. The electronic switch Ts2, by the way, like the switching transistor Ts1, a MOS field effect power transistor, is not in the switched-on state at time T1 or during time TO to T1, because the output of the comparator K2, which is the control input of the electronic switch Ts2 controls, zero potential leads. The output of K2 has zero potential because the voltage at its inverting input is higher than the voltage at its non-inverting input. The output voltage is at the non-inverting input of K2 UAl of the regulated output. A reference signal is applied to the non-inverting input which is obtained from the sum of the reference DC voltage dropping at a reference source RQ2 Ur2 and composed of the sawtooth voltage USZ of a sawtooth generator SZ. The sawtooth generator SZ, whose voltage curve USZ is shown in Fig. 2, is synchronized by the clock generator TG, i.e. when a clock pulse Ta from the clock generator TG is output, the output voltage USZ of the sawtooth generator SZ begins from starting from a high initial voltage value, slowly decrease. The instantaneous value is reached from USZ + Ur2 the level of the output voltage (point of intersection with the characteristic of the sawtooth generator and subordinate reference voltage Ur2; see. Fig. 2), so there is a jump from zero potential to positive at the output of the comparator K2 Potential. Time T2 has been reached. The secondary currents Ic1 and Ic2 of the energy output end up. From the more positive electrode of the smoothing capacitor C1 of the regulated Output, which is charged to the output voltage UAl, now flows a secondary-side Energy absorption current Ik (shown in dashed lines in Fig. 1) through the secondary winding wIII of the following non-regulated output via the protection diode DS and the switching path of the electronic switch Ts2 back to the negative electrode of the Smoothing capacitor. Since the secondary energy absorption current Ik is in the energy absorption direction through the secondary winding wIII flows, the core of the transformer Tr takes up energy.

Gespeist wird diese Energieaufnahme durch die Energie auf dem Glättungskondensator C1 des geregelten Ausgangs. Der sekundäre Energieaufnahmestrom Ik fließt, solange der Komparator K2 am Ausgang positives Potential führt, d.h., solange die Ausgangsspannung UAl höher ist als die Summe aus USZ und Ur2. Zum Zeitpunkt T3 erhält der Sägezahngenerator SZ wieder einen Synchronimpuls vom Taktgenerator TG. Die Ausgangsspannung des Sägezahngenerators SZ beginnt wieder, von einem hohen Anfangswert ausgehend, langsam abzufallen.This energy consumption is fed by the energy on the smoothing capacitor C1 of the regulated output. The secondary energy consumption current Ik flows as long as the comparator K2 has a positive potential at the output, i.e. as long as the output voltage UAl is higher than the sum of USZ and Ur2. The sawtooth generator receives at time T3 SZ again a sync pulse from the clock generator TG. The output voltage of the sawtooth generator SZ begins to slowly decrease again, starting from a high initial value.

Nach Ablauf einer Periode, definiert durch die Zeit zwischen zwei Taktimpulsen Ta, beginnt zum Zeitpunkt T3 eine neue Energieaufnahmephase, da ein Taktimpuls Ta den Schalttransistor Ts1 wieder einschaltet. Da im Kern des Transformators Tr während der Schaltphase zuvor - Fließen des sekundären Energieaufnahmestromes Ik - Energie im Transformator Tr gespeichert wurde, fließt der primäre Energieaufnahmestrom Ia auf eine bereits teilgeladene Induktivität. Der Höchstwert Is des Energieaufnahmestroms Ia wird etwas früher erreicht und der Abschaltzeitpunkt T4 tritt früher ein, d.h., der Abschaltzeitpunkt T4 in Fig. 2 verschiebt sich etwas nach links.At the end of a period, defined by the time between two Clock pulses Ta, a new energy consumption phase begins at time T3, since a Clock pulse Ta turns the switching transistor Ts1 back on. Because in the core of the transformer Tr during the switching phase before - flow of the secondary energy consumption current Ik - energy has been stored in the transformer Tr, the primary energy consumption current flows Ia to an already partially charged inductance. The maximum value Is of the energy absorption current Ia is reached a little earlier and the switch-off time T4 occurs earlier, i.e. the switch-off time T4 in FIG. 2 shifts somewhat to the left.

Das Ausführungsbeispiel nach Fig. 1 zeigt einen Gleichspannungswandler mit einem geregelten und nur einem mit laufenden Ausgang. Es können natürlich mehrere mitlaufende Ausgänge vorgesehen sein, wobei es zweckmäßig ist, die überschüssige Energie auf dem Glättungskondensator C1 des geregelten Ausgangs mittels nur einer Sekundärwicklung eines mit laufenden Ausgangs in den Kern des Transformators zurückzuspeisen.The embodiment according to FIG. 1 shows a DC voltage converter with one regulated and only one with ongoing output. There can of course be several concurrent outputs may be provided, it being expedient to remove the excess Energy on the smoothing capacitor C1 of the regulated output by means of only one Feed the secondary winding of a running output back into the core of the transformer.

Claims

Claims U method for operating a clock and pulse width controlled DC / DC converter with one regulated and at least one concurrent output characterized by the combination of the following features: - during a first The switching phase of each clock period is derived from the DC voltage source in an inductance withdrawn energy stored and the energy consumption current monitored - at the end the first switching phase, the energy consumption current is interrupted if this one has reached a predetermined value - during the second switching phase of each clock period the energy stored in the inductance is sent to all connected consumers and the output voltage at the regulated output is monitored - at the end of the In the second switching phase, the energy output flow of the regulated output is interrupted and also its smoothing capacitor from the feeding inductance separated, if a reference signal, the time course of which is falling, the output voltage of the DC voltage converter falls below - during the third switching phase each Cycle period is the excess energy in the smoothing capacitor of the regulated Output fed back into the core of the inductance.

2. Circuit arrangement for a clock and pulse width controlled DC-DC converter for performing the method according to claim 1, wherein im Primary circuit the supply voltage source in series with the primary winding of a energy-storing transformer, a clock and pulse width controlled switching transistor and the primary winding of a current transducer and wherein the energy-storing Transformer per regulated and unregulated output with one secondary winding, a rectifier element and a smoothing capacitor is connected, thereby characterized in that the secondary winding (wlII) of the current transducer (MW) with a first comparator (K1) is linked in such a way that its output via one of a clock generator (TG) controlled logic circuit (FF) a shutdown command is output to the switching transistor (Tsl) when one of the current transducer (MW) derived voltage a predetermined first reference value (Url) of a reference voltage source (RQ1) exceeds that one input of a second comparator (K2) to the smoothing capacitor (C1) of the regulated output is connected that the other input of the second Comparator (K2) is connected to a reference signal source (SZ, RQ2) that the output of the second comparator (K2) connected to an electronic switch (Ts2) in this way is that this receives a close command, if that from the reference signal source (SZ, RQ2) output signal falls below the output voltage at the regulated output and that the smoothing capacitor (C1) of the regulated output via the closed electronic switch (Ts2) with a secondary winding (wIII) a concurrent output is connected to that in the smoothing capacitor (C1) stored energy in the core of the until the beginning of the next clock period Transformer (Tr) is fed back.

3. Circuit arrangement according to claim 2, characterized in that the reference signal source from the series connection of a sawtooth generator (SZ) and a second reference voltage source (RQ2) and that the sawtooth generator (SZ) is synchronized by the clock generator (TG).

4. Circuit arrangement according to claim 2 or 3, characterized in that that the inverting input of the first comparator (K1) with a reference voltage source (RQ1) is connected that the non-inverting input of the first comparator (K1) is connected to a first current measuring resistor (RM1) that the first current measuring resistor (RM1) via a first diode (D1) to the secondary winding (wlII) of the current transducer (MW) is connected, the first diode (Di) flowing in the direction of flow for one through the Secondary winding (wlII) of the current transducer (MW) on the first current measuring resistor (RM1) flowing current is switched.

5. Circuit arrangement according to claim 2, 3 or 4, characterized in that that before or after the switching path of the electronic switch (Ts2) a protective diode (DS) is arranged.

6. Circuit arrangement according to one of claims 2 to 5, characterized in that that the logic circuit (FF) consists of a D flip-flop, that the output of the first comparator (K1) with the clock input (T) of the flip-flop to the positive Pole of the supply voltage source (UE) is connected, that the set input (S) of the flip-flop into the negative pole of the supply voltage source (UE) is connected that the reset input (R) of the flip-flop with the clock generator (TG) is connected and that the inverting output (Q) of the flip-flop with the Control input of the switching transistor is connected.