DE3208131A1 - HIERARCHICALLY DESIGNED INFORMATION PROCESSING SYSTEM - Google Patents
HIERARCHICALLY DESIGNED INFORMATION PROCESSING SYSTEMInfo
- Publication number
- DE3208131A1 DE3208131A1 DE19823208131 DE3208131A DE3208131A1 DE 3208131 A1 DE3208131 A1 DE 3208131A1 DE 19823208131 DE19823208131 DE 19823208131 DE 3208131 A DE3208131 A DE 3208131A DE 3208131 A1 DE3208131 A1 DE 3208131A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- computer
- decider
- bidirectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010365 information processing Effects 0.000 title claims description 9
- 230000002457 bidirectional effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004801 process automation Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
- Image Processing (AREA)
- Multi Processors (AREA)
Description
VEB WSSBVEB WSSB
Hierarchisch aufgebautes InformationsverarbeitungssystemHierarchically structured information processing system
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung betrifft eine Schaltungsanordnung zur Prozeßautomatisierung mittels eines hierarchisch aufgebauten Informationsverarbeitungssystems. Die erfindungsgemäße Schaltungsanordnung ist auf den Gebieten anwendbar, wo hohe Sicherheits- und Zuverlässigkeitsforderungen bestehen.The invention relates to a circuit arrangement for process automation by means of a hierarchically structured information processing system. The circuit arrangement according to the invention is applicable in the areas where high There are security and reliability requirements.
Charakteristik der bekannten technischen LösungenCharacteristics of the known technical solutions
Bekannt ist eine Schaltungsanordnung (DE-OS 21 084 95), bei der drei Rechner parallel arbeiten. Die drei Rechner arbeiten auf eine Oberwachungs- und Ausgabevorrichtung, die nach dem Prinzip des Mehrheitsentscheids arbeitet und im Falle einer Störung den ausgefallenen Rechner abschaltet. Ein Rechner gilt als gestört, wenn die Bitfehlerrete an einem Ausgang ein bestimmtes Maß überschreitet. Zur Überwachung der Prüfschaltung und der Vergleicher werden in gewissen Zeitabständen absichtlich falsche Daten vom Rechner ausgegeben. Eine derartige Schaltungsanordnung hat den Nachteil, daß bei einem hierarchischen Aufbau Fehler auf den Sammelleitungen nicht erkannt werden.A circuit arrangement is known (DE-OS 21 084 95), at the three computers work in parallel. The three computers work on a monitoring and output device, according to works on the principle of majority voting and switches off the failed computer in the event of a malfunction. A calculator is considered to be disturbed if the bit error rate at an output exceeds a certain level. For monitoring the test circuit and the comparator, incorrect data are deliberately output from the computer at certain time intervals. Such a one Circuit arrangement has the disadvantage that with a hierarchical structure there are no errors on the bus lines be recognized.
Weiterhin ist ein Mehrrechnersysfem zur Steuerung von Trassengebundenen Verkehrsmitteln bekannt (DE-AS 27 259 22), bei dem alle Rechner die gleiche Information asynchron verarbeiten, wobei die Ergebnisinformationen zur Prüfung auf Fehler erst am Ende eines Rechenzyklus miteinander verglichen wer-There is also a multi-computer system for controlling route-bound vehicles Transport known (DE-AS 27 259 22), in which all computers process the same information asynchronously, whereby the result information for checking for errors is only compared with each other at the end of a computing cycle
228 620 : :■"": ■ ■ :. ': · :*": -"228 620:: ■ "": ■ ■:. ': ·: * ": -"
den. Zur Sicherstellung der asynchronen Arbeitsweise werden die Informationen den einzelnen Rechnern zeitlich versetzt zugeleitet. Die ausgegebenen Daten der einzelnen Rechner werden mittels einer Vergleiche- und Durchschalteinrichtung überprüft. Der Vergleich wird erst durchgeführt, wenn die Mehrheit der Rechner zu einem Ergebnis gelangt ist. Dies wird durch eine logische Schaltung durchgeführt, die nicht redundant aufgebaut ist, so daß Fehler, die innerhalb der logischen Schaltung auftreten können, nicht erfaßt werden. Weiterhin ist bei beiden Lösungen nachteilig, daß an die Überwachungs- und Ausgabevorrichtungen sehr hohe Zuverlässigkeitsforderungen bestehen und die Informationsübertragung nach den Oberwachungs- und Ausgabevorrichtungen einkanalig erfolgt.the. To ensure the asynchronous mode of operation the information to the individual computers staggered in time forwarded. The data output by the individual computers are processed by means of a comparison and switching device checked. The comparison is only carried out when the majority of the computers have come to a result. this is carried out by a logic circuit that is not built redundantly, so that errors that occur within the logic circuit can occur, are not detected. A further disadvantage of both solutions is that the Monitoring and output devices have very high reliability requirements and the transmission of information takes place single-channel after the monitoring and output devices.
Ziel der ErfindungObject of the invention
Ziel der Erfindung ist es, die Sicherheit und Zuverlässigkeit eines hierarchisch aufgebauten Informationsverarbeitungssystems zu erhöhen.The aim of the invention is to improve the security and reliability of a hierarchically structured information processing system to increase.
Darlegung des Wesens der ErfindungExplain the essence of the invention
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Tolerierung von Einfach- und Mehrfachfehlern in unterschiedlichen "m von nH-Rechnerstrukturen einer Ebene und Mehrfachfehler in unterschiedlichen Ebenen in einem hierarchisch aufgebauten Informationsverarbeitungssystem zu entwickeln, wobei Mehrfachfehler, die nicht toleriert werden, erkennbar sind. Die Datenübertragung zwischen den einzelnen Ebenen wird in den Mehrheitsentscheid einbezogen.The invention is based on the object of developing a circuit arrangement for tolerating single and multiple errors in different "m of n H computer structures on one level and multiple errors in different levels in a hierarchically structured information processing system, with multiple errors that are not tolerated being recognizable The data transfer between the individual levels is included in the majority decision.
Erfindungsgerciäß wird die Aufgabe dadurch gelöst, daß am Eingang jeder Rechnereinheit eine Ein-/Ausgabe-Einheit angeordnet ist, die aus einem "m von n"-Entscheider und aus zwei Richtungsweichen besteht, wobei der unidirektio-Invention device the object is achieved in that on Input of each computer unit an input / output unit is arranged, which consists of an "m of n" decider and consists of two directional switches, whereby the unidirectional
VEB WSSB
228 620VEB WSSB
228 620
nale Ausgang der zweiten Richtungsweiche mit dem unidirektionalen Eingang der ersten Richtungsweiche zusammengeschlossen ist, am Steuereingang der ersten und der zweiten Richtungsweiche Steuersignale eines unter-und/oder eines übergeordneten Rechners anliegen. Beim Verlauf der Datenrichtung vom übergeordneten zum untergeordneten Rechner ist der bidirektionale Ein-/Ausgang der ersten Richtungsweiche mit der bidirektionalen Sammelleitung des ersten übergeordneten Rechners verbunden und der unidirektionale Ausgang der ersten Richtungsweiche ist mit dem ersten Eingang des "m von n^-Entscheiders, an dessen weiteren Eingängen die bidirektionalen Sammelleitungen der weiteren übergeordneten Rechner anliegen, zusammengeschlossen· Der Ausgang des Hm von n"-Entscheiders ist mit dem unidirektionalen Eingang der zweiten Richtungsweiche, deren bidirektionaler Ein-/Ausgang an die bidirektionale Sammelleitung eines untergeordneten Rechners angeschlossen ist, verbunden. Beim Verlauf der Datenrichtung vom untergeordneten zum übergeordneten Rechner ist der bidirektionale Ein-/Ausgang der ersten Richtungsweiche mit der bidirektionalen Sammelleitung des ersten untergeordneten Rechners verbunden. Der unidirektionale Ausgang der ersten Richtungsweiche ist mit dem ersten Eingang des "m von n"-Entscheiders, an dessen weiteren Eingängen die bidirektionalen Sammelleitungen der weiteren untergeordneten Rechner anliegen, zusammengeschlossen. Der Ausgang des **m von n"-Entscheiders ist mit dem unidirektionalen Eingang der zweiten Richtungsweiche, deren bidirektionaler Ein-/Ausgang an die bidirektionale Sammelleitung eines übergeordneten Rechners angeschlossen ist, verbunden. nal output of the second directional switch is connected to the unidirectional input of the first directional switch, control signals of a subordinate and / or a higher-level computer are present at the control input of the first and second directional switch. In the course of the data direction from the superordinate to the subordinate computer, the bidirectional input / output of the first directional switch is connected to the bidirectional collecting line of the first superordinate computer and the unidirectional output of the first directional switch is connected to the first input of the "m von n ^ decider the other inputs of which are connected to the bidirectional bus lines of the other superordinate computers, connected together · The output of the H m of n "decider is connected to the unidirectional input of the second direction switch, whose bidirectional input / output is connected to the bidirectional bus line of a subordinate computer . In the course of the data direction from the subordinate to the superordinate computer, the bidirectional input / output of the first direction switch is connected to the bidirectional collecting line of the first subordinate computer. The unidirectional output of the first direction switch is connected to the first input of the "m of n" decider, at whose further inputs the bidirectional bus lines of the other subordinate computers are connected. The output of the ** m from n "decider is connected to the unidirectional input of the second direction switch, the bidirectional input / output of which is connected to the bidirectional bus of a higher-level computer.
In weiterer Ausgestaltung der erfindungsgemäßen Lösung besteht der "m von n"-Entscheider entweder aus einem Festwertspeicher, einem Multiplexer oder aus programmierbaren Logikfeldern.There is a further embodiment of the solution according to the invention the "m of n" decider either from a read-only memory, a multiplexer or from programmable logic fields.
Unter der Voraussetzung, daß an den Ausgängen der direkt an den drei Sammelleitungen liegenden "iii von n"-EntscheiderProvided that at the outputs of the directly "iii of n" decider lying on the three busbars
VEB IVSSB 228 620VEB IVSSB 228 620
3208T313208T31
keine falsche Information ausgegeben wird, wenn über die redundanten Sammelleitungen programmgemäß keine Informationseingabe erforderlich ist, kann die erste Richtmngsweiche entfallen.no false information is given when using the redundant bus lines according to the program no information input is required, the first directional switch omitted.
AusführungsbeispielEmbodiment
Die Erfindung soll am nachstehenden Ausführungsbeispiel näher erläutert werden.The invention is to be explained in more detail using the exemplary embodiment below.
Die beiliegenden Zeichnungen zeigen:The attached drawings show:
Fig. 1: Prinzipschema der Ein-/Ausgabeeinheiten für die einzelnen RechnerFig. 1: Principle diagram of the input / output units for the individual computers
Fig. 2: Prinzipschema mit 3 Rechnern pro Einheit.Fig. 2: Principle diagram with 3 computers per unit.
Die Automatisierungsanlage ist hierarchisch aufgebaut» Den Bereichsrechnern 7.1.1,·..,7.n.3 ist ein abgeschlossener Bereich der technologischen Anlage zugeordnet, während der Leitrechner 5.1,...,5.3 Steuerungsanweisungen gibt, die in den Bereichsrechnern 7.1.1,...,7.n.3 detailliert zu Stellsignalen für die einzelnen technologischen Aggregate verarbeitet werden. In umgekehrter Richtung gelangen Informationen von den technologischen Aggregaten (Rückmeldesignale) zu den Bereichsrechnern, werden dort bei der weiteren Programmabarbeitung berücksichtigt und meist in verdichteter Form den Leitrechnern 5.1,...,5.3 übergeben. Dabei ist es möglich, daß einzelne Informationen aus dem Prozeß unter Umgehung der Bereichsrechner 7.1.1,...,7.n.3 direkt den Leitrechnern 5.1,...,5.3 zugeführt werden. Zur Erhöhung der Sicherheit und Verfügbarkeit ist jeder Rechner im Beispiel dreimal vorhanden· Die jeweils drei zusammengehörenden Rechner arbeiten die gleichen Algorithmen ab, wobei die Programmversionen verschieden und auch zeitlich versetzt abgearbeitet werden können. Für die Verbindungen zwischen den einzelnen Rechnerebenen sind bidirektionale Sammelleitungen vorgesehen. Ober diese Sammelleitungen, die aus Adreß-,The automation system has a hierarchical structure »Area computers 7.1.1, · .., 7.n.3 are closed off assigned to the technological system, while the master computer 5.1, ..., 5.3 gives control instructions that are specified in the area computers 7.1.1, ..., 7.n.3 processed in detail to control signals for the individual technological units will. In the opposite direction, information is received from the technological units (feedback signals) the area computers, are taken into account there in the further program processing and mostly in condensed form hand over to the master computers 5.1, ..., 5.3. It is possible that individual pieces of information from the process are bypassed the area computers 7.1.1, ..., 7.n.3 are fed directly to the master computers 5.1, ..., 5.3. To increase security and availability is three times each computer in the example available · The three computers that belong together process the same algorithms, whereby the program versions are processed differently and also at different times can be. There are bidirectional collecting lines for the connections between the individual computer levels intended. Via these bus lines, which consist of address,
VEB WSSB
228 620VEB WSSB
228 620
Steuer- und Datenleitungen bestehen, kann ebenfalls die Kommunikation zwischen den 3-Rechner-Einheiten einer Ebene erfolgen. Bei sehr hoher Datendichte auf den Sammelleitungen kann der Verkehr zwischen den Rechnereinheiten einer Ebene auch über gesonderte Verbindungen, die über Ein-/ Ausgabe-Kanäle angeschlossen sind, erfolgen. Erforderliche Abstimmungen der 3 Rechner einer Einheit untereinander erfolgt über die Sammelleitungen oder über getrennte Leitungen, die aus Obersichtsgründen in Fig. 2 nicht dargestellt sind. Abweichend von Fig. 2 können auch mehr als eine Leitrechnereinheit vorgesehen werden, die dann ebenfalls auf die Leit- und Bediensammelleitungen arbeiten, wobei die Sammelleitungssteuerung (SLS) 6.5.1,...,6*7.n.3 oder die Rechner selbst den gesamten Datenverkehr zwischen allen an der betreffenden Sammelleitung angeschlossenen Rechner koordinieren müssen. Die Bediensammelleitungen schaffen innerhalb der Hierarchie die Verbindungen zwischen den informationsverarbeitenden Einheiten und den Bedien- und Anzeigeeinheiten, die z. B. aus Displays, Tastaturen u. ä. aufgebeut sind und die Kommunikation mit dem Bedienpersonal herstellen. Von der unteren Ebene der Hierarchie aus erfolgt die Verbindung zu den Prozeßelementen über die Ausgabesammelleitungen, wobei Jedem technologischen Bereich ein voneinander unabhängig arbeitendes 3fach Ausgabesammelleitungssystem zugeordnet ist, über das die Prozeßstellsignale von den Bereichsrechnern 7.1.1,··.,7.n*3 ausgegebenen und die Prozeßrückmeldesignale empfangen werden.Control and data lines can also exist Communication takes place between the 3 computer units on one level. With very high data density on the bus lines the traffic between the computer units on a level can also be carried out via separate connections that use inputs / Output channels are connected. Necessary coordination of the 3 computers in a unit takes place with one another via the collecting lines or via separate lines, which are not shown in FIG. 2 for reasons of clarity are. Notwithstanding FIG. 2, more than one master computer unit can also be used are provided, which then also work on the control and operating manifolds, with the Bus control (SLS) 6.5.1, ..., 6 * 7.n.3 or the Computers themselves coordinate the entire data traffic between all computers connected to the relevant bus have to. The service busbars create the connections between the information processing units within the hierarchy Units and the operating and display units, the z. B. from displays, keyboards and the like and establish communication with the operating personnel. Takes place from the lower level of the hierarchy the connection to the process elements via the output bus lines, whereby each technological area is one from the other independently operating 3-way output busbar system is assigned via which the process control signals from the area computers 7.1.1, ··., 7.n * 3 and the Process feedback signals are received.
Die Verbindung zwischen den Sammelleitungen und den einzelnen Rechnern erfolgt über Ein-/Ausgabe-Einheiten (E/A-Einheiten) 4.5.1.1,...,4.7.n.3.2 deren Prinzip in Fig. 1 dargestellt ist. In diesen Einheiten werden die Eingangssignale für den betreffenden Rechner durch Majoritätsentscheid aus den Informationen der drei zugehörigen Sammelleitungen gebildet.The connection between the bus lines and the individual computers is made via input / output units (I / O units) 4.5.1.1, ..., 4.7.n.3.2 whose principle is shown in Fig. 1 is. In these units, the input signals for the computer concerned are decided by majority vote formed from the information from the three associated collecting lines.
Durch die Anwendung der modularen Majorität wird gewährleistet, daß sich ein Ausfall nur auf ein eng begrenztesUsing the modular majority ensures that a failure is only limited to a narrow one
Gebiet auswirkt und damit ein fehlerhaft ausgegebenes Signal auf der empfangenden Rechnerebene ausgeschaltet wird, d. h. Einfach- und Mehrfachfehler in unterschiedlichen "m von n"-Rechnerstrukruren einer Ebene und Mehrfachfehler in unterschiedlichen Ebenen werden toleriert. Die Mehrfachfehler* die nicht toleriert werden, sind erkennbar. Durch die Zwischenschaltung der "m von n"-Entscheider ist eine gute Fehlerlokalisierung gewährleistet. Außerdem ist der Wiederangleich eines Rechners nach erfolgter Reparatur über diese "m von nH-Entscheider und die Sammelleitungen möglich.Area affects and thus an incorrectly output signal is switched off on the receiving computer level, ie single and multiple errors in different "m of n" computer structures of one level and multiple errors in different levels are tolerated. The multiple errors * that are not tolerated are recognizable. The interposition of the "m of n" decider ensures good fault localization. In addition, a computer can be readjusted after repairs have been carried out using these "m of n H decision makers" and the collecting lines.
Die Abarbeitung der Programme kann in einer Rechnerebene asynchron erfolgen, während der Vergleich synchron vorgenommen wird. Im Prinzipschema nach Fig. 1 werden, um eine ii*#fspaltung in unidirektionale Verbindungen zu erreichen, sowohl der bidirektionale Anschluß zu den Rechnern als auch der zu den Sammelleitungen, die alle E/A-Einheiten 4.5.1.1.,...,4.7.Π.3.2 verbinden, über gesteuerte Richtungsweichen 1, 3 geführt.The programs can be processed asynchronously on a computer level, while the comparison is carried out synchronously will. In the basic diagram according to FIG. 1, in order to achieve a split into unidirectional connections, both the bidirectional connection to the computers and the connection to the bus lines, which all I / O units 4.5.1.1., ..., 4.7.Π.3.2 connect via controlled direction switches 1, 3 led.
Unter der Voraussetzung, daß an den Ausgängen der direkt an den drei Sammelleitungen liegenden "m von n"-Entscheider 2 keine falsche Information ausgegeben wird, wenn über die redundanten Sammelleitungen programmgemäß keine Informationseingabe erforderlich ist, kann die erste Richtungsweiche 1 entfallen.Provided that at the outputs of the "m of n" decider 2 no incorrect information is output if no information is entered via the redundant bus lines according to the program is required, the first direction switch 1 can be omitted.
AufStellung der verwendeten Bezuqszeichen On the position of the reference symbols used
1, 3 Richtungsweiche1, 3 direction switch
2 "m von n"-Entscheider2 "m of n" decision makers
4, 4.5.1.1,...4.7.n.3.2 Ein-/Ausgabe-Einheit (E/A-Einheit)4, 4.5.1.1, ... 4.7.n.3.2 Input / output unit (I / O unit)
5.1,...,5.3 Leitrechner (LR)5.1, ..., 5.3 Master computer (LR)
6.5.1,...,6.7.Π.3 Sammelleitungssteuerung (SLS)6.5.1, ..., 6.7.Π.3 Collective line control (SLS)
7.1.1,...,7.n.3 Bereichsrechner (BR)7.1.1, ..., 7.n.3 Area computer (BR)
Claims (4)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD81228620A DD160757A3 (en) | 1981-03-26 | 1981-03-26 | HIERARCHIC CONSTRUCTION INFORMATION PROCESSING SYSTEM |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3208131A1 true DE3208131A1 (en) | 1982-11-04 |
Family
ID=5529865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823208131 Withdrawn DE3208131A1 (en) | 1981-03-26 | 1982-03-06 | HIERARCHICALLY DESIGNED INFORMATION PROCESSING SYSTEM |
Country Status (9)
| Country | Link |
|---|---|
| BG (1) | BG41445A1 (en) |
| CS (1) | CS264009B1 (en) |
| DD (1) | DD160757A3 (en) |
| DE (1) | DE3208131A1 (en) |
| FR (1) | FR2502806A1 (en) |
| GB (1) | GB2095877B (en) |
| HU (1) | HU184533B (en) |
| IT (1) | IT8248071A0 (en) |
| SE (1) | SE8201874L (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630211A (en) * | 1984-04-23 | 1986-12-16 | Pettis Charles D | Watt-hour meter display for informing consumer of energy consumption |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2023117B2 (en) * | 1970-05-05 | 1975-10-30 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Fail safe control for digital information - three channel supervisory control built into processing unit provides full transfer |
| US3783250A (en) * | 1972-02-25 | 1974-01-01 | Nasa | Adaptive voting computer system |
-
1981
- 1981-03-26 DD DD81228620A patent/DD160757A3/en not_active IP Right Cessation
-
1982
- 1982-03-06 DE DE19823208131 patent/DE3208131A1/en not_active Withdrawn
- 1982-03-12 BG BG8255768A patent/BG41445A1/en unknown
- 1982-03-12 CS CS821729A patent/CS264009B1/en unknown
- 1982-03-24 SE SE8201874A patent/SE8201874L/en not_active Application Discontinuation
- 1982-03-24 IT IT8248071A patent/IT8248071A0/en unknown
- 1982-03-25 FR FR8205067A patent/FR2502806A1/en not_active Withdrawn
- 1982-03-26 GB GB8208954A patent/GB2095877B/en not_active Expired
- 1982-03-26 HU HU82938A patent/HU184533B/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| HU184533B (en) | 1984-09-28 |
| GB2095877B (en) | 1985-01-03 |
| BG41445A1 (en) | 1987-06-15 |
| CS264009B1 (en) | 1989-05-12 |
| DD160757A3 (en) | 1984-02-29 |
| IT8248071A0 (en) | 1982-03-24 |
| CS172982A1 (en) | 1985-08-15 |
| SE8201874L (en) | 1982-09-27 |
| FR2502806A1 (en) | 1982-10-01 |
| GB2095877A (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1589386A1 (en) | Process control system | |
| DE4416795A1 (en) | Redundant-configurable data transfer system for programmable controller in industrial process | |
| EP0109981A1 (en) | Fail-safe data processing equipment | |
| DE19532639C2 (en) | Device for single-channel transmission of data originating from two data sources | |
| DE19814096B4 (en) | Method for switching over redundantly connected, similar modules | |
| EP3448735B1 (en) | Server device operating a piece of software for controlling a function of a rail transport safety system | |
| EP0242609B1 (en) | Interface control level | |
| DE3208131A1 (en) | HIERARCHICALLY DESIGNED INFORMATION PROCESSING SYSTEM | |
| DE102007004917B4 (en) | Method and arrangement for controlling and monitoring field elements | |
| DE3007960C2 (en) | Electronic signal box | |
| EP1016238A1 (en) | Redundancy system with "1:n" and "1:1" redundancy for a asn-system | |
| DE10052046B4 (en) | Control for rotary printing machines | |
| CH615546A5 (en) | Digital relay system in a transmission system, with a multiplicity of operating channels and with one reserve channel | |
| DE19619886C2 (en) | Control and data transmission system with partially redundant bus system | |
| DE3010803C2 (en) | Switching device for a three-computer system in railway systems | |
| DE10025283B4 (en) | Device for the dynamic connection of at least two data ring cells | |
| DE19856835C2 (en) | Method for operating peripheral modules within an ATM communication device | |
| DE3829739A1 (en) | Redundancy arrangement for information transfer in a hierarchically organised bus network | |
| DE3918962C2 (en) | System with several asynchronous computers | |
| DD231869A5 (en) | SIGNAL TECHNOLOGY SAFE DATA PROCESSING DEVICE | |
| DE3010803C3 (en) | ||
| DE4137489C2 (en) | Method and device for reliably controlling switchgear in a switchgear | |
| DE10201050B4 (en) | Line / Switch unit for digital optical transmission systems | |
| DE3347609A1 (en) | Communication and monitoring system for traffic engineering | |
| DE3733772C2 (en) | Multi-signal processor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |