DE3136731A1 - Method of fabricating a semiconductor device - Google Patents

Method of fabricating a semiconductor device

Info

Publication number
DE3136731A1
DE3136731A1 DE19813136731 DE3136731A DE3136731A1 DE 3136731 A1 DE3136731 A1 DE 3136731A1 DE 19813136731 DE19813136731 DE 19813136731 DE 3136731 A DE3136731 A DE 3136731A DE 3136731 A1 DE3136731 A1 DE 3136731A1
Authority
DE
Germany
Prior art keywords
insulating layer
semiconductor
opening
zones
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813136731
Other languages
German (de)
Inventor
Hermann Dr. 7105 Leingarten Clauss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19813136731 priority Critical patent/DE3136731A1/en
Publication of DE3136731A1 publication Critical patent/DE3136731A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Abstract

In a method of fabricating a semiconductor device, one surface of a semiconductor body is coated with a first insulating layer in which a first opening is made for fabricating a first semiconductor zone and a second opening for fabricating a second semiconductor zone. A second insulating layer is deposited on the surface having the first insulating layer and the two openings and the material of the second insulating layer is removed from the second opening in the first insulating layer by means of the photoresist procedure. To produce the second semiconductor zone, impurities are introduced into the semiconductor body through the exposed opening in a preliminary process, the second semiconductor zone being driven more deeply into the semiconductor body in one or more postdiffusions. Then the material of the second insulating layer is also removed from the first opening in the first insulating layer and the first semiconductor zone is fabricated in the semiconductor body through the first opening.

Description

Verfahren zum Herstellen einer HalbleiteranordnungMethod for manufacturing a semiconductor device

Die Erfindung betrifft ein Varfahren zum Herstellen einer Halbleiteranordnung mit zwei nebeneinander liegenden Halbleiterzonen vom gleichen Leitungstyp, jedoch unterschiedlicher Tiefe, die von einer Halbleiteroberfläche aus in einem Halbleiterkörper hergestellt werden.The invention relates to a method for producing a semiconductor arrangement with two adjacent semiconductor zones of the same conductivity type, however different depths from a semiconductor surface in a semiconductor body getting produced.

Bei Halbleiteranordnungen mit zwei nebeneinander liegenden Halbleiterzonen vom gleichen Leitungstyp, jedoch unterschiedlicher Eindringtiefe kommt es in manchen Fälen darauf an, daß beide Zonen möglichst nahe beieinander liegen, ohne sich jedoch zu berühren: Dies gilt beispielsweise für die Kollektorzonen und die Emitter-Anschlußzonen bei inversen Transistoren oder für Separationszonen und Basiszonen von Transistoren in einer integrierten Schaltungsanordnung.In the case of semiconductor arrangements with two semiconductor zones lying next to one another of the same conduction type, but different penetration depth, it occurs in some Make sure that both zones are as close to each other as possible, but without each other to touch: This applies, for example, to the collector zones and the emitter connection zones for inverse transistors or for separation zones and base zones of transistors in an integrated circuit arrangement.

Der Erfindungs liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches in einfacher Weise die Herstellung von relativ eng benachbarten Halbleiterzonen vom gleichen Leitungstyp mit unterschiedlicher Eindringtiefe ermöglicht.The invention is based on the object of specifying a method which in a simple manner the production of relatively closely spaced semiconductor zones made possible by the same line type with different penetration depths.

Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung dadurch gelöst, daß diese Oberfläche mit einer ersten Isolierschicht bedeckt wird, daß in dieser ersten Isolierschicht eine erste Offnung-zum Herstellen der ersten Halbleiterzone mit der~geringeren Tiefe undeine zweit Öf-nung,zum Herstellen der zweitens Halbleiterzone mit der größeren Tiefe hergestellt werden, daß auf die Oberfläche mit der ersten ISOlièrschicht und den beiden Öffnungen eine zweite Isolierschicht aufgebracht wird, daß mittels der Fotolacktechnik das Material der zweiten Isolierschicht aus der zweiten Öffnung in der ersten Isolierschicht entfernt wird, daß zur Erzeugung der zweiten Halbleiterzone in einem Vorprozeß Störstellen durch die freigelegte Öffnung in den Halbleiterkörper bis zu einer Tiefe eingebracht werden, die noch nicht der endgültigen Tiefe der Halbleiterzone entspricht, daß in einer oder mehreren Nachdiffusionen die zweite Halbleiterzone tiefer in den Halbleiterkörper eindiffundiert wird, daß dann das Material der zweiten Isolierschicht auch aus der ersten Öffnung in der ersten-Isolierschicht entfernt wird und daß durch die erste Öffnung die erste Halbleiterzone im Halbleiterkörper hergestellt wird.This task is carried out in a method of the type mentioned at the beginning solved according to the invention in that this surface with a first insulating layer is covered, that in this first insulating layer a first opening-for Production of the first semiconductor zone with the ~ shallower depth and a second opening for Production of the second semiconductor zone with the greater depth can be produced, that on the surface with the first insulating layer and the two openings one second insulating layer is applied that by means of the photoresist technology, the material the second insulating layer from the second opening in the first insulating layer it is removed that for the production of the second semiconductor zone in a preprocessing defects introduced through the exposed opening into the semiconductor body to a depth that does not yet correspond to the final depth of the semiconductor zone that in one or more post-diffusions, the second semiconductor zone deeper into the semiconductor body is diffused in that then the material of the second insulating layer also from the first opening in the first insulating layer is removed and that through the first Opening the first semiconductor zone is produced in the semiconductor body.

Die Erfindung hat den Vorteil, daß beide Öffnungen trotz unterschiedlicher Eindringtiefen der beiden Halbleiterzonen in einer Maske, nämlich der ersten Isolierschicht, gleichzeitig hergestellt werden, so daß diese Offnungen optimal aufeinander einjustiert werden können. Das Entfernen des Materials der zweiten Isolierschicht ist dagegen ein unkritischer Prozeß. Durch das Verfahren nach der Erfindung ist ein kleiner Abstand zwischen den beiden Halbleiterzonen unter Einhaltung des erforderlichen Sicherheitsabstandes gewährleistet. Kleine Abstände zwischen Halbleiterzonen in einem Halbleiterkörper sind vor allem bei integrierten. Schaltungsanordnungen von Vortei,l, da kleine Abstände zwischen Halbleiterzonen eine hohe Packungsdichte ermöglichen.The invention has the advantage that both openings despite different Penetration depths of the two semiconductor zones in a mask, namely the first insulating layer, are produced at the same time, so that these openings are optimally adjusted to one another can be. The removal of the material of the second insulating layer is against it an uncritical process. With the method according to the invention, there is a small one Distance between the two semiconductor zones in compliance with the required Safety distance guaranteed. Small distances between semiconductor zones in a semiconductor body are mainly integrated with. Circuit arrangements of Advantage, because small distances between semiconductor zones enable a high packing density.

Die Erfindung wird im folgenden an einem Ausführungsbei spiel näher erläutert.The invention will be described in more detail below using an exemplary embodiment explained.

Das Ausführungsbeispiel befaßt sich mit der Herstellung 2 von inversen Transistoren einer I L-Schaltung, von der jedoch nur ein kleiner Ausschnitt dargestellt werden kann Bei der Herstellung der inversen Transistoren für eine Schaltung geht man gemäß der Figur 1 von einem- scheibenförmigen Halbleiterkörper 1 aus, der beispielsweise aus Silicium besteht und den n-Leitungstyp aufweist. Die eine Hauptfläche des Halbleiterkörpers 1 wird mit einer Isolierschicht 2 bedeckt, die die Funktion einer Maske hat und beispielsweise aus Siliciumdioxid besteht. In der Isolierschicht 2 werden mittels der Fotolacktechnik Öffnungen hergestellt und durch diese Öffnungen die beiden Basis-Injektorzonen 3 und 4 in den Halbleiterkörper 1 eindiffundiert. Erfolgt die Diffusion der Basis-Injektorzonen 3 und 4, die im Ausführungsbeispiel den p-Leitungstyp aufweisen, in einer oxidierenden Atmosphäere, so werden, wie die Figur 1 zeigt, die Öffnungen während der Diffusion wieder teilweise geschlossen.The embodiment deals with the production 2 of inverse Transistors of an I L circuit, of which only a small section is shown When making the inverse transistors for a circuit is all about 1 from a disk-shaped semiconductor body 1, which for example consists of silicon and has the n-conductivity type. One main surface of the semiconductor body 1 is covered with an insulating layer 2, which has the function of a mask and for example made of silicon dioxide. In the insulating layer 2 are means The photoresist technology creates openings and through these openings the two basic injector zones 3 and 4 diffused into the semiconductor body 1. The diffusion of the basic injector zones takes place 3 and 4, which have the p-conductivity type in the exemplary embodiment, in an oxidizing Atmospheres, as FIG. 1 shows, the openings become during diffusion partially closed again.

Die Isolierschicht 2 dient nicht nur als Maske bei der Herstellung der Basis-Injektorzonen 3 und 4, sondern auch als Maske bei der Herstellung der Kollektorzone und der Emitter-Anschlußzone. Die Kollektorzone und die Emitter-An schlußzone haben zwar den gleichen Leitungstyp, jedoch verschiedene Eindringtiefen. Bei der Herstellung von Zonen gleichen Leitungstyps mit unterschiedlicher Eindringtiefe ist es bei bekannten Verfahren üblich, daß in der Isolierschicht zunächt nur eine Öffnung hergestellt wird, daß durch diese Öffnung Störstellen in den Halbleiterkörper eingebracht werden. Eine nicht gleichzeitige Herstellung von zwei Öffnungen in einer Isolierschicht hat jedoch den Nachteil, daß zwei kritische Justiervorgänge erforderlich sind, die die Herstellung eines möglichst geringen Abstandes zwischen zwei Zonen unter Einhaltung des erforderlichen Sicherheitsabstandes- erschweren Um diesen Nachteil zu vermeiden, werden gemäß der Erfindung nach der Figur 2 beide Öffnungen in der ersten Isolierschicht 2 gleichzeitig hergestellt. Gemäß der Figur 3 wird jedoch die erste Öffnung 5 nachträglich wieder geschlossen, in dem eine zweite Isolierschicht 7 auf die Oberfläche aufgebracht wird. Besteht die erste Isolierschicht 2 beispielsweise aus Siliciumoxid, so besteht.die zweite Isolierschicht 7 beispielsweise aus -Siliciumnitrid.The insulating layer 2 is not only used as a mask during manufacture the base injector zones 3 and 4, but also as a mask in the manufacture of the Collector zone and the emitter connection zone. The collector zone and the emitter on Terminal zones have the same line type, but different penetration depths. When producing zones of the same line type with different penetration depths it is customary in known methods that initially only one in the insulating layer Opening is produced that through this opening impurities in the semiconductor body brought in will. A non-simultaneous production of two openings in an insulating layer however, has the disadvantage that two critical adjustment operations are required the creation of the smallest possible distance between two zones in compliance the necessary safety distance - make it more difficult To avoid this disadvantage, According to the invention according to FIG. 2, both openings in the first insulating layer 2 produced at the same time. According to Figure 3, however, the first opening 5 is subsequently closed again, in which a second insulating layer 7 is applied to the surface will. If the first insulating layer 2 consists, for example, of silicon oxide, then there is second insulating layer 7 made of silicon nitride, for example.

Die zweite Isolierschicht 7 muß die Eigenschaft haben, daß sie sich mit einem anderen Ätzmittel ätzen läßt als die erste Isolierschicht 2.The second insulating layer 7 must have the property that they can be etched with a different etchant than the first insulating layer 2.

Die zweite Öffnung 6 muß nunmehr wieder freigelegt werden.The second opening 6 must now be exposed again.

Zu diesem Zweck wird gemäß der Figur 4 auf die zweite Isolierschicht 7 eine Fotolackschicht 8 aufgebracht, die gemäß der Figur 5 so strukturiert belichtet und geätzt wird, daß die zweite Isolierschicht 7 im Bereich über der zweiten Öffnung 6 wieder freigelegt wird. Danach wird im Bereich der Öffnung 6 gemäß der Figur 6 die zweite Isolierschicht 7 entfernt und dadurch die Halbleiteroberslächs in diesem Bereich freigelegt. Anschließend wird die Fotolackschicht 8 entfernt (Figur 7) und gemäß der Figur 8 werden in einer Vordiffusion Störstellen durch die Öffnung 6 in den Halbleiterkörper 1 eindiffundiert. Dabei entsteht die zweite Halbleiterzone 9, die ihre endgültige'Konfiguration nach zwei Nachdiffusionen und der Kollektordiffusion erhält. Die Halbleiterzone 9, die als Emitter-Anschlußzone dient, ist an und für sich ringförmig ausgebildet, was in den Figuren allerdings nicht dargestellt ist.For this purpose, according to FIG. 4, the second insulating layer is applied 7, a photoresist layer 8 is applied, which exposes in a structured manner according to FIG and it is etched that the second insulating layer 7 in the area above the second opening 6 is exposed again. Thereafter, in the area of the opening 6 according to FIG the second insulating layer 7 is removed and thereby the semiconductor surface in this Area exposed. The photoresist layer 8 is then removed (FIG. 7) and According to FIG. 8, in a prediffusion, impurities are formed through the opening 6 in diffused into the semiconductor body 1. This creates the second semiconductor zone 9 which are their final 'configuration after two post-diffusions and the collector diffusion receives. The semiconductor zone 9, which is used as an emitter connection zone serves, is in and of itself ring-shaped, which in the figures, however is not shown.

Auf die Vordiffusion folgen zwei Nachdiffusionen, bei denen die Halbleiterzone 9 gemäß der Figur 9 tiefer in den Halbleiterkörper 1 eindiffundiert wird. Die erste Nachdiffusion erfolgt in oxidierender Atmosphäre bei einer Temperatur unter 950 OC. Dabei entsteht eine in den Figuren nicht dargestellte Oxidschicht, die bei feuchter Oxidation auf phosphordotierten Bereichen wesentlich schneller aufwächst als auf den übrigen Bereichen der Halbleiterscheibe. Sind die Halbleiterzonen 9 mit Phosphor dotiert, so wird die Oxidstufe über der Halbleiterzone 9 stark abgebaut. Im Fenster 5 (Kollektorfenster> bildet sich wegen der Nitridbedeckung kein Oxid.The pre-diffusion is followed by two post-diffusions, in which the semiconductor zone 9 according to FIG. 9 is diffused deeper into the semiconductor body 1. The first Post diffusion takes place in an oxidizing atmosphere at a temperature below 950 OC. This creates an oxide layer (not shown in the figures), which when it is humid Oxidation on phosphorus-doped areas grows much faster than on the remaining areas of the semiconductor wafer. Are the semiconductor zones 9 with phosphorus doped, the oxide stage over the semiconductor zone 9 is severely degraded. In the window 5 (collector window> no oxide is formed due to the nitride cover.

Im Anschluß an die erste Nachdiffusion erfolgt eine zweite Nachdiffusion bei höherer Temperatur, bei der die Emitter-Anschlußzone 9 noch tiefer in den Halbleiterkörper 1 ein diffundiert wird. Anschließend wird die zweite Isolierschicht 7 aus Siliciumnitrid gemäß der Figur 10 abgeätzt, so daß das Kollektorfenster 5 wieder freiliegt. Danach wird die Kollektorzone 10 durch Ionenimplantation oder durch Diffusion hergestellt (Figur 10).The first post-diffusion is followed by a second post-diffusion at a higher temperature, at which the emitter connection zone 9 goes even deeper into the semiconductor body 1 is diffused. Then the second insulating layer 7 is made of silicon nitride Etched off according to FIG. 10, so that the collector window 5 is exposed again. Thereafter the collector zone 10 is produced by ion implantation or by diffusion (Figure 10).

LeerseiteBlank page

Claims (3)

Patentansprüche Verfahren zum Herstellen einer Halbleiteranordnung mit zwei nebeneinander liegenden Halbleiter zonen vom gleichen Leitungstyp, jedoch unterschiedlicher Tiefe, die von einer Halbleiteroberfläche aus in einem Halbleiterkörper hergestellt werden, dadurch gekennzeichnet, daß diese Oberfläche mit einer ersten Isolierschicht bedeckt wird, daß in dieser ersten Isolierschicht eine erste Öffnung zum Herstellen der ersten Halbleiterzone mit der geringeren Tiefe und eine zweite Öffnung zum Herstellen der zweited Halbleiterzone mit der größeren Tiefe hergestellt werden, daß auf die Oberfläche mit der ersten Isolierschicht und den beiden Öffnungen eine zweite Isolierschicht aufgebracht wird, daß mittels der Fotolacktechnik das Material der zweiten Isolierschicht aus der zweiten Öffnung in der ersten Isolierschicht entfernt wird, daß zur Erzeugung der zweiten Halbleiterzone in einem Vorprozeß Störstellen durch die freigelegte Öffnung in den Halbleiterkörper bis zu einer Tiefe eingebracht werden, die noch nicht der endgültigen Tiefe der Halbleiterzone entspricht, daß in einer oder mehreren Nachdiffusionen die zweite Halbleiterzone tiefer in den Halbleiterkörper eindiffundiert wird, daß dann das Material der zweiten Isolierschicht auch aus der ersten Öffnung in der ersten Isolierschicht entfernt wird und daß durch die erste Öffnung die erste Halbleiterzone im Halbleiterkörper hergestellt wird. Claims method for producing a semiconductor device with two adjacent semiconductor zones of the same conductivity type, however different depths from a semiconductor surface in a semiconductor body are produced, characterized in that this surface with a first Insulating layer is covered that in this first insulating layer a first opening for producing the first semiconductor zone with the shallower depth and a second Opening made for producing the second semiconductor zone with the greater depth that on the surface with the first insulating layer and the two openings a second insulating layer is applied that by means of the photoresist technology Material of the second insulating layer from the second opening in the first insulating layer it is removed that for the production of the second semiconductor zone in a preprocessing defects introduced through the exposed opening into the semiconductor body to a depth that does not yet correspond to the final depth of the semiconductor zone that in one or more post-diffusions, the second semiconductor zone deeper into the semiconductor body is diffused in that then the material of the second insulating layer also from the first opening in the first insulating layer is removed and that through the first Opening the first semiconductor zone is produced in the semiconductor body. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierschicht derart gewählt wird,.daß sie sich mit einem Ätzmittel ätzen läßt, welches die erste Isolierschicht nicht oder weniger stark angreift.2) Method according to claim 1, characterized in that the second The insulating layer is chosen in such a way that it can be etched with an etchant, which does not attack the first insulating layer or does not attack it to a lesser extent. 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Isolierschic-h-t aus Siliciumdioxid and die zweite Isolierschicht aus Siliciumnitrid besteen.3) Method according to claim 1 or 2, characterized in that the first insulating layer made of silicon dioxide and the second insulating layer made of silicon nitride besteen. .4) Verfahren nach einem der Ans-pruche 1 bis 3, dadurch gekennzeichnet, daß eine erste -Nachdiffusio-n in oxidierender Atmosphäre und eine zweite Nachdiffusion bei einer Temperatur erfolgt, die höher ist als die Temperatur bei der ersten Nachdiffusion 5) Anwendung des Verfahrens nach einem der Ansprüche 1 bis 4 bei der Herstellang.der lCollektorzonen und der Emitter-Anschlußzonen von inversen Transistoren 6) Anwendung des Verfahrens nach einem der Anspruche 1 bis 4 bei der Herstellung von Separationszonen und der Basiszonen n und der Basiszonen von Transistoren in einer integrierten Schaltungsanordnung..4) Method according to one of claims 1 to 3, characterized in that that a first post-diffusion in an oxidizing atmosphere and a second post-diffusion takes place at a temperature which is higher than the temperature at the first post-diffusion 5) Application of the method according to any one of claims 1 to 4 in the manufacturing process lCollector zones and the emitter connection zones of inverse transistors 6) Application of the method according to one of Claims 1 to 4 in the production of separation zones and the base zones n and the base zones of transistors in an integrated circuit arrangement.
DE19813136731 1981-09-16 1981-09-16 Method of fabricating a semiconductor device Withdrawn DE3136731A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813136731 DE3136731A1 (en) 1981-09-16 1981-09-16 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813136731 DE3136731A1 (en) 1981-09-16 1981-09-16 Method of fabricating a semiconductor device

Publications (1)

Publication Number Publication Date
DE3136731A1 true DE3136731A1 (en) 1983-03-31

Family

ID=6141801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813136731 Withdrawn DE3136731A1 (en) 1981-09-16 1981-09-16 Method of fabricating a semiconductor device

Country Status (1)

Country Link
DE (1) DE3136731A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837936A (en) * 1971-11-20 1974-09-24 Itt Planar diffusion method
US3928081A (en) * 1973-10-26 1975-12-23 Signetics Corp Method for fabricating semiconductor devices using composite mask and ion implantation
DE2558925A1 (en) * 1974-12-27 1976-07-08 Tokyo Shibaura Electric Co METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE IN THE TECHNOLOGY OF INTEGRATED INJECTION LOGIC

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837936A (en) * 1971-11-20 1974-09-24 Itt Planar diffusion method
US3928081A (en) * 1973-10-26 1975-12-23 Signetics Corp Method for fabricating semiconductor devices using composite mask and ion implantation
DE2558925A1 (en) * 1974-12-27 1976-07-08 Tokyo Shibaura Electric Co METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE IN THE TECHNOLOGY OF INTEGRATED INJECTION LOGIC

Similar Documents

Publication Publication Date Title
EP0029548A1 (en) Method for producing a bipolar transistor
DE2238450C3 (en) Method for manufacturing an integrated semiconductor device
DE3402629A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE2449012C2 (en) Process for the production of dielectrically isolated semiconductor areas
DE2615754A1 (en) STRUCTURE FORMED FROM A SUBSTRATE AND A MASK AND PROCESS FOR THEIR PRODUCTION
DE2633714C2 (en) Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production
DE2265257C2 (en) Method for manufacturing an integrated semiconductor circuit
DE2645014C3 (en) Process for the production of an integrated MOS circuit structure with double layers of polycrystalline silicon on a silicon substrate
DE2617482A1 (en) METHOD FOR DIELECTRIC INSULATION OF INTEGRATED SEMI-CONDUCTOR ARRANGEMENTS
DE3039009C2 (en) Junction field effect transistor
EP0028786B1 (en) Ion implantations method
DE2453528C2 (en) Masking process
DE2107671A1 (en) Semiconductor component and method for its manufacture
DE3136731A1 (en) Method of fabricating a semiconductor device
DE2532608C2 (en) Planar diffusion process for manufacturing a monolithic integrated circuit
DE1952632A1 (en) Method for producing a diffusion zone
DE3303131C2 (en) Method for manufacturing a semiconductor device
DE1464921B2 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE3129755C2 (en) Method for manufacturing an I → 2 → L semiconductor circuit arrangement
DE2627307C3 (en) Method for manufacturing a semiconductor device
DE3137813A1 (en) Method of producing a semiconductor device
DE1544327C3 (en)
EP0417348A1 (en) Process for producing a doped region in a semi-conductor layer
DE2711657C2 (en) Planar diffusion process with at least two successive diffusion processes
DE2026678A1 (en) Method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8139 Disposal/non-payment of the annual fee