DE3113850A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE3113850A1
DE3113850A1 DE19813113850 DE3113850A DE3113850A1 DE 3113850 A1 DE3113850 A1 DE 3113850A1 DE 19813113850 DE19813113850 DE 19813113850 DE 3113850 A DE3113850 A DE 3113850A DE 3113850 A1 DE3113850 A1 DE 3113850A1
Authority
DE
Germany
Prior art keywords
electrodes
semiconductor
synthetic resin
semiconductor component
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813113850
Other languages
English (en)
Other versions
DE3113850C2 (de
Inventor
Hideo Arakawa
Masahiro Goda
Keiichi Kuniya
Takashi Namekawa
Masafumi Ohashi
Hiroshi Hitachi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3113850A1 publication Critical patent/DE3113850A1/de
Application granted granted Critical
Publication of DE3113850C2 publication Critical patent/DE3113850C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4928—Bases or plates or solder therefor characterised by the materials the materials containing carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

  • Halbleiteranordnung
  • Die Erfindung bezieht sich auf eine kunstharzgekapselte Halbielteranordnung und insbesondere auf einen Elektrodenaufbau dafür.
  • Die sog. Druckkontakt-Halbleiteranordnungen oder planaren Halbleiteranordnungen werden in zwei Hauptgruppen eingeteilt. In einer Gruppe wird ein hermetisch abgedichtetes Gehäuse durch ein keramisches Rohr und Deckelplatten an dessen entgegengesetzten Seiten gebildet, welche Platten auch als Elektroden dienen, ein Halbleiterbauelement wird zwischen dem Paar der Elektroden innerhalb des hermetisch abgedichteten Gehäuses zusammen mit einem Hilfsträger, falls erforderlich, montiert, und die Elektroden werden mit dem Halbleiterbauelement über Kühlbleche druckkontaktiert, die außerhalb des hermetisch abgedichteten Gehäuses an den Elektroden anliegen. In der zweiten Gruppe werden die Elektroden mit einem Halbleiterbauelement an seinen entgegengesetzten Enden ohmisch kontaktiert, die Seitenumfangsfläche des Halbleiterbauelements von einer Elektrode zur anderen wird mit Einformungsmaterial abgedeckt, und an den Elektroden anliegende Kühlbleche werden in Druckkontakt mit den Elektroden gebracht.
  • Um die Durchbruchsspannung der Halbleiteranordnung zu verbessern, wird eine Seitenumfangsfläche des Halbleiterbauelements gewöhnlich abgeschrägt, und ein Ende eines PN-überganges liegt an der abgeschrägten Fläche frei, oder man bildet eine Nut in einer Hauptfläche, und das Ende des PN-Uberganges liegt in der Nut frei. Als Ergebnis haben die Elektroden, die einem Paar der Haupt flächen gegenüberliegen, unterschiedliche Querschnitte parallel zu den Hauptflächen, d. h. voneinander unterschiedliche Kontakt flächen.
  • Fig. la zeigt ein Beispiel einer bekannten planaren Halbleiteranordnung der zweiten Gruppe. (Siehe JP-GMAnm.-OS 30 467/76).
  • Man erkennt in Fig. la ein Siliziumsubstrat (Halbleiterbauelement) 1 mit einer Diodencharakteristik.
  • Es weist einen durch eine Strichellinie angedeuteten PN-übergang auf, und ein Ende derselben liegt an einer Seitenumfangsfläche des Siliziumsubstrats 1 frei.
  • Elektroden 4 und 5 sind mit einem Paar einer oberen und einer unteren Hauptfläche durch Lötmaterialien 2 und 3 ohmisch kontaktiert. Silikonelack 6 ist auf die Seitenumfangsfläche des Halbleitersubstrats 1 zur Oberflächenpassivierung aufgebracht. Isolierharz 7, wie z. B. Epoxyharz, ist auf die Umfangsfläche von einer Elektrode 4 zur anderen Elektrode 5 aufgeformt.
  • Wenn die Lótmaterialien 2 und 3 Weichlote sind, werden Metallschichten, wie z. B. Nickelschichten, auf die obere und die untere Haupt fläche des Siliziumsubstrats 1 aufgedampft, um die Verlötung zu verbessern. (NichMdargestellte) Kühlbleche liegen an den Oberflächen 4a und 5a an, die den Flächen entgegengesetzt sind, auf denen die Lötmaterialien 2 und 3 für die Elektroden 4 und 5 aufgebracht sind.
  • Da das Siliziumsubstrat 1 und die Elektroden 4 und 5 durch die totmaterialien 2 und 3 ohmisch kontaktiert sind, ist die Druckkraft so klein, wie sie zur Kontaktaufrechterhaltung zwischen den (nicht dargestellten) Kühlblechen und den Elektroden 4 und 5 erforderlich ist.
  • Der größte Anteil der Druckkraft wirkt auf das Siliziumsubstrat 1 über die Lotmaterialien 2 und 3 und die Elektroden 4 und 5 ein. Auch in einem idealen Zustand, in dem die Druckkraft auf die gesamte Oberfläche des Siliziumsubstratsmit einer gleichmäßigen Lastverteilung einwirkt, konzentriert sich die Druckkraft an der oberen Elektrode 4 und einer Umfangs fläche A des Siliziumsubstrats 1, und das Lotmaterial 3 der unteren Elektrode 5 kann verrutschen, wodurch der Bruch des Siliziumsubstrats 1 längs der Umfangskante der oberen Elektrode 4 hervorgerufen wird.
  • Außerdem weisen die Oberflächen des Siliziumsubstrats 1 und der Elektroden 4 und 5 Unebenheiten auf, und daher können sich das Siliziumsubstrat 1 und die Elektroden 4 und 5 nach dem Verlöten aufgrund von Unterschiedenzwischen den Wärmeausdehnungskoeffizienten krümmen. Als Ergebnis kann das Siliziumsubstrat 1 durch die Druckkraft nicht nur längs der Umfangskante der oberen Elektrode 4, sondern auch in einem mittleren Bereich des Siliziumsubstrats 1 brechen.
  • Fig. lb zeigt ein anderes Beispiel einer bekannten planaren Halbleiteranordnung der zweiten Gruppe.
  • (Siehe JP-OS 1 06171/79).
  • Die in Fig. lb gezeigte Anordnung unterscheidet sich von der Anordnung nach Fig. la dadurch, daß eine Nut la in der oberen Hauptfläche des Siliziumsubstrats 1 gebildet ist und der PN-übergang an einer Innenwand der Nut la, wie durch die gestrichelte Linie gezeigt ist, freiliegt, und Glas 6 ist.in der Nut la zur Oberflächenpassivierung eingesintert.
  • Gleiche oder entsprechende Elemente wie die in Fig. la sind mit gleichen Bezugszeichen versehen.
  • In der Halbleiteranordnung des veranschaulichten Aufbaus kann das Glas 6 durch eine konzentrierte Kraft an der Umfangskante der oberen Elektrode 4 brechen.
  • Der Bruch des Glases 6 führt zum Verlust der Oberflächenpassivierungsfunktion für das Siliziumsubstrat 1.
  • Als Ergebnis verringert sich die Durchbruchsspannung, und die Halbleiteranordnung kann nicht eine beabsichtigte Charakteristik zeigen.
  • Der Erfindung liegt die Aufgabe zugrunde, eine kunstharzgekapselte planare Halbleiteranordnung mit einem hohen Widerstand gegenüber einer Druckkraft zu entwickeln, die außerdem hochgradig verläßlich ist, eine hohe Durchbruchsspannung aufweist und von hoher Feuchtigkeitsbeständigkeit ist, Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist eine Halbleiteranordnung mit einem Halbleiterbauelement mit einem Paar von Haupt flächen und wenigstens einem PN-2bergang zwischen dem Paar von Hauptflächen, einem Paar von 3e eine der Haupt flächen ohmisch kontaktierenden Elektroden und zwischen den Elektroden angebrachtem Kunstharzmaterial, das die von der einen Elektrode zur anderen reichende Seitenumfangsfläche des Halbleiterbauelements bedeckt, mit dem Kennzeichen, daß Jede der Elektroden eine weitevreichende Umfangskante in der zu den Nauptflächen parallelen Richtung als die Umfangskante des Halbleiterbauelements in dieser Richtung hat und daß das Kunstharzmaterial zwischen den einander zugewandten überstehenden Flächen der Elektroden angebracht ist.
  • Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen: Fig. la und lb Längsschnitte der schon erläuterten bekannten planaren Halbleiteranordnungen; Fig. 2 einen tängsschnitt eines Ausführungsbeispiels einer planaren Halbleiteranordnung gemäß der Erfindung; Fig. 3 einen Längsschnitt eines anderen Ausführungs beispiels der planaren Halbleiteranordnung gemäß der Erfindung; Fig. 4 einen Iängsschnitt eines weiteren Ausführungsbeispiels der planaren Halbleiteranordnung gemäß der Erfindung; und Fig. 5 einen Längsschnitt noch eines weiteren Ausführungsbeispiels der planaren Halbleiteranordnung gemäß der Erfindung.
  • Fig. 2 zeigt ein A#führungsbeispiel der Erfindung, wobei die denen nach Fig. 1 gleichen oder entsprechenden Elemente mit den gleichen Bezugsziffern versehen sind.
  • Bei dem in Fig. 2 gezeigten Ausführungsbeispiel ist die obere Elektrode 4 konvex, und ein Vorsprung 4b-derselben ist mit dem Siliziumsubstrat 1 ohmisch kontaktiert. Die Umfangskanten der Elektroden 4 und 5 reichen bis über die Umfangskante des Siliziumsubstrats 1 in Seitenrichtung, d. h. in der zu den Hauptflächen des Siliziumsubstrats 1 parallelen Richtung, hinaus, so daß die Elektroden 4 und 5 gegenüberstehende Oberflächen 4c bzw. Mc aufweisen. Uberzugskunstharz 7 liegt erfindungsgemäß zwischen den gegenüberstehenden Oberflächen 4c und 5c vor.
  • Die Elektroden 4 und 5 bestehen aus einem Metall-Faser-Verbundmaterial mit in einer Kupfermatrix verteilten Kohlenstoffasern. In dieser Art der Verbundmaterialelektrode läßt sich der Wärmeausdehnungskoeffizient durch geeignetes Auswählen des Materials der Fasern und deren Ausrichtung justieren.
  • Beispielsweise wurden mit Kupfer überzogene Kohlenstoffasern auf einen Kern gewickelt, der Kern wurde nachher entfernt, Kupferteilchen wurden in den Raum des Kerns eingefüllt, und die Einheit wurde unter Druck zur Formung des Kupfer-Kohlenstoffaser-Verbunds erhitzt.
  • Der Verbundwerkstoff wurde in Fig. 2 derart ausgerichtet, daß die Axialrichtung des Kerns parallel zur Laminierungsrichtung der Elektrode 4, des Siliziumsubstrats 1 und der Elektrode 5 war.
  • Der so aufgebaute und ausgerichtete Verbundwerkstoff hat den gleichen Wärmeausdehnungskoeffizient wie den von Silizium in Seitenrichtung und den gleichen Wärmeausdehnungskoeffizient wie den des überzugskunstharzes in Längsrichtung.
  • Wegen der Anwesenheit des überzugskunstharzes 7 zwischen den gegenüberstehenden Oberflächen 4c und 5c der Elektroden 4 und 5 wird, wenn Kühlbleche an den Oberflächen 4a und 5a anliegen und eine Druckkraft oder Last darauf einwirkt, die Druckkraft vom Uberzugskunstharz 7 zwischen den gegenüberstehenden Flächen 4c und 5c mit aufgenommen. Als Ergebnis verringert sich die Druckkraft zwischen dem Siliziumsubstrat 1 und den Elektroden 4 und 5, und ein Bruch des Siliziums substrats 1 wird verhindert. Wo Glas zur Oberflächenpassivierung verwendet wird, kann, wenn das Glas das überzugskunstharz 7 direkt berührt, die Druckkraft über das überzugskunstharz 7 auf das Glas 6 übertragen werden, was zu einem Bruch des Glases führt. Daher sieht man vorzugsweisetsoliermaterial, wie z, B. Silikonegummi, als Spannungsausgleichsbauteil an der Berührungsfläche des Glases 6 und des überzugskunstharzes 7 vor.
  • Beim Aufbau nach Fig. 2 entsteht, auch wenn die Bindung zwischen den Elektroden 4 und 5 und dem überzugskunstharz 7 infolge eines Unterschiedes des Ausdehnungs- und Schrumpfungsbetrags zwischen den Elektroden 4 und 5 und dem überzugskunstharz #ufgrund eines Unterschiedes der Wärmeausdehnungskoefrizienten in seitlicher Richtung zwischen den Elektroden 4 und 5 und dem Uberzugskunstharz 7 und der Wärmeerzeugung im Siliziumsubstrat 1 während des Betriebs der Halbleiteranordnung und keiner Wärmeerzeugung im Nichtbetriebszustand bricht, kein Spalt, da die Elektroden 4 und 5 und das überzugskunstharz 7 durch die Druckkraft an den gegenüberstehenden Flächen 4c und 5c fest kontaktiert.sind.
  • Daher sinkt die Feuchtigkeitsbeständigkeit nicht.
  • Das UberzugskunsthÇetnmutdeegne ausreichende mechanische Festigkeit zur/Mitaufnahme der Druckkraft aufweisen. Die mechanische Festigkeit wird als eine Kompressionskraft und ein Kompressionselastizitgtsmodul erläutert. Sie beziehen sich auf eine Fläche des überzugskunstharzes 7 zwischen den gegenüberstehenden Flächen 4c und 5c der Elektroden 4 und 5. Da ein Hauptfaktor des Bruchs des Siliziumsubstrats 1 das Gleiten des Lotmaterials 2 ist, beherrscht das Verhältnis der Lot fläche des Lotmaterials 2 und der Fläche der Elektroden 4 und 5 den Widerstand gegenüber der Druckkraft, Nimmt man an, daß das Lotmaterial 2 durch die Druckkraft um #s beansprucht wird und sich unter Bruch des Siliziumsubstrats 1 verschiebt, muß die Beanspruchung £r des überzugskunstharzes 7 kleiner als die oder wenigstens gleich der Beanspruchung t des Lötmaterials z sein. Die Beanspruchungen t8 und Er lassen sich durch die folgenden Formeln ausdrücken: worin P die Druckkraft, Ss die Verlötungsfläche der Elektrode 4, Es den Kompressionselastizitätsmodul des Lótmaterials 2, Sr die wirksame Druckbelastungsfläche des überzugskunstharzes 7 an den gegenüberstehenden Flächen 4c und 5c und Er den Xompressionselastizitätsmodul des Uberzugskunstharzes 7 bedeuten.
  • In den obigen Formeln erhält man durch Einsetzen von # Er = #s die folgende Formel: So muß bei der Herstellung der in Fig, 2 dargestellten Halbleiteranordnung die Formel (3) erfüllt sein.
  • Die Druckfestigkeit ist auch ein wichtiger Faktor, und es ist erforderlich, daß das überzugskunstharz 7 durch die Druckkraft nicht bricht. Die obige Formel (3) erfüllt diese Anforderung.
  • Das Kunstharz hat üblicherweise eine höhere mechanische Festigkeit als Pb-Sn-Lot. Demgemäß kann die wirksame Druckaufnahmefläche 5r des überzugskunstharzes 7 an den gegenüberstehenden Oberflächen 4c und 5c ausreichend klein sein, um die Druckkraft auszuhalten.
  • Das überzugskunstharz 7 dehnt sich in der Laminierungsrichtung aufgrund der durch das Siliziumsubstrat 1 während des Betriebs der Halbleiteranordnung erzeugten Wärme aus. Wenn die Wärmeausdehnungskoeffizienten der Elektroden 4 un ¢ und des überzugskunstharzes 7 in der taminierungsrichtung aufgrund der Anordnung der Kohlenstoffasern gleich sind, wirkt auf das Siliziumsubstrat 1 keine Zugspannung infolge der Ausdehnung des Uberzugskunstharzes 7 über die Elektroden 4 und 5 ein.
  • Jedoch kann es aus manchen Fertigungsgründen schwierig sein, den gleichen Wärmeausdehnungskoeffizient in der Laminierungsrichtung zu erhalten. Weiter kann es vorkommen, daß von einem Material, wie z. B. Molybdän oder Wolframmit einem dem von Silizium nahen Wärmeausdehnungskoeffizient statt des Verbundwerkstoffs für die Elektroden 4 und 5 Gebrauch gemacht wird.
  • Der Wärmeausdehnungskoeffizient von Kunstharz ist üblicherweise größer als der von Metall. Das überzugskunstharz 7 muß elektrisch isolierend sein.
  • Um den Wärmeausdehnungskoeffizient bei gleichzeitiger Aufrechterhaltung der elektrischen Isolationseigenschaften stoff zu senken, kann Ftlllkmaterial in der Form von Fasern oder Pulver dem überzugskunstharz 7 zugesetzt werden. Das Füllstoffmaterial hat vorzugsweise einen geringeren Wärmeausdehnungskoeffizient als das Uberzugskunstharz und hohe elektrische Isolationseigenschaften. Glas oder keramisches Material, wie z. B. Aluminiumoxid, ist für diesen Zweck geeignet.
  • Das Ausführungsbeispiel wird nun mit bestimmten Zahlenangaben weiter erläutert.
  • Mit Kupfer überzogene Kohlenstoffasern wurden wendelförmig gewickelt, und die Wicklung wurde unter einem Druck von 245#N /cm2 bei 1000 Or in Wasserstoffgasatmosphäre in einer Graphitform zur Erzeugung eines #upfer-Kohlens toffaser-Verbundkörpers mit einem Durchmesser von 40 mm und einer Dicke von 4 mm erhitzt. Die Zusammensetzung des Verbundkörpers war 47 Gew. % Kupfer und 53 Gew. % Kohlenstofrasern. Der Verbundkörper wurde zur Herstellung der unteren Elektrode 5 mit einem Durchmesser von 35 mm und einer Dicke von 3 mm und der konvexen oberen Elektrode 4 mit einem Durchmesser von 35 mm und einer Dicke von 4 mm geformt, wobei der Vorsprung 4b einen Durchmesser von 25 mm und eine Dicke von 1,5 mm erhielt. Eine Silberbeschichtung mit einer Dicke von 10 /um wurde auf den Verbindungsflächen der Elektrodetmit dem Siliziumsubstrat zur Verbesserung der Lötbarkeit ausgebildet. Eine Pb-Sn-Lotschicht mit einer Dicke von 50 /um wurde darauf aufgedampft.
  • Das Siliziumsubstrat 1, wie in Fig. lb gezeigt, mit einem Durchmesser von 30 mm und einer Dicke von 0,3 mm und mit einer Diodencharakteristik wurde hergestellt, und Glas wurde in die Nut eingefüllt.
  • Das Siliziumsubstrat 1 und die Elektroden 4 und 5 wurden laminiert, wie in Fig, 2 gezeigt ist, und die Einheit wurde angenähert 10 min bei 300 0C in Wasserstoffgasatmosphäre zwecks ihrer Verbindung erhitzt.
  • 65 Vol. % Zirkoniumsilikat enthaltendes Epoxyharz wurde in die Form gefüllt, in der das verbundene Laminat montiert wurde, und 10 h bei 120-150 0C ausgehärtet, um 10 planare Halbleiteranordnungen des in Fig. 2 gezeigten Aufbaus herzustellen.
  • Andererseits wurde für Vergleichs zwecke eine rohrförmige obere Elektrode mit einer in Fig. lb gezeigten Form, einem Durchmesser von 25 mm, einer Dicke von 4 mm und der gleichen Zusammensetzung hergestellt, und man stellte 10 planare Halbleiteranordnungen des in Fig. lb gezeigten Aufbaus her, die mit keinen Füllstoff enthaltendem Epoxyharz überzogen wurden.
  • Die planaren Halbleiteranordnungen der beiden Arten wurden in eine Öldrucktyp-Druckprüfmaschine eingeführt, um das Brechen des Siliziumsubstrats 1 zu untersuchen.
  • Die Siliziumsubstrate 1 der. meisten der bekannten planaren Halbleiteranordnungen des in Fig. lb gezeigten Aufbaus zerbrachen unter Auftreten eines Bruchgeräusches bei 700-800 kg. Drei davon zerbrachen bei 100-200 kg.
  • Dies zeigt einen großen Schwankungsspielraum.
  • Dagegen hielten alle planaren Halbleiteranordnungen gemäß der Erfindung, wJe sie in Fig. 2 gezeigt sind, den Druck von 1500 kg aus, und man stellte keine Beeinträchtigung der Durchbruchsspannung fest.
  • Bei den 10 Zyklen des Wärmezyklusversuchs von -20 0C bis 70 0C zerbrach keines der Siliziumsubstrate, und man stellte auch keine Verminderung der Durchbruchsspannung fest.
  • Die Erfindung ist nicht nur auf das Siliziumsubstrat 1 mit der Diodencharakteristik, sondern auch auf andere Halbleiteranordnungen verschiedener Eigenschaften und Formen, wie z. B. Transistoren anwendbar. Beispiele hierfür werden nun anhand der in den Fig. 3 bis 5 veranschaulichten Ausführungsbeispiele näher erläutert, in denen solchen nach Fig. 2 gleiche oder entsprechende Elemente mit gleichen Bezugszeichen versehen sind.
  • Fig. 3 zeigt ein anderes Ausführungsbeispiel der Erfindung. Bei diesem Ausführungsbeispiel hat die obere Elektrode 4 einen kegelstumpfförmigen Vorsprung 4b; da der kegelstumpfförmige Vorsprung 4b eine der unteren Elektrode 5 zugewandte Fläche 4c aufweist, wird der gleiche Effekt, wie im Zusammenhang mit Fig. 2 erläutert, erzielt. Da der Raum zwischen den gegenüberstehenden Flächen 4c und 5c groß ist, läßt sich das überzugskunstharz 7 ohne weiteres einbringen, Fig.4 zeigt ein weiteres Ausführungsbeispiel der Erfindung. Bei diesem Auführungsbeispiel ist eine Nut 4d in der oberen Elektrode 4 ausgebildet, um die Kontaktfläche der Elektrode 4 und des überzugskunstharzes 7 zu steigern und so den Bruch der Verbindung zwischen der Elektrode 4 und dem überzugskunstharz 7 und eine daraus folgende Beeinträchtigung der Durchbruchsspannung aufgrund eines Unterschiedes des Wärmeausdehnungskoeffizienterjzwischen der Elektrode 4 und dem überzugskunstharz 7 zu vermeiden.
  • Fig. 5 zeigt noch ein weiteres Ausführungsbeispiel der Erfindung. Bei diesem Ausführungsbeispiel weist das Siliziumsubstrat 1 zwei P#-übergänge auf und hat daher eine Transistorcharakteristik. Nuten sind in der oberen und der unteren Hauptfläche ausgebildet, und die PN-übergänge liegen an den Innenwänden der Keten frei. Glas 6a und 6b ist in den Nuten zur Oberflächenpassivierung eingesintert. Eine Basiszuführung 8 ist mit einer mittleren Halbleiterschicht ohmisch kontaktiert und durchsetzt das überzugskunstharz 7.
  • Die obere Elektrode 4 und die untere Elektrode 5 sind beide konvex, und die Vorsprünge 4b und 5b sind mit dem Siliziumsubstrat 1 ohmisch kontaktiert. Isolierendes Silikongummi 9 ist als Spannungsausgleichsbauteil um das Siliziumsubstrat 1. herum vorgesehen, so daß das Passivierungsglas 6a und 6b nicht mit dem überzugskunstharz 7 in Berührung ist.
  • Leerseite

Claims (7)

  1. Ansprüche Öl Halbleiteranordnung mit einem Halbleiterbauelement mit einem Paar von Hauptfl&chen und wenigstens einem PN-übergang zwischen dem Paar von Hauptflächen, einem Paar von Je eine der Haupt flächen ohmisch kontaktierenden Elektroden und zwischen den Elektroden angebrachtem Kunstharzmaterial, das die von der einen Elektrode zur anderen reichende Seitenumfangsfläche des Halbleiterbauelements bedeckt, d a d u r c h g e k e n n z e 1 c h n e t, daß Jede der Elektroden (4, 5) eine weiter reichende Umfangskante in der zu den Haupt flächen parallelen Richtung als die Umfangskante des Halbleiterbauelements (1) in dieser Richtung hat und daß das Kunstharzmaterial (7) zwischen den einander zugewandten überstehenden Flächen (4e, 5c) der Elektroden (4, 5) angebracht ist.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Paar der Elektroden (4, 5) aus einem Verbundwerkstoff von in einer Metallmatrix eingebetteten Kohlenstoffasern besteht.
  3. 3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine Elektrode (4) konvex ist und ein Vorsprung (4b) derselben ohmisch mit dem Halbleiterbauelement (1) kontaktiert ist.
  4. 4. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine Elektrode (4) einen kegelstumpfförmigen Kopf (4b) aufweist, der ohmisch mit dem Halbleiterbauelement (1) kontaktiert ist.
  5. 5. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß Glas (6a) auf einem freiliegenden Bereich des PN-Uberganges des Halbleiterbauelements (1) zur Oberfl#chenpassivierung aufgebracht ist und daß ein Spannungsausgleichsbauteil (9) aus Isoliermaterial zwischen dem Glas (6a) und dem Kunstharzmaterial (7) angeordnet ist.
  6. 6. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß der W§rmeausdehnungskoeffizient Jeder der Elektroden (4, 5) in der zu den Hauptflächen parallelen Richtung dem Wärmeausdehnungskoeffizient des Halbleiterbauelements (1) nahe ist und der Wärmeausdehnungskoeffizient jeder der Elektroden (4, 5) in der Querrichtung zu den Hauptflächen dem Wärmeausdehnungskoeffizient des Kunstharzmaterials (7) nahe ist.
  7. 7. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß in wenigstens einer der Haupt flächen des Halbleiterbauelements (1) eine Nut gebildet ist, an deren Innenwand der PN-übergang frei liegt, und daß das Glas (6; 6a, 6b) wenigstens in die Nut gefüllt ist.
DE19813113850 1980-04-07 1981-04-06 Halbleiteranordnung Granted DE3113850A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4460780A JPS56142645A (en) 1980-04-07 1980-04-07 Semiconductor device

Publications (2)

Publication Number Publication Date
DE3113850A1 true DE3113850A1 (de) 1982-01-14
DE3113850C2 DE3113850C2 (de) 1987-01-15

Family

ID=12696124

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813113850 Granted DE3113850A1 (de) 1980-04-07 1981-04-06 Halbleiteranordnung

Country Status (2)

Country Link
JP (1) JPS56142645A (de)
DE (1) DE3113850A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3439111A1 (de) * 1983-11-05 1985-05-15 Mitsubishi Electric Corp Halbleiterelement
EP0278585A1 (de) * 1987-01-26 1988-08-17 Nortel Networks Corporation Gekapselte Halbleiter-Stossspannungsschutzeinrichtung
US4851956A (en) * 1987-01-26 1989-07-25 Northern Telecom Limited Packaged solid-state surge protector
US4939619A (en) * 1987-01-26 1990-07-03 Northern Telecom Limited Packaged solid-state surge protector
US4987476A (en) * 1988-02-01 1991-01-22 General Instrument Corporation Brazed glass pre-passivated chip rectifier
EP0818820A1 (de) * 1996-07-11 1998-01-14 Zowie Technology Corp. Silizium-Halbleiterdiodenchip mit offenem, glaspassiviertem PN-Übergang und dessen Herstellungsverfahren
WO2018141621A3 (de) * 2017-02-06 2018-10-25 Siemens Aktiengesellschaft Leistungsmodul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2260217A1 (de) * 1971-12-08 1973-06-14 Sescosem Societe Europ Des Sem Halbleitervorrichtung mit hoher leistung
DE2824250A1 (de) * 1977-06-03 1978-12-07 Hitachi Ltd Halbleiterbauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2260217A1 (de) * 1971-12-08 1973-06-14 Sescosem Societe Europ Des Sem Halbleitervorrichtung mit hoher leistung
DE2824250A1 (de) * 1977-06-03 1978-12-07 Hitachi Ltd Halbleiterbauelement

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3439111A1 (de) * 1983-11-05 1985-05-15 Mitsubishi Electric Corp Halbleiterelement
EP0278585A1 (de) * 1987-01-26 1988-08-17 Nortel Networks Corporation Gekapselte Halbleiter-Stossspannungsschutzeinrichtung
US4851956A (en) * 1987-01-26 1989-07-25 Northern Telecom Limited Packaged solid-state surge protector
US4939619A (en) * 1987-01-26 1990-07-03 Northern Telecom Limited Packaged solid-state surge protector
US5422779A (en) * 1987-01-26 1995-06-06 Northern Telecom Limited Packaged solid-state surge protector
US4987476A (en) * 1988-02-01 1991-01-22 General Instrument Corporation Brazed glass pre-passivated chip rectifier
EP0818820A1 (de) * 1996-07-11 1998-01-14 Zowie Technology Corp. Silizium-Halbleiterdiodenchip mit offenem, glaspassiviertem PN-Übergang und dessen Herstellungsverfahren
WO2018141621A3 (de) * 2017-02-06 2018-10-25 Siemens Aktiengesellschaft Leistungsmodul

Also Published As

Publication number Publication date
JPS56142645A (en) 1981-11-07
DE3113850C2 (de) 1987-01-15

Similar Documents

Publication Publication Date Title
DE19951752B4 (de) Elektrische Druckkontaktvorrichtung und Verfahren zu ihrer Herstellung
EP0976165B1 (de) Piezoaktor mit neuer kontaktierung und herstellverfahren
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE3784553T2 (de) Element mit elektrostriktivem effekt.
DE102014212376B4 (de) Halbleitervorrichtung
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE3221199C2 (de)
DE68917231T2 (de) Sondenkarte, Verfahren zur Messung eines zu messenden Teiles mit derselben und elektrischer Schaltungsteil.
DE3204231C2 (de) Laminat mit einem Metall-Faser-Verbundmaterial und dessen Verwendung
DE102015212831B4 (de) Leistungshalbleitervorrichtung
DE102009055691B4 (de) Leistungshalbleitermodul
DE68920469T2 (de) Elektronische Packung.
DE112011105178T5 (de) Halbleitervorrichtung
DE102009061178B3 (de) Leistungshalbleitervorrichtung
DE102009011233A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009032973A1 (de) Leistungshalbleitervorrichtung
DE3145648C2 (de) Halbleiteranordnung
DE112015006112B4 (de) Halbleitervorrichtung
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102011083927A1 (de) Leistungsmodul und Verfahren zur Herstellung desselben
DE102011086092A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE112016006433T5 (de) Halbleitereinrichtung und verfahren zum herstellen derselben
DE112016004423T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/30

8126 Change of the secondary classification

Free format text: H01L 23/48 H01L 29/91 H01L 29/70

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee