DE3045627A1

DE3045627A1 - "CIRCUIT ARRANGEMENT FOR RESTORING THE OVERLOAD CHANNELS OF A SATELLITE TELECOMMUNICATION SYSTEM"

Info

Publication number: DE3045627A1
Application number: DE19803045627
Authority: DE
Inventors: Giovanni Bologna Pennoni
Original assignee: Italtel SpA
Current assignee: Italtel SpA
Priority date: 1979-12-03
Filing date: 1980-12-03
Publication date: 1981-08-27
Also published as: PT72137B; BE886442A; IT1209150B; TR20926A; ES496602A0; PT72137A; FR2485302A1; BR8007836A; ES8201385A1; SE8008443L; GB2065423A; JPS56100535A; AU6498780A; AR225327A1; GR71006B; IT7927778A0

Description

(DB 439) 10928/H/Ro.(DB 439) 10928 / H / Ro.

Ital.Anm.Nr. 27778 A/79
vom 3. Dezember 1979Italian note no. 27778 A / 79
dated December 3, 1979

ITALTEL s.p.a.
Piazzale Zavattari 12, Mailand/ItalienITALTEL spa
Piazzale Zavattari 12, Milan / Italy

Schaltungsanordnung zur Wiederherstellung der Überlastungskanäle eines Satelliten-Fernmeldesystems.Circuit arrangement for restoring the congestion channels of a satellite telecommunications system.

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.The invention relates to a circuit arrangement according to the preamble of claim 1.

Mit Sprachinterpolation arbeitende Erd-Interfacemodule von Satelliten-Fernmeldesystemen verwerten bekanntlich die Ruhepausen etwa in einem Telefongespräch dazu, die Signale anderer Gespräche über den gleichen Satellitenkanal zu übertragen. Auf diese Weise können auf einer gegebenen Anzahl η Satellitenkanälen bis zu 2n Erd-Kanäle übertragen werden. Wird in mehr als 2n Erd-Kanälen Sprechaktivität festgestellt, so ergeben sich Überlastungszustände, die durch Einführung einer Qualitätsherabsetzung der Fernsprechverbindungen beherrschbar sind. Zur Begrenzung der negativen Auswirkungen dieser Qualitätsherabsetzung besteht die Möglichkeit, die Anzahl der verfügbaren Satellitenkanäle dadurch unter Verschlechterung des Signal/Rausch-Verhältnisses zu erhöhen, daß bei überlastung jeweils anstelle des weniger signifikanten Bits jeder Signalabtastprobe ein Bit eines der überlasteten Kanäle übertragen wird. Im Sendeabschnitt jedes für diese Möglichkeit ausgerüsteten Erd-Interfacemoduls sind daher Mittel vorhanden, die in der Lage sind, die den über-Earth interface modules from It is well known that satellite telecommunication systems use the breaks in a telephone conversation, for example, as well as the signals of others To transmit calls on the same satellite channel. In this way, η satellite channels can be used on a given number up to 2n earth channels can be transmitted. Will be used in more than 2n earth channels with speech activity detected, overload conditions result which can be controlled by introducing a reduction in the quality of the telephone connections. To the Limiting the negative effects of this degradation is possible by increasing the number of available Satellite channels thereby deteriorating the signal / noise ratio to increase that, in the event of an overload, one bit in each case instead of the less significant bit of each signal sample one of the congested channels is being transmitted. In the transmission section of each earth interface module equipped for this option resources are therefore available that are capable of meeting the

130035/0517130035/0517

lastungskanälen entsprechenden Bits an die von den weniger signifikanten Bits jeder Signalabtastprobe eingenommenen Positionen des sogenannten Rahmens (Abtastperiode) zu verteilen. Im Empfangsabschnitt der Erd-Interfacemodule sind entsprechende Mittel vorgesehen, die aus dem empfangenen Rahmen die Bits der Überlastungskanäle aussondern und die Codes dieser Bits wieder herstellen. Zu diesem Zweck ist im Empfangsabschnitt bekannter Erd-Interfacemodule ein Register vorgesehen, in welches die Bits der Überlastungskanäle eingegeben werden. Nach Empfang alle einem Kanal entsprechenden Bits wird der Inhalt des Registers in einen Expansionsspeicher übertragen, an den die vom Erd-Interfacemodul ausgehenden PCM-Systeme angeschlossen sind.bits corresponding to the load channels to the positions occupied by the less significant bits of each signal sample of the so-called frame (sampling period). In the receiving section of the earth interface modules there are corresponding Means are provided which weed out the bits of the congestion channels from the received frame and the codes of these bits again produce. For this purpose, a register is provided in the receiving section of known earth interface modules in which the Bits of the congestion channels are entered. After all bits corresponding to a channel have been received, the content of the register transferred to an expansion memory to which the PCM systems emanating from the earth interface module are connected.

Bei den bekannten Systemen der beschriebenen Art ergeben sich Schwierigkeiten, wenn im gleichen TDMA-Rahmen ein Erd-Interfacemodul von derselben Station in zwei oder mehr von den Sendezeiten anderer Stationen getrennten Zeitintervallen Daten empfangen soll. Hierbei kann nämlich die Sendung eines Kanalblocks einer Station nur dann unterbrochen werden, nachdem η χ Kanäle übertragen worden sind, da erst dann alle 7 Bits einer Signalabtastprobe eines Überlastungskanals empfangen worden sind und in den Expansionsspeicher übertragen werden können. Durch die Notwendigkeit der Sendung von jeweils aus η χ 7 Kanälen bestehenden Blöcken seitens einer Station können sich in gewissen Fällen Nachteile ergeben, da die Kanalverteilung innerhalb des Rahmens dieser Bedingung genügen muß.In the known systems of the type described, there are Difficulties when in the same TDMA frame an earth interface module from the same station in two or more of the transmission times other stations should receive data at separate time intervals. Here, namely, the transmission of a channel block of a station can only be interrupted after η χ channels have been transmitted, since only then are all 7 bits one Signal sample of a congestion channel have been received and can be transferred to the expanded memory. By the need to send η χ 7 channels each Blocks on the part of a station can result in disadvantages in certain cases, since the channel distribution within the Must meet this condition.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Wiederherstellung der Überlastungskanäle unter Vermeidung der genannten Nachteile anzugeben, die in der Lage ist, die Bits der Überlastungskanäle aus dem empfangenen Rahmen auszusondern und sie dann unmittelbar in die entsprechenden Zellen des Expansionsspeichers zu leiten.The invention is based on the object of specifying a circuit arrangement for restoring overload channels while avoiding the mentioned drawbacks, which is able to separate out the bits of the overload channels from the received frame and then to lead them directly into the corresponding cells of the expanded memory.

130035/0517130035/0517

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete
Schaltungsanordnung gelöst.This task is characterized by that in claim 1
Circuit arrangement solved.

Dadurch ergibt sich der Vorteil, daß die von den verschiedenen Stationen gesendeten Kanalblöcke jeweils durch eine beliebige Anzahl von Kanälen gebildet werden können.This has the advantage that the channel blocks sent by the various stations are each through any one Number of channels can be formed.

Gemäß dem der Erfindung zugrundeliegenden Prinzip wird der eine Signalabtastprobe ausdrückende Code, dem ein Bit eines überlastungskanals zugeordnet ist, in der ersten Hälfte des Zeitintervalls eines Kanals in die entsprechende Zeile eines Direktzugriff Speichers übertragen. In der zweiten Hälfte des Kanal-Zeitintervalls wird dagegen das Bit des Überlastungskanals
selbst gespeichert. Bei Empfang des nächsten Codes wird das
Bit des Überlastungskanals um eine Stelle nach links verschoben, und an die vorher von ihm eingenommene Stelle wird das zweite Bit übertragen. Beim Empfang weiterer Codes erfolgen weitere
Linksverschiebungen der vorher empfangenen Bits, bis der Empfang von Bits des betrachteten Überlastungskanals beendet ist.According to the principle on which the invention is based, the code expressing a signal sample, to which a bit of a congestion channel is assigned, is transferred to the corresponding line of a random access memory in the first half of the time interval of a channel. In the second half of the channel time interval, however, the bit of the congestion channel becomes
even saved. When the next code is received, the
Bit of the congestion channel shifted one place to the left, and the second bit is transferred to the place previously occupied by it. If further codes are received, others will follow
Left shifts of the previously received bits until the reception of bits of the congestion channel under consideration has ended.

Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines nicht einschränkenden Ausführungsbeispiels anhand der Zeichnung. Es zeigen:Further features of the invention emerge from the following description of a non-limiting exemplary embodiment based on the drawing. Show it:

Fig. 1 die Datenorganisation innerhalb eines TDMA-Rahmens;
Fig. 2 das Blockschciltbild eines Erd-Interfacemoduls;1 shows the data organization within a TDMA frame;
Fig. 2 is a block diagram of an earth interface module;

Fig. 3 die wesentlichen Einzelheiten der hier beschriebenen
Schaltungsanordnung; undFig. 3 shows the essential details of those described here
Circuit arrangement; and

Fig. 4 Schwingungsformen der Schaltungsanordnung nach Fig. 3.FIG. 4 waveforms of the circuit arrangement according to FIG. 3.

130035/0517130035/0517

Fig. 1 zeigt die Datenorganisation innerhalb eines der kontinuierlichen "Bursts" (periodisch erzeugte Impulsbünde]) eines TDMA-Rahmens von 750 us sowohl bezüglich normaler Kanäle als auch bezüglich der Überlastungskanäle. Ein solches Impulsbündel oder Burst umfaßt die Zuweisungsnachricht AM, die durch 48 Bits ausgedrückt ist (24 Informationsbits und 24 Schutzbits) sowie die Daten von 120 Satellitenkanälen SC, von denen jeder durch 48 Bits entsprechend sechs Signalabtastproben. Jede Signalabtastprobe ist durch 8 Bits codiert.Fig. 1 shows the organization of data within a continuous "bursts" (periodically generated pulse frets]) of a TDMA frame of 750 us both in normal channels as well as with respect to the overload channels. Such a burst comprises the assignment message AM expressed by 48 bits (24 information bits and 24 guard bits) and the data from 120 satellite channels SC, each of which by 48 bits corresponding to six signal samples. Each signal sample is encoded by 8 bits.

Fig. 1 zeigt ferner die Bitorganisation innerhalb der Satellitenkanäle SC₁, SC₀ und SC- hinsichtlich der normalen und der überlastungskanäle. Bei Überlastung im Satellitenkanal SC. wird anstelle des achten Bits der sechs Signalabtastproben c., c~,..., C, das erste Bit der sechs Abtastproben übertragen, die sich auf ebensoviele Überlastungskanäle beziehen. Im Satellitenkanal SC₂, SC₃ usw. bis SC- wird bei der angenommenen überlastung anstelle des achten Bits der sechs Signalabtastproben das zweite bzw. das dritte usw. bzw. das siebente Bit der Signalabtastprobe des Überlastungskanals übertragen. Die übertragung der jeweils sieben Bits von sechs Überlastungskanälen endet somit nach übertragung von sieben Satellitenkanälen SC.,..., SC-.1 also shows the bit organization within the satellite channels SC ₁ , SC ₀ and SC- with regard to the normal and the congestion channels. In case of overload in the satellite channel SC. instead of the eighth bit of the six signal samples c., c ~, ..., C, the first bit of the six samples which relate to the same number of congestion channels is transmitted. In the satellite channel SC ₂ , SC ₃ etc. to SC-, the second or the third etc. or the seventh bit of the signal sample of the congestion channel is transmitted instead of the eighth bit of the six signal samples if the congestion is assumed. The transmission of the seven bits in each case from six congestion channels thus ends after the transmission of seven satellite channels SC., ..., SC-.

In Fig. 2 ist das Blockschaltbild eines Moduls für digitale Sprachinterpolation dargestellt, der aus einem Sendeabschnitt ST, einem Empfangsabschnitt SR und einer Interface-Einheit UI besteht, an die eine Anzahl N von PCM-Systemen (z.B. mit 2 M Bit/s angeschlossen sind. Im Sendeabschnitt ST ist eine Einheit aus Sprachdetektoren SD vorgesehen, die feststellen, ob in den einzelnen Kanälen der PCM-Systeme Sprech- oder Tonaktivität herrscht. Mit der Einheit der Sprachdetektoren SD ist ein Kanalzuordner AC verbunden, der dafür sorgt, daß der Erd-Kanal, in welchem der betreffende Sprachdetektor SD in einem TDMA-Rahmen Sprechaktivität festgestellt hat, einem Satellitenkanal zugewiesen wird, der vorher einem anderen Erd-Kanal zugewiesen war, in welchem im gleichen TDMA-Rahmen keine Sprechaktivität festgestellt wordenIn Fig. 2 the block diagram of a module for digital speech interpolation is shown, which consists of a transmission section ST, a receiving section SR and an interface unit UI, to which a number N of PCM systems (e.g. with 2 M bit / s are connected. In the transmission section ST, a unit of speech detectors SD is provided, which determine whether in the individual Channels of the PCM systems speech or sound activity prevails. With the unit of speech detectors SD is a channel allocator AC connected, which ensures that the earth channel in which the speech detector concerned SD in a TDMA frame speech activity is assigned to a satellite channel that was previously assigned to another earth channel in which im No speech activity was detected in the same TDMA frame

130035/0517130035/0517

war. Der Kanalzuordner AC sorgt ferner dafür, daß einer zur Bildung der Zuweisungsnachricht (AM) vorgeschalteten Einheit AME die zuvor durchgeführte Zuordnung zwischen Satelliten- und Erd-Kanal mitgeteilt wird, und daß diese Zuordnung in einen Sendeverbindungsspeicher CT geschrieben wird. Dieser Speicher CT ist in der Lage, alle Zuordnungen zwischen Satellitenkanälen und Erd-Kanälen zu speichern, die von dem Zuordner AC durchgeführt werden.was. The channel allocator AC also ensures that a Formation of the assignment message (AM) upstream unit AME the previously carried out assignment between satellite and earth channel is communicated, and that this allocation in a send connection memory CT is written. This memory CT is able to record all assignments between satellite channels and To store earth channels carried out by the allocator AC.

Da die Sprachdetektoren SD bei der Feststellung einer Sprechaktivität eine Verzögerung verursachen, ist zu deren Kompensation eine Verzögerungsleitung DL vorgesehen, welche die zu übertragenden Codes entsprechend verzögert. An den Ausgang der Verzögerungsleitung DL ist ein Kompressionsspeicher MC geschaltet, der aus zwei Speicherteilen besteht. Jeweils nachdem kontinuierlich sechs PCM-Rahmen in den ersten Speicherteil geschrieben wurden, werden die nachfolgenden Rahmen in den zweiten Speicherteil geschrieben, während gleichzeitig der erste Speicherteil gelesen wird. Das Lesen erfolgt mit hoher Geschwindigkeit, wobei am Ausgang Datenpakete unter Wahrung der in dem Sendeverbindungsspeicher CT gespeicherten Zuordnung zwischen Satelliten- und Erd-Kanälen abgegeben werden. Der Kompressionsspeicher MC weist ferner Mittel auf, die bei überlastungszuständen jeweils das achte Bit der Signalabtastproben durch ein entsprechendes Bit der Überlastungskanäle ersetzen.As the speech detectors SD when detecting speech activity cause a delay, a delay line DL is provided to compensate for the delay the transmitted codes are delayed accordingly. A compression memory MC is connected to the output of the delay line DL, which consists of two memory parts. In each case, six PCM frames are continuously written into the first memory section the following frames are written to the second memory section, while the first memory section is at the same time is read. Reading takes place at high speed, with data packets at the output while maintaining the in the Transmit connection memory CT stored assignment between satellite and earth channels are issued. The compression memory MC also has means, which in overload conditions replace the eighth bit of the signal samples with a corresponding bit of the congestion channels.

Am Ausgang des Kompressionsspeichers MC ist eine Summierschaltung CS vorgesehen, welche die von der Einheit AME nach einem Fehlerkorrekturcode codierte Zuweisungsnachricht mit dem Datenpaket vom Ausgang des Speichers MC vereinigt.At the output of the compression memory MC a summing circuit CS is provided, which the from the unit AME after an error correction code coded assignment message combined with the data packet from the output of the memory MC.

Das gemäß Fig. 1 organisierte Datenpaket wird der Zentraleinheit zugeleitet, an die der betrachtete Erd-Interfacemodul angeschlossen ist. Die Zentraleinheit moduliert das Datenpaket undThe data packet organized according to FIG. 1 is sent to the central unit to which the earth interface module under consideration is connected is. The central unit modulates the data packet and

130035/0517130035/0517

sendet es dem Satelliten, dem auch die von anderen Stationen gelieferten Datenpakete zugeführt werden. Der Satellit sorgt für die Weitersendung der von allen Stationen kommenden Datenpakete an alle Zentraleinheiten, die sie an die Empfangsstation der Erd-Interfacemodule weiterleiten.sends it to the satellite, to which the data packets delivered by other stations are also fed. The satellite takes care for forwarding the data packets coming from all stations to all central units that send them to the receiving station of the earth interface modules.

Der Empfangsabschnitt SR ist mit einem Decoder DM für die Zuweisungsnachricht ausgerüstet, der mit einem Empfangsverbindungsspeicher CR verbunden ist, in welchem der Inhalt der Zuweisungsnachricht gespeichert wird, damit der Empfangsabschnitt über die Zuordnung der Satelliten- und Erd-Kanäle unterrichtet wird, die von dem Sendeabschnitt des Erd-Interfacemoduls der Station durchgeführt worden ist, die das empfangene Datenpaket gesendet hat.The receiving section SR is provided with a decoder DM for the assignment message equipped, which is connected to a receive connection memory CR, in which the content of the assignment message is stored so that the receiving section is informed of the assignment of the satellite and earth channels which is sent by the transmission section of the earth interface module of the Station that sent the received data packet.

Die mit der Zuweisungsnachricht vereinigten Daten gelangen in einen Expansionsspeicher ME, in welchem (wie im Fall des Speichers MC) zwei Speicherteile vorgesehen sind. Während im einen Speicherteil (abwechselnd) die Daten paketweise mit hoher Geschwindigkeit geschrieben werden, erfolgt im jeweils anderen Speicherteil das Lesen kontinuierlich mit der Geschwindigkeit des von dem Erd-Interfacemodul ausgehenden PCM-Systems.The data combined with the assignment message arrive in an expansion memory ME, in which (as in the case of the memory MC) two storage parts are provided. While in one memory part (alternately) the data is sent in packets at high speed are written, the other part of the memory is read continuously at the speed of the PCM system originating from the earth interface module.

Eine besonders zweckmäßige Ausführungsform des Expansionsspeichers ME ist ausführlich in Fig. 3 dargestellt. Er enthält ein Register RS, das seriell durch das am Ausgang der Empfangsstation der Zentraleinheit erzeugte Datenpaket gespeist wird. Die im Register RS enthaltenen Daten werden parallel in ein Register RP übertragen, dessen Speicherkapazität 48 Bit beträgt entsprechend der Anzahl der in jedem Satellitenkanal vorgesehenen Bits. Die 8 Bits jedes der (pro Satellitenkanal vorgesehenen) sechs Signalabtastproben gelangen zu einer ersten Gruppe von Eingängen 1, 2,...,8 jeweils eines Multiplexers MT₁ bzw. MT2 usw. bzw. MTg, dessen zweite Gruppe von Eingängen 2 , 3 ,...,9 für die Bits des Uberlastungskanals vorgesehen sind und ihnen entsprechen. Am Ausgang jedes der MultiplexerA particularly expedient embodiment of the expansion store ME is shown in detail in FIG. 3. It contains a register RS which is serially fed by the data packet generated at the output of the receiving station of the central unit. The data contained in the register RS are transferred in parallel to a register RP, the storage capacity of which is 48 bits, corresponding to the number of bits provided in each satellite channel. The 8 bits of each of the six signal samples (provided per satellite channel) arrive at a first group of inputs 1, 2, ..., 8 of a multiplexer MT ₁ or MT2, etc. or MTg, the second group of inputs 2, 3 , ..., 9 are provided for and correspond to the bits of the congestion channel. At the output of each of the multiplexers

130035/0517130035/0517

MT₁ bis MT, ist je ein Direktzugriffspeicher (Speicher mit wahlfreiem Zugriff) RAM₁,...,RAMg angeschlossen, der 30 Zeilen aufweist, von denen jede Zeile 8 Bits zu speichern in der Lage ist. Die Zeile, in welcher die Bits vom Ausgang der Multiplexer zu schreiben sind, wird durch die von dem Empfangsverbindungsspeicher CR (Fig. 2) gelieferte Zahl oder Nummer der Erd-Kanäle bestimmt, auf die sich die Codes beziehen. Die Erd-Kanal-Mummer gelangt durch 'einen Multiplexer MT- zu den Direktzugriff- oder RAM-Speichern, wobei dem ersten Eingang dieses Multiplexers die Schreibadressen A und dem zweiten Eingang die Leseadressen A der Speicher zugeleitet werden. Die Schreibadressen A stehen am Ausgang eines weiteren Multiplexers MT_R zur Verfügung, der am einen Eingang die Schreibadressen A der normalen Kanäle und am zweiten Eingang die Schreibadresse A der Überlastungskanäle empfängt. An den Ausgang jedes DirektzugriffSpeichers, und zwar darste1lungsgemäß nur an die Ausgänge für die 2. bis 7. Bits, ist je ein Ausgangsregister RU₁,...,RU₆ geschaltet, das sechs Speicherzellen enthält, deren Ausgänge mit den entsprechenden Eingängen 2 , 3 ,...,7 der Multiplexer MT.. ,. . . ,MT_g verbunden sind.MT ₁ to MT, a random access memory (memory with random access) RAM ₁ , ..., RAMg is connected, which has 30 lines, of which each line is able to store 8 bits. The line in which the bits from the output of the multiplexers are to be written is determined by the number or number of the earth channels supplied by the receive link memory CR (Fig. 2) to which the codes refer. The earth channel number passes through a multiplexer MT to the random access or RAM memories, the write addresses A being fed to the first input of this multiplexer and the read addresses A of the memories being fed to the second input. The write addresses A are available at the output of a further multiplexer MT _R , which receives the write addresses A of the normal channels at one input and the write address A of the congestion channels at the second input. _{An output register RU 1} , ..., RU _{6 is} connected to the output of each random access memory, namely only to the outputs for the 2nd to 7th bits, which contains six memory cells, the outputs of which are connected to the corresponding inputs 2, 3, ..., 7 the multiplexer MT ..,. . . , MT _{g are} connected.

Es ist zu bemerken, daß in den Multiplexern MT₁ bis MT,- der Eingang 1 der Normalkanäle mit dem Eingang 2 der Überlastungskanäle, der Eingang 2 mit dem Eingang 3 usw. und schließlich der Eingang 6 mit dem Eingang 7 assoziiert ist. Ferner ist zu bemerken, daß der Eingang 8 darstellungsgemäß mit dem Eingang 8 verdrahtet ist, während der letzte Eingang 9 der Überlastungskanäle an einem festen Potential mit bestimmten Binärwert (Masse) liegt. It should be noted that in the multiplexers MT ₁ to MT, input 1 of the normal channels is associated with input 2 of the congestion channels, input 2 with input 3, and so on, and finally input 6 with input 7. It should also be noted that input 8 is wired to input 8 as shown, while the last input 9 of the overload channels is at a fixed potential with a certain binary value (ground).

Die Betriebsweise der beschriebenen Schaltungsanordnung soll nun mit Hilfe der Schwingungsformen nach Fig. 4 erläutert werden.The mode of operation of the circuit arrangement described will now be explained with the aid of the waveforms according to FIG.

Dort zeigt das Diagramm a) das Zeitintervall t entsprechend derThere the diagram shows a) the time interval t corresponding to

130035/0517130035/0517

30A562730A5627

Dauer jedes Satellitenkanals. Im Diagramm b) ist das Steuersignal b der Multiplexer MT₁,...,MT_g sowie MT« dargestellt, die während der ersten Hälfte (n) des Zeitintervalls t am Ausgang die den normalen Kanälen entsprechenden Bits liefern, während in der Hälfte (o) des Zeitintervalls t am Ausgang die Bits abgegeben werden, die sich auf die Überlastungskanäle beziehen. Im Diagramm c) sind ferner die Zeitintervalle dargestellt, während welcher am Eingang des Multiplexers MTg die Schreibadresse A_R der normalen Kanäle vorliegt, während das Diagramm d) die Zeitintervalle der Schreibadresse A der Überlastungskanäle zeigt. Die im Diagramm e) dargestellten Impulse stellen die Schreibbefehle e für die RAM-Speicher dar, während die Anstiegsflanke des im Diagramm f) dargestellten Impulses den Speicherbefehl f bildet, durch den in den Registern RU die Ausgangscodes der RAM-Speicher gespeichert werden.Duration of each satellite channel. In diagram b) the control signal b of the multiplexers MT ₁ , ..., MT _g and MT «is shown, which deliver the bits corresponding to the normal channels at the output during the first half (s) of the time interval t, while in half ( o) of the time interval t, the bits that relate to the congestion channels are output at the output. Diagram c) also shows the time intervals during which the write address A _{R of} the normal channels is present at the input of the multiplexer MTg, while diagram d) shows the time intervals of the write address A of the congestion channels. The pulses shown in diagram e) represent the write commands e for the RAM memory, while the rising edge of the pulse shown in diagram f) forms the memory command f, by means of which the output codes of the RAM memory are stored in the registers RU.

Beim Zustand der überlastung wird eine der im Register RP vorhandenen Gruppen von 8 Bits über den entsprechenden Multiplexer MT. in die durch die Schreibadresse A während der ersten Hälfte des Zeitintervalls t bestimmte Speicherzeile übertragen. Zu Beginn der zweiten Hälfte des Zeitintervalls t, erscheint am Speichereingang die Speicheradresse A . Der Inhalt der auf diese Weise bestimmten Zeile erscheint am Ausgang und wird dann in das betreffende Ausgangsregister RU. übertragen, wenn der Speicherbefehl f aktiv ist. Der Inhalt des Ausgangsregisters RU. erscheint am Eingang des Multiplexers MT. und wird zusammen mit dem achten Bit der genannten Gruppe von 8 Bits (welches das erste Bit eines Überlastungskanals bildet) sodann in die durch die Schreibadresse A , welche am Eingang des Multiplexers MTg vorhanden ist, bestimmte Speicherzeile übertragen.In the event of an overload, one of those in the RP register is used Groups of 8 bits via the appropriate multiplexer MT. into the through the write address A during the first half of the time interval t transferred certain memory line. At the beginning of the second half of the time interval t appears on Memory input the memory address A. The content of the line determined in this way appears at the output and is then used in the relevant output register RU. transferred when the save command f is active. The content of the output register RU. appears at the input of the multiplexer MT. and will together with the eighth bit of said group of 8 bits (which forms the first bit of a congestion channel) then into the through the write address A, which is present at the input of the multiplexer MTg, certain memory lines are transmitted.

Wenn die Bits des nachfolgenden Satellitenkanals in das Register RP gelangen, wird die 8-Bit-Gruppe am Eingang des Multiplexers MT₁ When the bits of the following satellite channel get into the register RP, the 8-bit group at the input of the multiplexer MT ₁

130035/0517130035/0517

in die Speicherzeile verteilt, die von der Schreibadresse A bestimmt wurde.distributed in the memory line from the write address A was determined.

Zu Beginn der zweiten Hälfte des Zeitintervalls t wird die durch die Adresse A , die mit der Adresse A des vorhergehenden Zyklus übereinstimmt, identifizierte Speicherzeile gelesen. Bei Erzeugung des Schreibbefehls f wird die Speicherung des ersten Bits des Überlastungskanals in der siebenten Zelle des Ausgangsregisters RU registriert. Ebenfalls registriert wird die Speicherung der übrigen Bits, die eine beliebige Bedeutung haben. Das genannte erste Bit entspricht dem Ausgang 7 des Registers RU, der dem Eingang 6 des Multiplexers MT₁ zugeordnet, d.h. mit ihm assoziiert ist. Am Eingang 8 des Multiplexers MT₁ ist inzwischen das zweite Bit des betrachteten Überlastungskanals angelangt, und bei dem Schreibimpuls in der zweiten Hälfte des Zeitintervalls t wird das Einschreiben des an den Eingängen 2 ,...,8 des Multiplexers MT₁ vorliegenden Codes registriert.At the beginning of the second half of the time interval t, the memory line identified by the address A, which corresponds to the address A of the previous cycle, is read. When the write command f is generated, the storage of the first bit of the congestion channel is registered in the seventh cell of the output register RU. The storage of the remaining bits, which have any meaning, is also registered. Said first bit corresponds to the output 7 of the register RU, which is assigned to the input 6 of the multiplexer MT ₁ , ie is associated with it. The second bit of the congestion channel under consideration has now arrived at input 8 of multiplexer MT ₁ _{, and the writing of the code present at inputs 2, ..., 8 of multiplexer MT 1} is registered with the write pulse in the second half of time interval t.

Hierbei ist das erste Bit des Überlastungskanals um eine Stelle nach links verschoben worden, und in der vorher von ihm eingenommenen Speicherzelle ist nun das zweite Bit des Überlastungskanals gespeichert. Beim Empfang weiterer Satellitenkanäle erfolgen weitere Links-Verschiebungen der Bits des betrachteten Überlastungskanals, bis dann beim Satellitenkanal SC₇ alle sieben Bits des Überlastungskanals angelangt sind und das erwähnte erste Bit die äußerste linke Stelle in der von der Adresse A bestimmten Zeile einnimmt.Here, the first bit of the congestion channel has been shifted one position to the left, and the second bit of the congestion channel is now stored in the memory cell previously occupied by it. When further satellite channels are received, the bits of the congestion channel under consideration are shifted further to the left until _{all seven bits of the congestion channel have arrived at satellite channel SC 7} and the first bit mentioned takes the leftmost position in the line determined by address A.

Wenn die Sendung des Kanalblockes der betrachteten Station z.B. beim Satellitenkanal SC. aufhört, ergibt sich hierdurch kein Mißstand; denn die Bits der Überlastungskanäle werden unmittelbar in eine für sie bestimmte Speicherzeile eingeordnet und nicht in einem Speicherglied, zu dem alle Stationen ZugangIf the broadcast of the channel block of the station in question is e.g. on the satellite channel SC. ceases, this does not result in any Maladministration; because the bits of the congestion channels are immediately arranged in a memory line intended for them and not in a memory element to which all stations have access

130035/0517130035/0517

haben, wie dies bei den vergleichbaren bekannten Systemen der Fall ist. Wird von der betrachteten Station der zweite Kanalblock gesendet, so wird der Empfang des Satellitenkanals SCn registriert, zu dem das fünfte Bit des Überlastungskanals gehört. Beim Speicher dieses Bits werden die vorher empfangenen Bits um einen Schritt nach links verschoben, und der Betrieb geht in der oben beschriebenen Weise weiter.have, as is the case with the comparable known systems. Becomes the second channel block of the station under consideration sent, the reception of the satellite channel SCn to which the fifth bit of the congestion channel belongs. When this bit is stored, the previously received Bits shifted left one step and operation continues as described above.

Nach dem Schreiben aller Bits eines gegebenen Rahmens T^, der zu der betrachteten Zeit den Empfangsabschnitt erreicht, erfolgt das Lesen der RAM-Speicher, während die dem Rahmen Tj₊₁ entsprechenden Bits in einem Speichersatz geschrieben werden, der zu dem in Fig. 3 dargestellten analog ist. Nach Beendigung der Schreibvorgänge wird ein Signal k für den Multiplexer MT₇ erzeugt, wodurch an seinem Ausgang die Leseadressen A zur Verfügung gestellt werden, welche die Ausgabe der in den RAM-Speichern geschriebenen Codes des vorhergehenden Rahmens bestimmen. Die auf diese Weise erfaßten Codes werden durch die Interface-Einheit zu dem PCM-System übertragen, für das sie bestimmt sind.After all bits of a given frame T ^, which reaches the receiving section at the time in question, have been written, the RAM memory is read, while the _{bits corresponding to frame Tj +1} are written in a memory set corresponding to that shown in FIG shown is analogous. After completion of the write operations, a signal k is _{generated for the multiplexer MT 7} , whereby the read addresses A are made available at its output, which determine the output of the codes of the previous frame written in the RAM memories. The codes detected in this way are transmitted through the interface unit to the PCM system for which they are intended.

130035/0517130035/0517

LeerseiteBlank page

Claims

TELEFON 089/4 70 60 06 TELEX 522 638 TELEGRAMM SOMBEZTELEPHONE 089/4 70 60 06 TELEX 522 638 TELEGRAM SOMBEZ

Italian note no. 27778 A / 79

dated December 3, 1979

ITALTEL Spa
Piazzale Zavattari 12, Milan / Italy

Circuit arrangement for restoring the congestion channels of a satellite telecommunications system.

Claims

Circuit arrangement for restoring the congestion channels, in particular in the receiving section of an earth interface module of a satellite telecommunications system that works with digital speech interpolation and has multiple access by time division multiplexing (TDMA), whose stations receive data organized in frames and contain a central unit to which a number of earth interface modules are connected are, in particular with an expansion memory for receiving the data of the congestion channels, characterized in that a first register (RS) which serially receives the codes transmitted _{in a satellite channel (SC 1} , SC _{2 etc.),}

130035/0517130035/0517

POSTSCHECK MÖNCHEN NR. 69148-600POSTSCHECK MÖNCHEN NO. 69148-600

BANKKONTO HYPOBAN.-C .VONCHfN (BLZ TO 200 40) KTO. 6 0*0?BANK ACCOUNT HYPOBAN.-C .VONCHfN (BLZ TO 200 40) KTO. 6 0 * 0?

304582?

a second register (RP) is connected, into which the codes from the first register (RS) are transmitted in parallel;

that a number of multiplexers (MT., ..., MTg) corresponding to the number of signal samples assigned to a satellite channel is provided, each of which has a first group of eight inputs (1, ..., 8) for the codes of normal channels is connected to the outputs of the second register (RP), while a second group of eight inputs (2, ..., 9) of these multiplexers (MT ₁ , ..., MTg) are supplied with the codes of the overload channels, the 7. input (8) of the second group is connected to the 8th input (8) of the first group and the 8th input (9) of the second group is connected to a fixed potential (ground) corresponding to a given binary value;

that at the outputs of each of these multiplexers (MT ..,. .., MT _g ) a random access memory (RAM ₁ , Code refers;

and that the outputs of each of the random access memories ₁ RAMg) for the 2nd to 7th bits of the associated multiplexer (MT ₁ , ..., MT _fi ) each lead to an output register (RU ₁ , ..., RUg) whose outputs are connected to the corresponding inputs (2, ..., 7) of the second group of inputs of the multiplexer.

2.) Circuit arrangement according to claim 1, characterized in that the random access memory (RAM ₁₇ ^ -JRAMg) receive their address bits via a first addressing multiplexer (MT-), to whose first group of inputs the write addresses (A.) and to which The second group of inputs get the read addresses (A), while a signal (k) is applied to their control input, which indicates the delivery of the write addresses (A) or the read addresses (A) when the codes of the one or the other are received releases two consecutive frames.

130035/0517

3.) Circuit arrangement according to claim 2, characterized in that the write addresses (A) come from the output of a second addressing multiplexer (MTg), the first group of inputs the addresses (A) for normal channels and the second group of inputs the Received addresses (A) for the congestion channels, and that in the first half of the time interval (t) corresponding to the duration of each satellite channel, the multiplexers (MT .., ..., MT _g ) connected to the second register (RP) and the second Addressing multiplexers (MTg) deliver the codes of the first input group at the output, while the codes of the second input group are delivered at the output in the second half of this time interval (t).

4.) Circuit arrangement according to one of the preceding claims, characterized in that the random access memory (RAM ₁ , ..., RAMg) receive a write command (e) at the end of the first and second half of each time interval (t) corresponding to the duration of a satellite channel .

5.) Circuit arrangement according to one of the preceding claims, characterized in that each output register (RU ₁ , ..., RUg) a memory command (f) for storing the output _{codes of the associated random access memory (RAM 1} , ..., RAMg) at the beginning the second half of each time interval (t) corresponding to the duration of a satellite channel.

130035/0517