DE3041232A1 - SEMICONDUCTOR ARRANGEMENT WITH A NUMBER OF DIODES SWITCHED IN SERIES AND METHOD FOR THE PRODUCTION THEREOF - Google Patents
SEMICONDUCTOR ARRANGEMENT WITH A NUMBER OF DIODES SWITCHED IN SERIES AND METHOD FOR THE PRODUCTION THEREOFInfo
- Publication number
- DE3041232A1 DE3041232A1 DE19803041232 DE3041232A DE3041232A1 DE 3041232 A1 DE3041232 A1 DE 3041232A1 DE 19803041232 DE19803041232 DE 19803041232 DE 3041232 A DE3041232 A DE 3041232A DE 3041232 A1 DE3041232 A1 DE 3041232A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- electrode
- highly doped
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 1
- 238000001816 cooling Methods 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000003518 caustics Substances 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- 239000004606 Fillers/Extenders Substances 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- VYRNMWDESIRGOS-UHFFFAOYSA-N [Mo].[Au] Chemical compound [Mo].[Au] VYRNMWDESIRGOS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
N.V. Philips1 tei!an?rÄr>tea. Eindhoven 3 O A12 3NV Philips 1 tei! An? RÄr> tea. Eindhoven 3 O A12 3
PHF 79 582 . 3. 16-IO-I98OPHF 79 582. 3. 16-IO-I98O
"Halbleiteranordnung mit einer Anzahl in Reihe geschalteter Dioden und Verfahren zu deren Herstellung.""Semiconductor arrangement with a number of series-connected Diodes and processes for their manufacture. "
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Subs tratgebiet und einem auf dem Substratgebiet liegenden schichtförmigen Halbleitergebiet von einem ersten Leitungstyp, das durch eine sich bis in das Substratgebiet erstreckende Nut in mindestens erste und zweite elektrisch getrennte inseiförmige Teile unterteilt ist, wobei jeder Teil ein Elektrodengebiet enthält, das mit dem angrenzenden Halbleitermaterial einen gleichrichtenden Uebergang bildet, und wobei das Elektrodengebiet des ersten Teiles und das Gebiet vom ersten Leitungstyp des zweiten Teiles elektrisch miteinander über einen Metallstreifen verbunden sind, der die Nut überbrückt.The invention relates to a semiconductor device with a subs step area and one on the substrate area lying layered semiconductor region of a first type of line that extends through a The groove extending into the substrate region is divided into at least first and second electrically separated, insular parts each part containing an electrode region which forms a rectifying junction with the adjacent semiconductor material, and wherein the electrode region of the first part and the region of the first conductivity type of the second part electrically to one another via a metal strip are connected, which bridges the groove.
Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung. The invention further relates to a method for producing such a semiconductor arrangement.
Eine Halbleiteranordnung der beschriebenen Art ist aus der britischen Patentschrift 1244759 bekannt.A semiconductor device of the type described is known from British patent specification 1244759.
Bei der Herstellung von Halblexteranordnungen für hohe Frequenzen, insbesondere von Hochfrequenz-X-Bandgeneratoren, ist es häufig erforderlich, dass Dioden in Reihe geschaltet werden, um die Leistung dieser Anordnungen zu vergrössern.In the manufacture of semi-extender assemblies for high frequencies, especially of high frequency X-band generators, It is often necessary that diodes are connected in series to maximize the performance of these arrangements to enlarge.
Dies kann dadurch erfolgen, dass einzelne Dioden in Reihe geschaltet werden. Dies hat u.a. den Nachteil, dass die Herstellung der Dioden einerseits und die gegenseitige Schaltung der Dioden andererseits gesondert erfolgen, während auf diese ¥eise nichtplanare Strukturen erhalten werden.This can be done by connecting individual diodes in series. This has the disadvantage, among other things, that the production of the diodes on the one hand and the mutual switching of the diodes on the other hand take place separately, while in this way non-planar structures are obtained.
Bei der Halbleiteranordnung der in der genannten britischen Patentschrift beschriebenen Art sind auf derselben Halbleiterscheibe die Kollektor-Basis-Uebergänge zweier durch eine V-förmige Nut voneinander getrennter npti-Transistoren über eine Metallbrücke in Reihe geschaltet.In the semiconductor device of the type described in said British patent specification are on the same Semiconductor wafer, the collector-base junctions of two npti transistors separated from one another by a V-shaped groove connected in series via a metal bridge.
130020/0859130020/0859
PHF 79 582 . ^. 16-10-1980PHF 79 582. ^. 16-10-1980
Die Herstellung einer derartigen Anordnung erfordert aber eine Vielzahl von Maskierungs- und Ausrichtschritten.However, the production of such an arrangement requires a large number of masking and alignment steps.
Die Erfindung hat die Aufgabe eine Halbleiteranordnung zu schaffen, bei der auf derselben Halbleiterscheibe eine Anzahl von Dioden in Reihe geschaltet sind und die sehr kompakt ist und mit Hilfe einer Mindestanzahl von Ausricht- und Maskierungsschritten auf reproduzierbare Weise hergestellb werden kann.The invention has the object of creating a semiconductor arrangement in which on the same semiconductor wafer a number of diodes are connected in series and which is very compact and using a minimum number of Alignment and masking steps can be produced in a reproducible manner.
Eine Halbleiteranordnung der eingangs beschrie— benen Art ist nach der Erfindung dadurch gekennzeichnet, dass das schichtförmige Halbleitergebiet eine an das Substratgebiet grenzende hochdotierte Schicht und eine darauf liegende niedriger dotierte Schicht enthält, und dass der Metallstreifen mit der hochdotierten Schicht über eine sich von der Oberfläche bis in die hochdotierte Schicht erstreckende Säule aus einem elektrisch leitenden Material verbunden ist.According to the invention, a semiconductor arrangement of the type described at the beginning is characterized in that that the layer-shaped semiconductor region is connected to the Highly doped layer bordering the substrate area and a contains lower doped layer lying thereon, and that the metal strip with the highly doped layer via a column of an electrically conductive one extending from the surface into the highly doped layer Material is connected.
Unter "Elektrodengebiet" ist in der vorliegenden Anmeldung das Gebiet zu verstehen, über dem ein gleichrichtender Kontakt mit dem Material vom ersten Leitungstyp gebildet wird. Im Falle einer Schottky-Diode ist dies das Gebiet des Schottky-Uebergangs; im Fall einer pn-Diode ist dies das Gebiet vom zweiten Leitungstyp, das mit dem schichtförmigen Halbleitergebiet vom ersten Leitungstyp den pn-Uebergang bildet."Electrode region" in the present application is to be understood as the region over which a rectifying Contact is formed with the material of the first conductivity type. In the case of a Schottky diode, this is it Area of the Schottky transition; in the case of a pn diode this is the area of the second conductivity type, which is connected to the layered semiconductor region of the first conductivity type forms the pn junction.
Die leitende Säulen- können aus einem Metall oder aus einem gut leitenden Halbleitermaterial, ^.B. aus hochdotiertem polykristallinen! Silicium, bestehen.The conductive pillars can be made of a metal or of a highly conductive semiconductor material, ^ .B. from highly endowed polycrystalline! Silicon.
Mit Vorteil wird ein isolierendes oder sogenanntes halbisolierendes Substratgebiet verwendet, obgleich auch ein Substratgebiet vom zweiten Leitungstyp, das mit dem schichtförmigen Gebiet einen sperrenden pn-Uebergang bildet, verwendet werden könnte.An insulating or so-called semi-insulating substrate area is advantageously used, although also one Substrate region of the second conductivity type, the one with the layered Area forms a blocking pn junction, could be used.
Eine bevorzugte Ausführungsform der Anordnung, die mit einer Mindestanzahl von Maskierungsschritten hergestellt werden kann, ist nach der Erfindung dadurch gekennzeichnet, dass die leitende Säule und das Elektrodengebiet beide von der genannten ersten Nut und von einer zweiten Nut begrenztA preferred embodiment of the arrangement that made with a minimum number of masking steps can be, is characterized according to the invention that the conductive pillar and the electrode area are both delimited by said first groove and by a second groove
130020/0859130020/0859
PHP 79 582 . £· 16-10-1980PHP 79 582. £ 16-10-1980
werden, die sich zwischen der leitenden Säule und dem Elektrodengebiet befindet und sich an der Oberfläche bis höchstens über einen Teil der Dicke der hochdotierten Schicht erstreckt.between the conductive pillar and the electrode area and is located on the surface up to at most over part of the thickness of the highly doped Layer extends.
Die Anordnung nach der Erfindung kann auf besonders geeignete Weise nach einem Verfahren hergestellt werden, das dadurch gekennzeichnet ist, dass auf einem elektrisch praktisch isolierenden Substratgebiet nacheinander eine hochdotierte und eine niedriger dotierte HaIbleiterschicht von einem ersten Leitungstyp erzeugt werden; dass auf der niedriger dotierten Halbleiterschicht mindestens zwei Elektrodengebiete mit zugehörigen Elektroden gebildet werden, die mit dieser Halbleiterschicht gleichrichtende Uebergänge bilden; dass dann zwischen diesen Elek-The arrangement according to the invention can be produced in a particularly suitable manner by a method which is characterized in that one after the other on an electrically practically insulating substrate area a highly doped and a less doped semiconductor layer of a first conductivity type are produced; that on the lower doped semiconductor layer at least two electrode regions with associated electrodes are formed, the rectifying with this semiconductor layer Form transitions; that then between these elec-
1^ troden eine Vertiefung geätzt wird, die sich bis in die hochdotierte Schicht erstreckt; dass diese Vertiefung mit einem elektrisch leitenden Material zur Bildung einer leitenden Säule ausgefüllt wird; dass anschliessend ein ätzbeständiger Metallstreifen angeordnet wird, der eine 1 ^ troden a recess is etched, which extends into the highly doped layer; that this recess is filled with an electrically conductive material to form a conductive pillar; that then an etch-resistant metal strip is arranged, the one
2^ Elektrode mit der benachbarten leitenden Säule verbindet; dass danach unter Verwendung aller vorhandener Elektroden und leitender Säulen als Aetzmaske das Halbleitermaterial auch unter den Metallstreifen in einem ersten Aetzschritt bis höchstens über einen Teil der Dicke der hochdotierten Schicht weggeätzt wird, um Nuten zu bilden, die die Elektroden und die leitenden Säulen umgeben; dass dann die Nuten zwischen einer leitenden Säule und der benachbarten, nicht über einen Metallstreifen mit ihr verbundenen, Elektrode maskiert werden, und dass schliesslich die nicht- 2 ^ electrode connects to the adjacent conductive pillar; that then, using all existing electrodes and conductive columns as an etching mask, the semiconductor material is also etched away under the metal strips in a first etching step up to at most over part of the thickness of the highly doped layer in order to form grooves which surround the electrodes and the conductive columns; that then the grooves between a conductive pillar and the neighboring electrode, which is not connected to it via a metal strip, are masked, and that finally the non-
maskierten Nuten während eines zweiten Aetzschrittes bis in das Substratgebiet geätzt werden.masked grooves are etched into the substrate area during a second etching step.
Ein Ausfuhrungsform der Erfindung is t in derAn embodiment of the invention is t in
Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:Drawing shown and is described in more detail below. Show it:
Figure 1 bis 8 in aufeinanderfolgenden Stufen die Herstellung eines Diodensystems nach der Erfindung.Figure 1 to 8 in successive stages the Manufacture of a diode system according to the invention.
Auf einem Substrat 1, das im vorliegenden Beispiel aus halbisolierendem Galliumarsenid besteht (sieheOn a substrate 1, which in the present example consists of semi-insulating gallium arsenide (see
130020/0859130020/0859
PHP 79 582 ^ (g. 16-10-1980PHP 79 582 ^ (g. 16-10-1980
Fig. 1), wird nach, der Erfindung durch, epitaktisch.es Anwachsen, z.B. aus der Dampfphase, eine erste hochdotierte Halbleiterschicht 2 (z.B. aus GaAs vom η -Leitungstyp mitFig. 1), is, according to the invention, by, epitaxial growth, e.g. from the vapor phase, a first highly doped semiconductor layer 2 (e.g. made of GaAs of the η -conductivity type with
-j O O-j O O
einer Dotierungskonzentration von etwa 10 Atomen/cm und einer Dicke von etwa 5 /um) erzeugt, worauf eine zweite niedriger dotierte Halbleiterschicht 3 aus demselben Material (z.B. GaAs vom n-Leitungstyp mit einer Dotierungskonzentration von etwa 2.10 Atomen/cm und einer Dicke von etwa 4/um) erzeugt wird.a doping concentration of about 10 atoms / cm and a thickness of about 5 µm), followed by a second lower doped semiconductor layer 3 made of the same material (e.g. GaAs of n-conductivity type with a doping concentration of about 2.10 atoms / cm and a thickness of about 4 / µm).
Bei der Herstellung von Schottky-Dioden wird dann eine Photolackschicht h erzeugt, die auf derartige Weise belichtet wird, dass eine Anzahl in regelmässigen Abständen voneinander liegender Fenster gebildet werden, wie in Fig. 2 dargestellt ist. Anschliessend wird im Vakuum ein Metall (5)» z.B. Aluminium, aufgedampft, das in einem Elektrodengebiet einen Schottky-Kontakt mit der Halbleiterschicht 3 bildet. Nachdem der Photolack mit Hilfe eines üblichen Lösungsmittels entfernt worden ist, bleibt, wie in Fig. 3 dargestellt ist, das die Elektroden 5 bildende Metall nur an den Stellen erhalten, an denen vorher die Fenster in der Photοlackschicht gebildet waren (dieser Vorgang ist unter der englischen Bezeichnung "Lift-off" bekannt).During the production of Schottky diodes, a photoresist layer h is then produced, which is exposed in such a way that a number of windows are formed, which are regularly spaced from one another, as shown in FIG. A metal (5), for example aluminum, is then vapor-deposited in a vacuum, which forms a Schottky contact with the semiconductor layer 3 in an electrode area. After the photoresist has been removed with the aid of a conventional solvent, the metal forming the electrodes 5 remains, as shown in FIG English term "lift-off" known).
Bei der Herstellung von pn—Dioden wird gemäss verschiedenen bekannten Techniken ein pn-TJebergang gebildet, entweder dadurch, dass eine epitaktische Schicht von einem dem der bereits vorhandenen Schichten 2 und 3 entgegengesetzten Leitungstyp aufgedampft wird, oder dadurch, dass innerhalb der Halbleiterschicht 3 Elektrodengebiete von einem anderen Leitungstyp, z.B. durch Ionenimplantation oder durch Eindiffusion von Dotierungsstoffen über Fenster, erzeugt werden. Dies ist für die Erfindung weiter nicht wesentlich.In the manufacture of pn diodes according to various known techniques a pn-T junction is formed, either by having an epitaxial layer of one of the layers 2 and 3 already present opposite Conduction type is vapor-deposited, or by the fact that within the semiconductor layer 3 electrode regions of another type of conductivity, e.g. by ion implantation or by diffusion of dopants through windows, be generated. This is not further for the invention essential.
Ausgehend von der in Fig. 3 dargestellten Stufe, wird das Halbleitermaterial örtlich zwischen den unterschiedlichen Elektroden 5 mit einem geeigneten Aetzmittel derart geätzt, dass ein Hohlraum erhalten wird, der sich bis zu der Halbleiterschicht 2 und vorzugsweise bis zu etwa der MitteStarting from the stage shown in Fig. 3, the semiconductor material is locally between the different Electrodes 5 with a suitable etchant in such a way etched so that a cavity is obtained which extends up to the semiconductor layer 2 and preferably up to approximately the middle
130020/0859130020/0859
PHF 79 582 ' Τ* 16-10-1980PHF 79 582 'Τ * 16-10-1980
dieser Schicht erstreckt. Ein geeignetes Aetzmittel für ein Halbleitermaterial, wie GaAs, ist z.B. ein Gemisch von Schliefelsäure und Wasserstoffperoxid (H2SOk = 5 Volumenteile; H^1Op = 1 Volumenteil; HO = 1 Volumenteil). Dann wird dieser Hohlraum mit einem gut leitenden Material ausgefüllt, im vorliegenden Beispiel dadurch, dass eine Goldsäule 6 angewachsen wird (siehe Fig. h).this layer extends. A suitable etchant for a semiconductor material such as GaAs is, for example, a mixture of silicic acid and hydrogen peroxide (H 2 SOk = 5 parts by volume; H ^ 1 Op = 1 part by volume; HO = 1 part by volume). This cavity is then filled with a highly conductive material, in the present example by growing a gold column 6 (see FIG. H) .
Die Oberseite der Anordnung wird anschliessend mit einer Photolackschicht überzogen, die über eine Maske derart belichtet wird, dass in Teile der Oberfläche, die sich über einer Metallelektrode 5 und zugleich über einer direkt benachbarten leitenden Säule 6 befinden, Fenster geätzt werden können. Nach dem Aufdampfen einer dünnen aus z.B. einer Molybdän-Goldverbindung bestehenden Metallschicht mit einer Dicke von etwa 0,5 /um und nach Entfernung ("Lift-off") der verbleibenden Lackschicht bleiben nur die Metallstreifen 7 erhalten, wie in Fig. 5 dargestellt ist.The top of the arrangement is then coated with a photoresist layer, which is over a mask is exposed in such a way that in parts of the surface that over a metal electrode 5 and at the same time over a directly adjacent conductive pillar 6 are located, windows can be etched. After evaporation of a thin out e.g. a molybdenum-gold compound with a thickness of about 0.5 / µm and after removal (“Lift-off”) of the remaining lacquer layer, only the metal strips 7 remain, as shown in FIG. 5.
Danach wird das Halbleitermaterial aus neue vorzugsweise bis zu etwa der Mitte der Halbleiterschicht 2 geätzt, so dass die unterschiedlichen von den Metallelektroden 5 geschützten elementaren Dioden und die Goldsäulen 6 voneinander getrennt und die Streifen 7 einer Unterätzung unterworfen werden, wodurch sie Brücken bilden, wie in Fig. 6 dargestellt ist.The semiconductor material is then made from new, preferably up to approximately the middle of the semiconductor layer 2 etched so that the different from the metal electrodes 5 protected elementary diodes and the gold pillars 6 separated from each other and the strips 7 an undercut are subjected, thereby forming bridges as shown in FIG.
Anschliessend wird die Oberseite der Anordnung aufs neue mit einer Photolackschicht 8 überzogen, die nur in den Räumen zwischen den Säulen 6 und den nicht durch eine Brücke miteinander verbundenen Elektroden 5 zur Maskierung dieser Räume aufrecht erhalten wird, während die Aetzbearbeitung mit derselben Lösung an den nichtmaskierten Stellen fortgesetzt wird, wie in Fig. 7 dargestellt ist.Then the top of the arrangement covered again with a photoresist layer 8, which only in the spaces between the pillars 6 and the not through a bridge interconnected electrodes 5 for masking these spaces is maintained while the Etching with the same solution on the unmasked Digits continues, as shown in FIG. 7.
Nach Aetzung bis auf dem Halbleitersubstrat 1After etching down to the semiconductor substrate 1
und nach Entfernung der verbleibenden Lackschicht mit Hilfe eines üblichen Lösungsmittels ist die Struktur nach Fig.and after removing the remaining lacquer layer with the help of a conventional solvent, the structure according to Fig.
erhalten.obtain.
Wie bereits erwähnt wurde, kann zum Aetzen von Galliumarsenid eine Aetzflüssigkeit von Schwefelsäure und Wasserstoffperoxid verwendet werden; auch kann für diesenAs already mentioned, it is possible to etch Gallium arsenide is a caustic liquid made from sulfuric acid and Hydrogen peroxide can be used; also can for this
130020/0859130020/0859
PHF 79 582 . $· 16-10-1980PHF 79 582. $ 16-10-1980
Zweck eine verdünnte Lösung von Zitronensäure oder eines anderen Aetzmittels Anwendung finden.Purpose of using a dilute solution of citric acid or another caustic agent.
Xn Fig. 8 ist weiter schema tisch, auf übliche ¥eise die Richtung der Dioden dargestellt. Die erhaltene Anordnung bildet einen Reihenschaltung von Dioden. Während ein Metall/Halbleiter-Uebergang (Al/GaAs n) eine Diode bildet, werden diese Dioden miteinander durch die Metallbrücke 7» die Metallsäule 6 und einen Teil der n++-HalbleLterschicht verbunden, wodurch auf diese Weise die Oberseite einer Diode mit der Unterseite der anderen Diode verbunden und somit eine Reihenschaltung erhalten wird.Xn Fig. 8 is further schematically shown the direction of the diodes in the usual way. The arrangement obtained forms a series connection of diodes. While a metal / semiconductor junction (Al / GaAs n) forms a diode, these diodes are connected to one another by the metal bridge 7, the metal column 6 and part of the n ++ semiconductor layer, whereby the top of a diode is connected to the underside of the other diode connected and thus a R e ihenschaltung is obtained.
Da diese Schaltung auf einem halbisolierenden Substrat angebracht ist, dient dieses Substrat zugleich als mechanischer Träger (Alle Dioden werden auf gleiche Weise und kompakt abgestützt) und als elektrische Isolierung (die Elektronen dringen nicht in das Substrat ein, sondern fliessen durch die hochdotierte η -Halbleiterschicht). Da das Substrat verhältnismässig dick ist, dient es zugleich wenigstens teilweise als Kuhlkörper. Es istBecause this circuit is on a semi-insulating If the substrate is attached, this substrate also serves as a mechanical carrier (all diodes are on the same Wise and compactly supported) and as electrical insulation (The electrons do not penetrate the substrate, but flow through the highly doped η -semiconductor layer). Since the substrate is relatively thick, it also serves at least partially as a heat sink. It is
2^ dabei aber erforderlich, dass die Schaltung in einer Umhüllung montiert wird, die mit einer Kühlplatte, z.B. aus Kupfer, versehen ist. Derartige Kuhlplatten sind dem Fachmann genügend bekannt und werden hier daher nicht beschrieben. Da die Anordnung mit einer Anzahl von Dioden versehen ist, die beim Betrieb eine verhältnismässig grosse Menge Wärme abgeben, und die Unterseite des Substrats, die auf der Oberseite der Kühlplatte befestigt werden muss, verhältnismässig gross ist, ist es zu bevorzugten, besondere Umhüllungen zu verwenden, bei denen die Oberseite der Kühlplatte optisch poliert ist. Dabei sei bemerkt, dass die Kühlplatte auch auf andere Weise angebracht sein kann; so kann es vorteilhaft sein, weil die Wärmeableitung vor allem im oberen Teil der Anordnung stattfindet, die Kühlplatte auf der Oberseite anzubringen. Nach dieser Abwandlung darf die Kühlplatte nicht aus Kupfer oder aus einem anderen elektrisch leitenden Material, sondern z.B. wohl aus einem elektrisch-nichtleitenden, gut wärmeleitenden Material, wie Berylliumoxid, hergestellt sein. Dabei können 2 ^ but it is necessary that the circuit is mounted in an enclosure that is provided with a cooling plate, for example made of copper. Such cooling plates are sufficiently known to the person skilled in the art and are therefore not described here. Since the arrangement is provided with a number of diodes which give off a relatively large amount of heat during operation, and the underside of the substrate, which must be attached to the top of the cooling plate, is relatively large, it is preferable to use special enclosures , where the top of the cooling plate is optically polished. It should be noted that the cooling plate can also be attached in other ways; so it can be advantageous, because the heat dissipation takes place mainly in the upper part of the arrangement, to attach the cooling plate on the top. According to this modification, the cooling plate must not be made of copper or any other electrically conductive material, but rather, for example, of an electrically non-conductive, highly thermally conductive material such as beryllium oxide. Here you can
130020/0859130020/0859
PHP 79 582 Q^ 16-10-1980PHP 79 582 Q ^ 16-10-1980
die Metallstreifen 7 direkt auf der Oberfläche der Kühlplatte angebracht werden.the metal strips 7 directly on the surface of the cooling plate be attached.
Es dürfte einleuchten, dass im Rahmen der Erfindung eine Vielzahl von Abwandlungen möglich ist. So können andere Halbleitermaterialien, andere Metalle und andere Aetzmittel verwendet werden. Auch können die unterschiedlichen in die Oberseite des Halbleiterkörpers geätzten Hohlräume mit einem beliebigen dielektrischen Material ausgefüllt werden.It should be evident that a large number of modifications are possible within the scope of the invention. So can other semiconductor materials, other metals, and other caustic agents can be used. The different In the top of the semiconductor body etched cavities filled with any dielectric material will.
130020/0859130020/0859
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7927480A FR2469804A1 (en) | 1979-11-07 | 1979-11-07 | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE INCLUDING A DIODES ASSEMBLY IN SERIES AND DEVICE RESULTING THEREFROM |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3041232A1 true DE3041232A1 (en) | 1981-05-14 |
Family
ID=9231399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803041232 Withdrawn DE3041232A1 (en) | 1979-11-07 | 1980-11-03 | SEMICONDUCTOR ARRANGEMENT WITH A NUMBER OF DIODES SWITCHED IN SERIES AND METHOD FOR THE PRODUCTION THEREOF |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS5676583A (en) |
| CA (1) | CA1165009A (en) |
| DE (1) | DE3041232A1 (en) |
| FR (1) | FR2469804A1 (en) |
| GB (1) | GB2062961A (en) |
| NL (1) | NL8006019A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107940B2 (en) * | 1983-01-28 | 1995-11-15 | 三洋電機株式会社 | Shoutoki Barrier diode device |
| WO2007142603A1 (en) * | 2006-06-09 | 2007-12-13 | Agency For Science, Technology And Research | An integrated shadow mask and method of fabrication thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2001468A1 (en) * | 1970-01-14 | 1971-07-22 | Philips Nv | Process for the manufacture of semiconductor components |
| GB1300033A (en) * | 1970-02-13 | 1972-12-20 | Texas Instruments Inc | Integrated circuits |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1244759A (en) * | 1968-12-11 | 1971-09-02 | Associated Semiconductor Mft | Improvements in and relating to methods of manufacturing semiconductor devices |
| FR2335957A1 (en) * | 1975-12-17 | 1977-07-15 | Radiotechnique Compelec | Multilayer epitaxial monolithic rectifier bridge - includes Darlington pair formed on same silicon substrate |
| FR2363896A2 (en) * | 1976-09-01 | 1978-03-31 | Radiotechnique Compelec | Monolithic semiconductor integrated circuit chip - includes multi-layer structure providing full-wave rectifier and output amplifier |
| JPS5439582A (en) * | 1977-09-02 | 1979-03-27 | Nec Corp | Integrated composite diode device |
-
1979
- 1979-11-07 FR FR7927480A patent/FR2469804A1/en active Granted
-
1980
- 1980-10-30 CA CA000363613A patent/CA1165009A/en not_active Expired
- 1980-11-03 GB GB8035263A patent/GB2062961A/en not_active Withdrawn
- 1980-11-03 DE DE19803041232 patent/DE3041232A1/en not_active Withdrawn
- 1980-11-04 NL NL8006019A patent/NL8006019A/en not_active Application Discontinuation
- 1980-11-05 JP JP15477080A patent/JPS5676583A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2001468A1 (en) * | 1970-01-14 | 1971-07-22 | Philips Nv | Process for the manufacture of semiconductor components |
| GB1300033A (en) * | 1970-02-13 | 1972-12-20 | Texas Instruments Inc | Integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676583A (en) | 1981-06-24 |
| GB2062961A (en) | 1981-05-28 |
| FR2469804B1 (en) | 1983-04-29 |
| NL8006019A (en) | 1981-06-01 |
| FR2469804A1 (en) | 1981-05-22 |
| CA1165009A (en) | 1984-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3587798T2 (en) | SoI semiconductor device and method for its production. | |
| DE2217538C3 (en) | Method of making interconnections in a semiconductor device | |
| DE1514818C3 (en) | ||
| DE2212049C2 (en) | Method for manufacturing a semiconductor device and method for manufacturing a transistor | |
| DE69505348T2 (en) | High voltage MOSFET with field plate electrode and method of manufacture | |
| CH444969A (en) | Contacted circuit arrangement and method for its production | |
| DE69420944T2 (en) | SEMICONDUCTOR DEVICE AND PRODUCTION METHOD | |
| DE3043289A1 (en) | MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE | |
| DE2646404A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES WITH HIGH THERMAL CONDUCTIVITY | |
| DE2550346A1 (en) | PROCESS FOR PRODUCING AN ELECTRICALLY INSULATING AREA IN THE SEMICONDUCTOR BODY OF A SEMICONDUCTOR COMPONENT | |
| DE2510757A1 (en) | METHOD OF PRODUCING CARRIER SUBSTRATES FOR HIGHLY INTEGRATED SEMI-CONDUCTOR CIRCUIT PLATES AND SUBSTRATES PRODUCED BY THIS METHOD | |
| DE2839044A1 (en) | SEMICONDUCTOR DEVICE WITH SCHOTTKY BARRIER TRANSITION | |
| DE2556038A1 (en) | PROCESS FOR PRODUCING FIELD EFFECT TRANSISTORS FOR VERY HIGH FREQUENCIES ACCORDING TO THE TECHNOLOGY OF INTEGRATED CIRCUITS | |
| DE1946302A1 (en) | Integrated semiconductor circuit | |
| DE3711033A1 (en) | MOSFET semiconductor device | |
| DE69321966T2 (en) | Power semiconductor device | |
| DE2458410C2 (en) | Manufacturing method for a semiconductor device | |
| DE3209666A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A BUILDING METAL CONTACT THEREOF | |
| DE69223118T2 (en) | Thin film transistor panel and its manufacturing method | |
| EP0260471A1 (en) | Power semiconductor device | |
| DE69422252T2 (en) | Semiconductor arrangement with a semiconductor element configured in a mesa structure | |
| DE3041232A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH A NUMBER OF DIODES SWITCHED IN SERIES AND METHOD FOR THE PRODUCTION THEREOF | |
| DE2800363C2 (en) | Semiconductor device and method for the production thereof | |
| DE1489193C3 (en) | Method for manufacturing a semiconductor device | |
| DE68917197T2 (en) | Bipolar power semiconductor device and method for its production. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8130 | Withdrawal |