DE3035752C2 - Circuit arrangement designed as an integrated circuit for generating the signals for a level indicator - Google Patents
Circuit arrangement designed as an integrated circuit for generating the signals for a level indicatorInfo
- Publication number
- DE3035752C2 DE3035752C2 DE19803035752 DE3035752A DE3035752C2 DE 3035752 C2 DE3035752 C2 DE 3035752C2 DE 19803035752 DE19803035752 DE 19803035752 DE 3035752 A DE3035752 A DE 3035752A DE 3035752 C2 DE3035752 C2 DE 3035752C2
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- transistor
- circuit
- input
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
dadurch gekennzeichnet, daßcharacterized in that
die Transistoren (20, 21) der Eingangsstufe vom pnp-Typ sind.the transistors (20, 21) of the input stage from are pnp type.
Transistoren (22, 23) im Kollektorkreis der Transistoren (20, 21) eingeschaltet sind und die dynamische Belastung bll&cn, der erste Transistor <24) der Zwischenstufe mit seinem Kollektor mit der positiven Schiene der Speisespannungsquelle (12), der Emitter des zweiten Transistors (25) der Zwischenstufe direkt mit der negativen Speiseschiene (13) verbunden Ist und In seinem Koliektorstromkrels eine dynamische Belastung aufweist, die Emitter der Komplementärtransistoren (S, 6) miteinander verbunden und über Rückkopplungswiderstände (29, 30) an einen eingangsseitlgen Außenanschluß der Einrichtung und über einen Kondensator (28) an den Eingang der Zwischenstufe angeschlossen sind und die Basen der Komplementärtransistoren (S, 6) mit dem Kollektor des zweiten Transistors (25) der Zwischenstufe und über eine Schutzdiode (27) mit dem Eingang dieser Zwischenstufe verbunden sind.Transistors (22, 23) in the collector circuit of the transistors (20, 21) are turned on and the dynamic load bll & cn, the first transistor <24) of the intermediate stage with its collector with the positive rail of the Supply voltage source (12), the emitter of the second transistor (25) of the intermediate stage Is connected directly to the negative supply rail (13) and has a dynamic load in its Koliektorstromkrels, the emitters of the complementary transistors (S, 6) are connected to one another and via feedback resistors (29, 30) to an external connection on the input side of the device and via a capacitor (28) are connected to the input of the intermediate stage and the bases of the complementary transistors (S, 6) with the collector of the second transistor (25) the intermediate stage and via a protective diode (27) to the input of this intermediate stage are connected.
Die Erfindung betrifft eine Integrierte Schaltungsanordnung zum Erzeugen der Signale für einen Aussteuerungsanzeiger gemäß dem Oberbegriff des einzigen Patentanspruchs.The invention relates to an integrated circuit arrangement for generating the signals for a Level indicator according to the preamble of the single claim.
Die Erfindung kann bei der Herstellung von Integrierten Mlkroschaltungen sowie bei deren Verwendung In den Aufnahmepegel-Mlttelwertanzelgern der Tonband- und sonstiger radioelektronischer Geräte verwendet werden.The invention can be used in the manufacture of integrated microcircuits and in their use In the recording level medium level indicators of tape recorders and other radio electronic devices be used.
Aus dem DE-Buch: Reln/Ranfft »Integrierte Bipolarschaltungen« Ist die Schaltung des Operationsverstärkers μΑ 741 bekannt (Seite 282 und 283 und Abbildung 5.9-2). die einen Vorverstärker mit einer EingangsstufeFrom the DE book: Reln / Ranfft "Integrated Bipolar Circuits" The circuit of the operational amplifier μΑ 741 is known (pages 282 and 283 and illustration 5.9-2). which have a preamp with an input stage aus in Differenzschaltung betriebenen Transistoren mit einer durch Transistoren gebildeten dynamischen Belastung und einem Stromquellengenerator sowie eine mit zwei zu einer Darlington-Schaltung verbundenen Tran-S sistoren vom npn-Typ bestückten Zwischenschaltung enthält. Der bekannte Operationsverstärker μA 741 Ist jedoch kein Verstärker zum Erzeugen von Signalen für einen Aussteuerungsanzeiger gemäß dem Gattungsbegriff des Patentanspruchs. In der in Abbildung 5.9-2of transistors operated in differential connection with a dynamic load formed by transistors and a current source generator and one with two transistors connected to form a Darlington circuit of the npn-type interconnection contains. The well-known operational amplifier μA 741 Ist but no amplifier for generating signals for a level indicator according to the preamble of the claim. In the example shown in Figure 5.9-2 des DE-Buchs dargestellten Schaltung des Operationsverstärkers μΑ 741 sind die Kollektoren der Transistoren Γι 3 und Tu zusammen und mit dem Emitter des Transistors Ti5 verbunden. In dem Emitterkreis des Transistors 7",« 1st der Widerstand R, eingeschaltet, undof the DE-book shown circuit of the operational amplifier μΑ 741, the collectors of the transistors Γι 3 and Tu are connected together and to the emitter of the transistor Ti 5 . In the emitter circuit of the transistor 7 "," the resistor R is switched on, and
IS zwischen der Basis des Transistors T13 und dem Emitter des Transistors 7"M ist die Kollektor-Basis-Strecke des Transistors Tn eingeschaltet.IS between the base of the transistor T 13 and the emitter of the transistor 7 " M , the collector-base path of the transistor T n is switched on.
Aus der DE-OS 26 31 161 ist eine Gleichrichterschaltung für SlgnalstrOme bekannt, die im Gegentakt einemFrom DE-OS 26 31 161 a rectifier circuit for SlgnalstrOme is known, which is a push-pull ersten bzw. einem zweiten Eingangsanschluß zugeführt werfen können, wobei die Schaltung einen Ausgang enthält, dem die gleichgerichteten Signale entnommen werfen können. In der DE-OS 26 31 161 ist die Eingangsdifferenzstufe aus npn-TransIstoren mit dynafirst and a second input terminal supplied, the circuit having an output contains, from which the rectified signals are taken can throw. In DE-OS 26 31 161 the input differential stage from npn TransIstoren with dyna mischer Belastung aus pnp-Transistoren ausgeführt. Die dynamische Belastung ist dort anders eingeschaltet als beim Anmeldungsgegenstand.mixed load made of pnp transistors. the dynamic loading is switched on there differently than with the subject of the application.
Aus der GB-PS 14 80 528 ist eine Einrichtung für eine Zweiweggleichrichtung von Signalen bekannt.From GB-PS 14 80 528 a device for full-wave rectification of signals is known.
Diese Einrichtung enthält einen durch zwei Komplementärtransistoren gebildeten Vorverstärker, der auch als Gleichrichter dient. An die zusammengeschalteten Basen der Komplementärtransistoren gelangt das Eingangssignal, während deren Kollektoren über einenThis device contains a preamplifier formed by two complementary transistors, which also serves as a rectifier. This reaches the interconnected bases of the complementary transistors Input signal, while their collectors have a ersten und einen zweiten Zusatztransistor an einen Emitterfolger angeschlossen sind. Parallel zu den Eingängen der Zusatztransistoren und des Emltterfolgers sind Dloden-Wlderstandsketten geschaltet. Die Vorspannung für die Transistoren wird durch einefirst and a second additional transistor to one Emitter followers are connected. Dloden resistor chains are connected in parallel to the inputs of the additional transistors and the main successor. the Bias for the transistors is provided by a
Bei der erforderlichen linearen Abhängigkeit des Ausgangssignals von dem Eingangssignal Hegen die Empfindlichkeit und der Dynamikbereich an der unteren Grenze der für Hl-Fl-MagnettonaufnahmegeräteWith the required linear dependence of the output signal on the input signal Hegen die Sensitivity and dynamic range at the lower limit of those for HI-FI magnetic sound recorders zulässigen Werte. Dies hat die Senkung der Anzahl der hergestellten gebrauchstauglichen Erzeugnisse und die Steigerung deren Betriebskosten zur Folge, da entweder eine sorgfältige Auswahl der Einrichtungen mit vorgegebenen Parametern oder zusätzliche Arbeiten zu derenpermissible values. This has brought down the number of manufactured usable products and the increase in their operating costs result, as either a careful selection of facilities with predetermined parameters or additional work on theirs
5C- Abstimmung und Einstellung notwendig werfen.Throw 5C vote and adjustment necessary.
Der Erfindung Hegt die Aufgabe zugrunde, eine Integrierte Schaltungsanordnung zum Erzeugen der Signale für Aussteuerungsanzeiger zu entwickeln, welche es ermöglicht, durch Vervollkommnung derThe invention has the object of providing a To develop integrated circuitry for generating signals for level indicators, which makes it possible by perfecting the Funktlons-Hauptbaugruppen eine höhere Empfindlichkeit und Linearität zu gewährleisten und die Reproduzlerbarkelt der elektrischen Daten bei deren Herstellung als Integrierter Schaltkreis sowie bei deren Verwendung In Hi-Fl-Magnettonaufnahmegeräten zu verbessern.Functional main assemblies to ensure a higher sensitivity and linearity and the reproducibility of the electrical data during their production as an integrated circuit and when used in Hi-Fl magnetic sound recorders.
Die gestellte Aufgabe wirf bei einer Integrierten Schaltungsanordnung gemäß dem Oberbegriff des einzigen Patentanspruchs durch die In dessen kennzeichnendem Teil angegebenen Merkmale gelöst. Durch die beanspruchte Integrierte SchaltungsanordThe task posed by an integrated Circuit arrangement according to the preamble of the single claim by the features specified in the characterizing part. By the claimed integrated circuit arrangement nung wird es möglich, die Empfindlichkeit und die Linearität der Einrichtung zu erhöhen sowie den Dynamlkberelch zu erweitern und durch die Verbesserung der Reproduzierbarkeit der elektrischen Daten dietion it becomes possible to adjust the sensitivity and the To increase the linearity of the facility and to expand and improve the dynamic range the reproducibility of the electrical data
Herstellungsausbeute zu erhöhen.Increase manufacturing yield.
Des weiteren wird das Wesen der Erfindung an einem Beispiel deren Ausführung unter Bezugnahme auf die beiliegende Zeichnung näher erläutert, in welcher das Prinzipschaltbild der bevorzugten Ausführungsvariante der erfindungsgemäßen Einrichtung dargestellt Ist.Furthermore, the essence of the invention is illustrated with reference to an example of its implementation explained in more detail on the accompanying drawing, in which the basic circuit diagram of the preferred embodiment variant the device according to the invention is shown.
Die in der Zeichnung dargestellte Ausführungsvariante der Einrichtung Ist für den Einsatz in stereofonischen Tonbandgeräten bestimmt. Diese Einrichtung enthält zwei identisch aufgebaute Kanäle 1 und 2 sowie eine gemeinsame Vorspannungsquelle 3. Da die beiden Kanäle identisch aufgebaut sind, 1st in der Zeichnung ein detailliertes Prtnzlpschaltblld des Kanals 1 gebracht, während der Kanal 2 in Form eines Mehrpols darge- is stellt ist. In einer solchen Ausführungsvariante kommen im wesentlichen zwei erfindungsgemäße Einrichtungen zur Verwendung, wobei das Wesen der erfindungsgemäßen Einrichtung durch Erläuterung des Kanals 1 vollständig erschlossen werden kann.The variant shown in the drawing of the device is intended for use in stereophonic tape recorders. This facility contains two identically structured channels 1 and 2 as well as a common bias source 3. Since the two Channels are constructed identically, a detailed layout of channel 1 is shown in the drawing, while channel 2 is shown in the form of a multipole. In such a variant essentially two devices according to the invention are used, the essence of the Device according to the invention can be fully developed by explaining the channel 1.
Dieser Kanal enthält einen Vorverstärker 4 und ein mit Komplementärtransistoren 5 und 6 bestücktes Gleichrichterorgan, von weichen der Transiscor 5 vom npn-Typ, und der Transistor 6 vom pnp-Typ ist. Die Kollektoren dieser Transistoren sind an die Basen des ersten und des zweiten Zusatztransistors, entsprechendThis channel contains a preamplifier 4 and one equipped with complementary transistors 5 and 6 Rectifier organ, of which the Transiscor 5 is of the npn type, and the transistor 6 is of the pnp type. the Collectors of these transistors are connected to the bases of the first and the second additional transistor, respectively
7 und 8, angeschlossen. Darüber hinaus ist der Kollektor des Transistors 5 mit dem Kollektor des Transistors7 and 8, connected. In addition, is the collector of the transistor 5 to the collector of the transistor
8 verbunden. Der Kollektor des Transistors 7 Ist seinerseits an die Basis des Transistors 9 des Emltterfolgers angeschlossen, wobei der Ausgang des Emitterfolgers den Ausgang der Einrichtung bildet. Die Emitter der Transistoren 7 und 8 sind über Widerstände 10 und 11 an die Plus-Spelseschiene und die Minus-Speiseschiene, entsprechend 12 und 13 (±E) angeschlossen. Parallel an dem Eingang jedes der Transistoren 7, 8 und 9 ist eine Serienschaltung als Diode geschaltete Transistoren 14, IS und 16 sowie mit diesen in Reihe geschaltete Widerstände 17, 18 und 19 enthält. Die Transistoren 7 und 14, 8 und IS, 9 und 16 sind paarweise von gleiehern Leitfähigkeitstyp und bilden zusammen mit den Widerständen 17, 18 und 19 drei Stromspiegel.8 connected. The collector of the transistor 7 is in turn connected to the base of the transistor 9 of the emitter follower, the output of the emitter follower forming the output of the device. The emitters of the transistors 7 and 8 are connected via resistors 10 and 11 to the plus supply rail and the minus supply rail, corresponding to 12 and 13 (± E) . In parallel at the input of each of the transistors 7, 8 and 9 is a series circuit as a diode-connected transistors 14, IS and 16 as well as resistors 17, 18 and 19 connected in series with them. The transistors 7 and 14, 8 and IS, 9 and 16 are pairs of the same conductivity type and together with the resistors 17, 18 and 19 form three current mirrors.
Der Vorverstärker 4 weist eine Eingangs- und eine Zwischenstufe auf. Die Eingangsstufe ist mit in Differenzschaltung betriebenen Transistoren 20 und 21 vom pnp-Typ bestückt und mit einer durch Transistoren 22 und 23 vom npn-Typ gebildeten dynamischen Belastung ausgeführt. Die Zwischenstufe Ist mit Transistoren 24 und 25 vom npn-Typ bestückt, welche zu einer Darlington-Schaltung verbunden sind, und weist eine durch einen Transistor 26 vom pnp-Typ In dsm Kollektorstromkreis des Transistors 23 gebildete dynamische Belastung auf. Zwischen dem Ausgang und dem Eingang der Zwischenstufe Ist eine Diode 27 geschaltet, welche für den Kurzschlußschutz dient. Der durch den Zusammenschaitungspunkt der Kollektoren der Transistoren 25 und 26 gebildete Ausgang des Vorverstärkers Ist unmittelbar an die Basen der Komplementärtransistoren 5 und 6 angeschlossen. Die Emitter der Transistoren 5 und 6 sind ebenfalls zusammengeschaltct und über einen Frequenzkompensationskondensator 28 an den Eingang der Zwischenstufe (Basis des Transistors 22), und über einen mit Widerständen 29 und 30 bestückten Teller sowie die Außenanschlüsse 31 und 32 der Einrichtung an den invertierenden Eingang des Vorverstärkers 4 (Basis des Transistors 20) angeschlossen. Der nicht Invertierende Eingang des Vorverstärkers 4 (Basis des Transistors 21) dient für die Zuführung des Eingangssignals.The preamplifier 4 has an input stage and an intermediate stage. The input stage is equipped with transistors 20 and 21 of the pnp type operated in a differential circuit and designed with a dynamic load formed by transistors 22 and 23 of the npn type. The intermediate stage is equipped with transistors 24 and 25 of the npn type, which are connected to form a Darlington circuit, and has a dynamic load formed by a transistor 26 of the pnp type In dsm collector circuit of the transistor 23. A diode 27, which is used for short-circuit protection, is connected between the output and the input of the intermediate stage. The output of the preamplifier formed by the junction of the collectors of the transistors 25 and 26 is directly connected to the bases of the complementary transistors 5 and 6. The emitters of transistors 5 and 6 are also connected together and via a frequency compensation capacitor 28 to the input of the intermediate stage (base of transistor 22), and via a plate equipped with resistors 29 and 30 and the external connections 31 and 32 of the device to the inverting input of the preamplifier 4 (base of transistor 20) connected. The non-inverting input of the preamplifier 4 (base of transistor 21) is used to supply the input signal.
Der mit einem Transistor 9 bestückte Ausgangs-Emltterfolger der Einrichtung wird über einen Begrenzungswlderstand 33 und den Außenanschluß 34 der Einrichtung durch eine Belastung abgeschlossen. Die Vorspannungsquelle 3 dient zur Sicherung des Gleichstromverstärkerbetriebs der Transistoren der Eingangsund der Zwischenstufe über einen als Diode geschalteten Transistor 35 sowie über mit Transistoren 26 und 36 bestückte Referenzspannungsquellen. In der Zeichnung ist ein Ausführungsbeispiel einer mit Transistoren 37, 38, 39, 40 sowie einem Widerstand 41 bestückten Vorspannungsquelle 3 dargestellt. Die bauliche Gestaltung einer solchen Vorspannungsquelle ist allgemein bekannt.The output master follower equipped with a transistor 9 the facility is about a boundary forest 33 and the external connection 34 of the device completed by a load. the Bias voltage source 3 is used to ensure the DC amplifier operation of the transistors of the input and output the intermediate stage via a transistor 35 connected as a diode and via transistors 26 and 36 equipped reference voltage sources. In the drawing, one embodiment is one with transistors 37, 38, 39, 40 and a resistor 41 equipped bias voltage source 3 is shown. The structural design such a bias source is well known.
Die Wirkungsweise der Einrichtung besteht in folgendem. Jedes Wechselstromsignal, das an den invertierenden Eingang des Vorverstärkers 4 zugeführt wird, wird aufeinanderfolgend durch die Eingangs- und die Zwischenstufe des letzteren verstärkt Die von dem Ausgang der Zwischenstufe abgesoffene Spannung erregt die normalerweise gesperrten Transistoren 5 und 6, welche einerseits die für die Herabminderung der Einwirkung des mit Widerständen 29 und 30 bestückten Teilers in dem Rückkopplungskreis auf den Verstärkungsfaktor des Vorverstärkers 4 erforderliche Leistungsverstärkung des an deren Basen zugeführten Bipolarsignals sichert. Andererseits bewirken die Transistoren 5 und 6 die Teilung des verstärkten Eingangssignals in zwei unipolare - entsprechend der Plus- und Minus-Halbwelle des Eingangssignals - Signale, welche des weiteren zur Erzeugung eines unipolaren Zweiweg-Ausgangssignals für die Aussteuerungsanzeiger der Stereofonischen und sonstigen Magnettonaufnahmegeräte verwendet werden.The operation of the device consists in the following. Any AC signal sent to the inverting Input of the preamplifier 4 is supplied, is successively through the input and the Intermediate stage of the latter amplifies the voltage dropped by the output of the intermediate stage energizes the normally blocked transistors 5 and 6, which on the one hand are responsible for reducing the Influence of the divider equipped with resistors 29 and 30 in the feedback circuit on the gain factor of the preamplifier 4 required power amplification of the supplied to their bases Bipolar signal secures. On the other hand, the transistors 5 and 6 cause the amplified input signal to be divided into two unipolar ones - corresponding to the plus and Minus half-wave of the input signal - signals which are further used to generate a unipolar two-way output signal for the level indicators of the stereophonic and other magnetic sound recorders be used.
Die Anwesenheit der PJus-Halbwellen des Signals an dem Eingang der Einrichtung hat die Erzeugung von Stromimpulsen in dem Kollektorstromkreis des Transistors 5 zur Folge, durch welche der durch die Transistoren 14 und 7 sowie durch die Widerstände 10 und 12 gebildete Stromspiegel erregt wird. Durch den Koliektorstrom des Transistors 7 wird die Leitfähigkeit des Transistors 9 des Emitterfolgers gesteuert, welcher zur Formierung der Ausgangsspannung dient, die die Form der Plus-Halbwellen des Eingangssignals wiederholt. Durch die an den Eingang der Einrichtung zugeführten Minus-Halbwellen des Signals wird das Öffnen des Transistors 6 bewirkt, dessen Kollektorstromimpulse die Leitfähigkeit der Transistoren 15 und 8 steuern, weiche den zweiten Stromspiegel bilden. Durch den Kollektorstrom des Transistors 8 werden die Transistoren 14 und 7 des ersten Stromspiegels und der mit, dem Ausgang des letzteren verbundene Emitterfolger (mit i.eitt Transistor 9) erregt, so daß es auf solche Weise zur Erzeugung des Ausgangssignals und während der Wirkung der Minus-HalbweÜan - des Eingangssignals kommt.The presence of the PJus half-waves of the signal indicate the input of the device has the generation of current pulses in the collector circuit of the transistor 5 result, through which the through the transistors 14 and 7 and through the resistors 10 and 12 formed current mirror is excited. Due to the Koliektorstrom of the transistor 7, the conductivity of the transistor 9 of the emitter follower controlled, which is used to form the output voltage that the Repeated shape of the plus half-waves of the input signal. Through the fed to the entrance of the facility Minus half-waves of the signal causes the transistor 6 to open, its collector current pulses control the conductivity of transistors 15 and 8, which form the second current mirror. By the collector current of transistor 8 are transistors 14 and 7 of the first current mirror and the one with, the output of the latter connected emitter follower (with i.eitt transistor 9) excited so that it is on such Way to generate the output signal and during the effect of the minus half-wave - des Input signal comes.
Die erfindungsgemäße Einrichtung gewährleistet also die Formierung einer gleichgerichteten Spannung an deren Ausgang, weiche positiv bezüglich der gemeinsamen Schiene der Spelsestromquelien Is!, Als Integrierter Schaltkreis ausgeführt, weist sie eine gute Reproduzierbarkelt der elektrischen Daten bei deren Fertigung auf.The device according to the invention thus ensures the formation of a rectified voltage whose output, soft positive with respect to the common rail of the Spelsestromquelien Is !, as an integrated Executed circuit, it has a good reproducibility the electrical data during their production.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803035752 DE3035752C2 (en) | 1980-09-22 | 1980-09-22 | Circuit arrangement designed as an integrated circuit for generating the signals for a level indicator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803035752 DE3035752C2 (en) | 1980-09-22 | 1980-09-22 | Circuit arrangement designed as an integrated circuit for generating the signals for a level indicator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3035752A1 DE3035752A1 (en) | 1982-05-06 |
| DE3035752C2 true DE3035752C2 (en) | 1986-03-20 |
Family
ID=6112582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803035752 Expired DE3035752C2 (en) | 1980-09-22 | 1980-09-22 | Circuit arrangement designed as an integrated circuit for generating the signals for a level indicator |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3035752C2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7308321A (en) * | 1973-06-15 | 1974-12-17 | ||
| JPS5424630B2 (en) * | 1973-08-10 | 1979-08-22 | ||
| JPS5323539Y2 (en) * | 1973-11-30 | 1978-06-17 | ||
| NL7508771A (en) * | 1975-07-23 | 1977-01-25 | Philips Nv | RECTIFYING. |
-
1980
- 1980-09-22 DE DE19803035752 patent/DE3035752C2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3035752A1 (en) | 1982-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69206196T2 (en) | Logarithmic amplifier and detector. | |
| DE1901804C3 (en) | Stabilized differential amplifier | |
| DE2718491C2 (en) | Circuit arrangement for amplifying the signals of an electromagnetic converter and for generating a bias voltage for the converter | |
| DE3238302C2 (en) | Signal rectifier circuit | |
| DE3108617C2 (en) | ||
| DE3431732C2 (en) | Multi-level signal strength detector circuit | |
| DE4212666C2 (en) | Controllable amplifier for linear amplification of a broadband signal using an external control voltage | |
| DE69225589T2 (en) | Preamplifier | |
| DE2905659C3 (en) | Push-pull amplifier circuit | |
| DE2910518A1 (en) | SIGNAL STRENGTH DETECTOR CIRCUIT | |
| DE3853425T2 (en) | VOLTAGE CONTROL DEVICE. | |
| DE3522416A1 (en) | Controllable broadband amplifier circuit | |
| DE3212451C2 (en) | Circuit arrangement for generating an output signal related to a level of an input signal | |
| DE2906492A1 (en) | SIGNAL PROCESSING CIRCUIT | |
| DE3034940C2 (en) | ||
| DE3035752C2 (en) | Circuit arrangement designed as an integrated circuit for generating the signals for a level indicator | |
| DE2324426B2 (en) | AMPLIFIER FOR TELEPHONE SYSTEMS | |
| DE68916019T2 (en) | AMPLIFIER ARRANGEMENT AND USE IN A TRANSMISSION LINE CIRCUIT. | |
| DE69024914T2 (en) | Amplification circuit with improved linearity | |
| DE3034939A1 (en) | SIGNAL CONVERTER CIRCUIT | |
| DE3243706C1 (en) | ECL-TTL signal level converter | |
| DE2833281A1 (en) | DC VOLTAGE DETECTOR | |
| DE4427974C1 (en) | Bipolar cascadable circuit arrangement for signal limitation and field strength detection | |
| DE2946548C2 (en) | Bistable circuit with hysteresis behavior, especially for resolvers | |
| AT369908B (en) | CIRCUIT ASSEMBLED AS AN INTEGRATED CIRCUIT FOR GENERATING THE SIGNALS FOR A CONTROL INDICATOR |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |