DE3007500A1 - METHOD FOR PASSIVATING AN INTEGRATED CIRCUIT - Google Patents
METHOD FOR PASSIVATING AN INTEGRATED CIRCUITInfo
- Publication number
- DE3007500A1 DE3007500A1 DE19803007500 DE3007500A DE3007500A1 DE 3007500 A1 DE3007500 A1 DE 3007500A1 DE 19803007500 DE19803007500 DE 19803007500 DE 3007500 A DE3007500 A DE 3007500A DE 3007500 A1 DE3007500 A1 DE 3007500A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- integrated circuit
- phosphorus
- phosphosilicate glass
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Description
Die Erfindung betrifft ein Verfahren zum Passivieren eines ein halbleitendes Substrat mit darin gebildeten Aktivzonen und Feldzonen enthaltenden integrierten Schaltkreises, bei dem das Substrat mit einer Isolierschicht bedeckt wird, in dieser Kontaktöffnungen gebildet werden und auf die Isolierschicht eine Phosphorsilikatglasschicht (im folgenden auch kurz "PSG-Schicht" genannt) aufgebracht wird, bei dem ferner sich über Aktivzonen des integrierten Schaltkreises erstreckende Teile der PSG-Schicht entfernt werden sowie die PSG-Schicht auf eine zum Runden ihrer Kanten bzw. Ränder ausreichende Temperatur erhitzt und auf die Oberfläche der PSG-Schicht eine sich als elektrischer Kontakt der unten liegenden halbleitenden Aktivzonen durch die öffnungen erstreckende Metallschicht aufgebracht wird. Insbesondere betrifft die Erfindung eine Passivier-Verbindung für ein eine Phosphorsilikatglasschicht enthaltendes Halbleiterbauelement und ein Verfahren zum Herstellen der Verbindung.The invention relates to a method for passivating a semiconducting substrate with active zones formed therein and integrated circuit containing field zones, in which the substrate is covered with an insulating layer, in which contact openings are formed and on the insulating layer is a phosphosilicate glass layer (hereinafter also referred to as "PSG layer" for short) in which further parts of the PSG layer extending over active zones of the integrated circuit are removed and the PSG layer are heated to a temperature sufficient to round their edges and on the surface of the PSG layer, an electrical contact between the semiconducting active zones below is applied through the openings extending metal layer. In particular, the invention relates to a Passivation compound for a phosphosilicate glass layer containing semiconductor device and a method for making the connection.
Es ist seit mehreren Jahren bekannt, beim Herstellen von Halbleiterbauelementen sowohl vor als auch nach dem Bilden von Kontaktöffnungen zu unten liegenden dotierten Halbleiterzonen eine PSG-Schicht auf die Oberfläche eines Halbleitersubstrats aufzuschmelzen. Solche dotierten, nachgeformten Glasschichten können wegen der jeweiligen Verfahren zu ihrem Herstellen als "Nachschmelzschichten" oder ttNachschmelzgläser" ("reflow layers1* oder "reflow glasses".}, bezeichnet werden. Bisherige Nachschmelzgläser waren mit etwa 7 bis 10 Gew.-% Phosphor dotiert und werden im allgemeinen durch chemisches Aufdampfen auf die jeweilige Oberfläche niedergeschlagen und durch Schmelzen auf der Oberfläche des Substrats verteilt, indem das Substrat in einen auf etwa 1050 bis 10750CIt has been known for several years to melt a PSG layer onto the surface of a semiconductor substrate when producing semiconductor components both before and after the formation of contact openings to the doped semiconductor zones lying below. Such doped, post-formed glass layers due to the respective method for its manufacture as "Nachschmelzschichten" or tt Nachschmelzgläser "(" reflow layers 1 * or "reflow glasses".}, Are referred to. Previous Nachschmelzgläser were about 7 to 10 wt .-% Phosphorus is doped and is generally deposited on the respective surface by chemical vapor deposition and distributed on the surface of the substrate by melting, in that the substrate is heated to about 1050 to 1075 0 C
030038/0693030038/0693
erhitzten Ofen mit in dessen Atmosphäre eingegebenen Phosphoroxychlorid (POCl^) gesetzt wird. Beim Schmelzen fließt das Glas und sickert in Poren und sonstige Hohlräume des Substrats, so daß dessen Oberflächenkontur geglättet wird und scharfkantige Oberflächentopologien gerundet werden.heated furnace with phosphorus oxychloride (POCl ^) entered into its atmosphere. When melting the glass flows and seeps into pores and other cavities of the substrate, so that its surface contour is smoothed and sharp-edged surface topologies are rounded.
Als Folge der Einwirkung des POCl,, wird die äußere Glasschicht im allgemeinen relativ hoch phosphorhaltig. Bisher wurde die viel Phosphor enthaltende Außenschicht im allgemeinen durch Ätzen oder durch Einsetzen des Substrats in kochendes Wasser entfernt.As a result of the action of the POCl ,, the outer glass layer becomes generally relatively high in phosphorus. So far, the high phosphorus-containing outer layer has been used in the generally removed by etching or by immersing the substrate in boiling water.
Nach dem Aufschmelzen des Glases wird im allgemeinen eine Photolackschicht auf die Glasoberfläche aufgebracht und anschließend begrenzt. In dem Glas werden dann durch Ätzen Kontaktöffnungen gebildet. Dabei entstehen am oberen Rand der Öffnungen scharfe Kanten, zu deren Beseitigung das Glas zum zweiten Mal derart zum Fließen gebracht bzw. "nachgeschmolzen" wird, daß die scharfen Kanten geglättet und die steilen Ränder gerundet werden. Dadurch wird erreicht, daß irgendeine auf die Oberfläche des Substrats aufgebrachte Metallschicht auf gerundeten Konturen und nicht auf scharfen Kanten aufliegt. Das Nachschmelzen erfolgt regelmäßig in einer nicht oxidierenden Atmosphäre, z.B. in Stickstoff, während einer Zeitdauer von etwa 1 bis 10 Minuten bei einer Temperatur zwischen etwa 1050 und 11000C. Das Nachschmelzen von PSGrSchichten mit niedrigerem Phosphorgehalt erfordert höhere Temperaturen und/oder längere Zeit.After the glass has melted, a photoresist layer is generally applied to the glass surface and then delimited. Contact openings are then formed in the glass by etching. This creates sharp edges on the upper edge of the openings, to remove them the glass is made to flow or "melted down" a second time in such a way that the sharp edges are smoothed and the steep edges rounded. This ensures that any metal layer applied to the surface of the substrate rests on rounded contours and not on sharp edges. The remelting is performed regularly in a non-oxidizing atmosphere, for example in nitrogen, over a period of about 1 to 10 minutes at a temperature between about 1050 and 1100 0 C. The remelting of PSGrSchichten with lower phosphorus content requires higher temperatures and / or longer time.
Bestimmte Arten der die Langzeit-Zuverlässigkeit von mit Aluminium metallisierten, integrierten Schaltkreisen beeinträchtigenden Aluminium-Korrosion gehen vermutlichCertain types of detrimental to the long-term reliability of integrated circuits metallized with aluminum Aluminum corrosion will probably go
0*0036/06930 * 0036/0693
von in kondensiertem Wasserdampf gelöstem Phosphoroxid aus. Es ist daher wünschenswert, die Phosphor-Dotierstoff-Konzentration in den PSG-Schichten auf Werte unter 7 Gew.-% herabzusetzen. Jede Verminderung der Phosphor-Do tier stoff -Konzentration auf unter 7% hatte bisher jedoch ungünstige Rückwirkungen auf die topologisch^ Kontur, da die PSG-Schicht (Film) dann nicht mehr den Erfordernissen entsprechend fließt.of phosphorus oxide dissolved in condensed water vapor. It is therefore desirable to reduce the phosphorus dopant concentration in the PSG layers to values below 7% by weight. Any reduction in the phosphorus dopant concentration to below 7% , however, has so far had unfavorable repercussions on the topological contour, since the PSG layer (film) then no longer flows as required.
Es ist zwar bekannt, daß PSG-Schichten oder -Filme in Gegenwart von Wasserdampf leichtflüssiger werden, es war jedoch nicht zulässig, Dampf als Hilfsmittel beim Nachschmelzen der PSG-Schicht zu benutzen, da die Kontaktflächen während des Nachschmelzens freigelegt sind und der Dampf das in den Kontaktöffnungen freigelegte Silizium-Substrat erneut stark oxidieren würde. Außerdem würde das dotierte Glas durchdringender bzw. die Siliziumdioxid·/ Silizium-Grenzschicht im Bereich eines MOS-Kanals oder in einer Feld-Zone erreichender Wasserdampf Grenzflächenzustände hervorrufen, die nur schwer zu beheben bzw. aus dem Bauelement auszuglühen sind.It is known that PSG layers or films become more fluid in the presence of water vapor, it was However, it is not permitted to use steam as an aid when remelting the PSG layer, as the contact surfaces are exposed during the remelting and the vapor the exposed silicon substrate in the contact openings would oxidize strongly again. In addition, the doped glass would penetrate more or the silicon dioxide / Silicon boundary layer in the area of a MOS channel or in A field zone reaching water vapor cause boundary surface conditions that are difficult to remedy or from the component are to be annealed.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren eingangs genannter Art zu schaffen, mit dem es möglich ist, PSG-Schichten mit einem Phosphorgehalt von weniger als 7 Gew.% zu schaffen. Zudem liegt der Erfindung die Aufgabe zugrunde, bei Verwendung von PSG-Schichten mit mehr als 7 Gew.-% Phosphor das Aufschmelzen bzw. Nachschmelzen bei niedrigeren Temperaturen ausführen zu können. Die erfindungsgemäße Lösung besteht zum Erreichen beider Ziele darin, daß vor der PSG-Schicht zunächst eine undurchlässige Schicht auf die Isolierschicht aufgebracht wird, daß das Erhitzen zum Zwecke des Aufschmelzens in Gegenwart von Dampf erfolgt und daß die auf Aktivzonen desThe invention has the object to provide a method of the initially mentioned type, with which it is possible to provide PSG layer having a phosphorus content of less than 7 wt.%. In addition, the invention is based on the object of being able to carry out the melting or remelting at lower temperatures when using PSG layers with more than 7% by weight of phosphorus. The solution according to the invention is to achieve both goals in that an impermeable layer is first applied to the insulating layer in front of the PSG layer, that the heating for the purpose of melting takes place in the presence of steam and that the active zones of the
010038/0693010038/0693
integrierten Schaltkreises liegenden Teile der undurchlässigen Schicht nach dem Erhitzen entfernt werden. Insbesondere wird erfindungsgemäß vor dem Niederschlagen der PSG-Schicht eine als Dampfsperre wirkende Schicht, z.B. eine Siliziumnitrid-Schicht, auf die Oberfläche des Halbleitersubstrats aufgebracht.Integrated circuit parts of the impermeable layer are removed after heating. In particular is according to the invention before deposition a layer acting as a vapor barrier, e.g. a silicon nitride layer, on the surface of the PSG layer Semiconductor substrate applied.
Durch die Erfindung wird erreicht, daß die undurchlässige Schicht - d.h. die als Dampfsperre wirkende Schicht, z.B. aus Siliziumnitrid - eine Oxidation der darunterliegenden Halbleiterbereiche verhindert. Es kann daher eine PSG-Schicht mit einem Phosphorgehalt von weniger als 7 Gew.-% auf die Oberfläche der undurchlässigen Schicht, insbesondere Siliziumnitridschicht, aufgebracht und dann unter Mitwirkung von Dampf zum Schmelzen gebracht werden, ohne daß der Wasserdampf zur Silizium/Siliziumdioxid-Grenzschicht vordringen kann. Durch die Erfindung wird es also möglich, Wasserdampf zum Aufschmelzen der PSG-Schicht zu verwenden und das Aufschmelzen dadurch erheblich zu vereinfachen, ohne das Bilden von ungünstigen Oberflächenzuständen and ein Oxidieren der freigelegten Siliziumbereiche in Kauf nehmen zu müssen. Durch die Erfindung wird es in überraschend einfacher Weise sowohl möglich, PSG-Schichten mit weniger als 7 Gew.-% Phosphor an<ZH2ffiend~en_, als aiieh PSG-Schichten mit mehr als 7 Gew.-$ Phosphor - dann aber bei niedrigeren Temperaturen - auf die jeweilige Oberfläche aufzuschmelzen.The invention achieves that the impermeable layer - i.e. the layer acting as a vapor barrier, e.g. made of silicon nitride - prevents oxidation of the semiconductor areas underneath. It can therefore have a PSG layer with a phosphorus content of less than 7% by weight applied to the surface of the impermeable layer, in particular silicon nitride layer, and then with the assistance melted by steam without the water vapor reaching the silicon / silicon dioxide boundary layer can advance. The invention therefore makes it possible to use water vapor to melt the PSG layer and thereby considerably simplifying the melting process without the formation of unfavorable surface conditions having to accept oxidation of the exposed silicon areas. The invention makes it surprising In a simple way, PSG layers with less than 7% by weight of phosphorus can be used as well as PSG layers with more than 7 wt .- $ phosphorus - but then at lower temperatures - on the respective surface to melt.
Zu den aufgezählten Vorteilen kommt bei erfindungsgemäßer Verwendung einer undurchlässigen Schicht unterhalb der PSG-Schicht unerwartet der weitere Vorteil hinzu, daß durch die Mitwirkung der undurchlässigen Schicht mögliche durch Fehler der PSG-Schichten begründete Kurzschlüsse zwischen Aluminiummetallisierung und dem unten liegendenIn addition to the advantages listed, there are those according to the invention Using an impermeable layer underneath the PSG layer unexpectedly adds the further advantage that Possible short circuits caused by defects in the PSG layers due to the cooperation of the impermeable layer between aluminum metallization and the one below
OtQO U/069 3OtQO U / 069 3
Substrat ausgeschlossen werden. Beispielsweise schließt ein unter der PSG-Schicht liegender Siliziumnitrid-Film das Entstehen solcher Kurzschlüsse aus.Substrate to be excluded. For example, a silicon nitride film underlying the PSG layer closes the emergence of such short circuits.
Durch die Erfindung ergibt sich aber noch ein weiterer Vorteil, der darin besteht, daß bei Verwendung von Dampf beim Aufschmelzen der PSG-Schicht deren äußere Schicht durch den Dampf ausgelaugt wird, so daß der Phosphorgehalt herabgesetzt und die vorstehend genannten Probleme im Zusammenhang mit der Korrosion der Kontaktmetalle entsprechend vermindert werden.The invention, however, results in a further advantage, which is that when using steam When the PSG layer is melted, its outer layer is leached out by the steam, so that the phosphorus content and the above-mentioned problems in connection with the corrosion of the contact metals accordingly be reduced.
Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:Further details of the invention are explained on the basis of the schematic representation of exemplary embodiments. Show it:
Fig. 1 einen Querschnitt durch einen integrierten Schaltkreis ; und 1 shows a cross section through an integrated circuit; and
Fig. 2 bis 5 Querschnitte durch den Schaltkreis gemäß Fig. in verschiedenen aufeinanderfolgenden Herstellurigsstufen. 2 to 5 cross-sections through the circuit according to FIG. In different successive manufacturing stages.
In Fig. 1 wird ein Teil eines integrierten Schaltkreises 10 dargestellt. Dazu gehört ein erfindungsgemäß hergestellter Metall-Oxid-Halbleiter-Feldeffekttransistor 12 mit isoliertem Gate (MOS-IGFET). Der IGFET 12 wird in einem vorzugsweise aus N~-Silizium bestehenden Halbleiterkörper 14 hergestellt, in dem je eine sich bis zur Hauptfläche 20 des Körpers 14 erstreckende P+-leitende Source-Zone 16 und eine P+-Ieitende Drain-Zone 18 gebildet werden. Ein auf die Hauptfläche 20 aufzubringender Kanalisolator 20 erstreckt sich zwischen Source- und Drain-Zone 16, Da der Kanalisolator 22 vorzugsweise aus SiliziumdioxidIn Fig. 1, part of an integrated circuit 10 is shown. This includes a metal-oxide-semiconductor field effect transistor 12 with an insulated gate (MOS-IGFET) produced according to the invention. The IGFET 12 is formed in a preferably from N ~ -silicon existing semiconductor body 14, are formed in the one each up to the main surface 20 of the body 14 extending P + -type source region 16 and a P + -Ieitende drain region 18 . A channel insulator 20 to be applied to the main surface 20 extends between the source and drain zone 16, since the channel insulator 22 is preferably made of silicon dioxide
010038/0 693010038/0 693
besteht, wird er im folgenden auch als Kanaloxid 22 bezeichnet. Es können aber auch andere Materialien als Siliziumdioxid für den Kanalisolator benutzt werden; beispielsweise eignen sich auch Verbund-Isolatoren, die etwa aus Siliziumnitrid und Siliziumdioxid bestehen können. Das Kanaloxid 22 befindet sich oberhalb der Kanalzone und erstreckt sich von der Source- bis zur Drain-Zone 16, 18. Weitere Oxidzonen 26 liegen in der "Feldzone" des Bauelements 12 auf der Hauptfläche 20.exists, it is also referred to below as channel oxide 22. However, materials other than silicon dioxide can also be used for the channel insulator; for example Composite insulators, which can consist of silicon nitride and silicon dioxide, for example, are also suitable. The channel oxide 22 is located above the channel zone and extends from the source to the drain zone 16, 18. Further oxide zones 26 are located in the “field zone” of the component 12 on the main surface 20.
Mit dem Begriff "Feldzone" wird im vorliegenden Zusammenhang der außerhalb des Bereichs eines IGFETs 12 vorgesehene Bereich des integrierten Schaltkreises 10 bezeichnet, während der Begriff "Aktivzone" den für einen Igfet 12 vorgesehenen Bereich des integrierten Schaltkreises·10 definiert. Die Aktivzone umfaßt dabei auch die Kontaktzonen von Nicht-MOS-Bauelementen des integrierten Schaltkreises.In the present context, the term “field zone” refers to the area provided outside the area of an IGFET 12 of the integrated circuit 10, while the term "active zone" is intended for an Igfet 12 Integrated circuit area · 10 defined. The active zone also includes the contact zones of non-MOS components of the integrated circuit.
Auf dem Kanaloxid 22 befindet sich ein Metall-Gate 28, das vorzugsweise aus Aluminium besteht; es kann jedoch auch aus anderen Metallen bestehen oder aus Metall-Systemen, z.B. als "Dreifach-Metall" aus Titan, Platin und Gold, zusammengesetzt sein. Auf dem Feldoxid 26 liegt eine aus einer Siliziumnitrid-Schicht 30 mit darauf aufgebrachter Phosphörsilikatglas-Schicht (PSG-Schicht) 32 bestehende Verbundschicht.A metal gate 28, which preferably consists of aluminum, is located on the channel oxide 22; however, it can also consist of other metals or metal systems, e.g. as "triple metal" made of titanium, platinum and gold, be composed. A silicon nitride layer 30 with a layer applied thereon lies on the field oxide 26 Phosphorus silicate glass layer (PSG layer) 32 existing Composite layer.
Auf der PSG-Schicht 32 liegen vorzugsweise aus Aluminium bestehende metallische Querverbindungen 34. Die PSG-Schicht 32 besitzt im Verhältnis zu den scharfen Kanten 38 der unten liegenden Siliziumnitrid-Schicht 30 relativ glatt gerundete Kanten 36. Die metallischen Querverbindungen werden somit auf die sanft bzw. fließend konturierteMetallic cross-connections 34, which are preferably made of aluminum, lie on the PSG layer 32. The PSG layer 32 is relatively smooth in relation to the sharp edges 38 of the silicon nitride layer 30 lying below rounded edges 36. The metallic cross connections are thus on the gently or flowing contoured
030038/0693030038/0693
Topologie der PSG-Schicht 32 und nicht auf die kantigen Stufen der Siliziumnitrid-Schicht 30 aufgebracht. Abschließend wird die Oberfläche des integrierten Schaltkreises 10 von einer beispielsweise etwa 600 Nanometer dicken, Kontaktfeldöffnungen 42 aufweisenden Schutzoxid-Schicht 40 abgedeckt.Topology of the PSG layer 32 and not applied to the angular steps of the silicon nitride layer 30. Finally the surface area of the integrated circuit 10 is, for example, about 600 nanometers thick protective oxide layer 40 having contact field openings 42.
Anhand der Fig. 2 bis 5 wird ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens beschrieben. Der Einfachheit halber zeigen die Querschnitte in den Fig. 2 bis 5 nur die Konfiguration in der Zeichnungsebene.A preferred exemplary embodiment of the method according to the invention is described with reference to FIGS. For the sake of simplicity, the cross-sections in FIGS. 2 to 5 only show the configuration in the plane of the drawing.
Bei dem bevorzugten Ausfuhrungsbeispiel des erfindungsgemäßen Verfahrens wird von einem Halbleiterkörper 14 mit N~-leitendem (100)-Silizium ausgegangen. In dem Halbleiterkörper 14 werden eine P+-leitende Source-Zone 16 und eine P+-leitende Drain-Zone 18 nach irgendeinem in der Halbleitertechnik bekannten Verfahren hergestellt. Beispielsweise kann auf der Hauptfläche 20 des Halbleiterkörpers 14 eine Oxidschicht thermisch aufgewachsen und dann mit einer Fotolackschicht bedeckt werden. Der Fotolack kann dann begrenzt und entwickelt sowie als Ätzmaske zum Abtragen freiliegender Bereiche der Oxidschicht von der Hauptfläche 20 benutzt werden. Die verbleibenden Teile der Oxidschicht können dann in üblicher Weise als Diffusionsmaske benutzt werden. Im weiteren Verlauf des Verfahrens kann die Oxidschicht wieder abgestreift und durch eine neue, thermisch auf der Hauptfläche 20 aufzuwachsende Oxidschicht 26 ersetzt werden, so daß sich die Struktur nach Fig. 2 ergibt.In the preferred exemplary embodiment of the method according to the invention, a semiconductor body 14 with N ~ -conducting (100) silicon is assumed. A P + -type source zone 16 and a P + -type drain zone 18 are produced in the semiconductor body 14 by any method known in semiconductor technology. For example, an oxide layer can be grown thermally on the main surface 20 of the semiconductor body 14 and then covered with a photoresist layer. The photoresist can then be limited and developed and used as an etching mask for removing exposed areas of the oxide layer from the main surface 20. The remaining parts of the oxide layer can then be used in the usual way as a diffusion mask. In the further course of the process, the oxide layer can be stripped off again and replaced by a new oxide layer 26 to be grown thermally on the main surface 20, so that the structure according to FIG. 2 results.
Gemäß Fig. 3 werden nun oberhalb der Source- und Drain-Zonen 16, 18 Kontaktöffnungen 21 bzw. 23 begrenzt und gebildet. Durch das Herstellen der Kontaktöffnungen 21,According to FIG. 3, contact openings 21 and 23, respectively, are now delimited above the source and drain zones 16, 18 educated. By making the contact openings 21,
0SQ038/06930SQ038 / 0693
- ίο -- ίο -
23 wird der zwischen Source- und Drain-Zone 16, 18 liegende Teil der Oxid-Schicht 26 von ihrem übrigen Bereich getrennt. Im folgenden wird daher der zwischen Source- und Drain-Zone 16, 18 liegende Teil der Oxid-Schicht 26 als Kanal-Oxid- 22 "bezeichnet, während auf die restlichen Teile der Oxid-Schicht 26 mit uFeldoxid" Bezug genommen wird.23, the part of the oxide layer 26 lying between the source and drain zones 16, 18 is separated from its remaining area. In the following, therefore, the part of the oxide layer 26 lying between the source and drain zones 16, 18 is referred to as channel oxide 22 ″, while the remaining parts of the oxide layer 26 are referred to as field oxide ″.
Als nächstes wird eine Siliziumnitrid-Schicht 30 (SiJN. ) auf der Oberfläche der zum Teil fertiggestellten Struktur 10 niedergeschlagen. Die Siliziumnitrid-Schicht 30 kann auf irgendeine gewünschte Weise, z.B. durch Reaktion von Silan mit Ammoniak bei etwa 8000C, abgeschieden werden. Die Reaktion wird solange fortgesetzt, bis die Siliziumnitrid-Schicht 30 auf eine Dicke von etwa 60 Nanometer (nm) angewachsen ist. Die Siliziumnitrid-Schicht 30 stellt eine undurchlässige Sperre auf der Oberfläche des integrierten Schaltkreises 10 dar und verhindert aus solche eine Oxidation der beim Bilden der Kontaktöffnungen 21, freigelegten Source- und Drain-Zonen 16, 18.Next, a silicon nitride layer 30 (SiJN.) Is deposited on the surface of the partially completed structure 10. The silicon nitride layer 30 can be deposited in any desired manner, for example by reacting silane with ammonia at about 800 ° C. The reaction is continued until the silicon nitride layer 30 to a D icke of about 60 nanometers (nm) is grown. The silicon nitride layer 30 represents an impermeable barrier on the surface of the integrated circuit 10 and prevents oxidation of the source and drain zones 16, 18 exposed during the formation of the contact openings 21.
Wie gezeigt wird, werden die über Feldzonen des integrierten Schaltkreises 10 liegenden Teile der Siliziumnitrid-Schicht 30 nicht entfernt, um zu erreichen, daß der integrierte Schaltkreis 10 auf seiner Oberfläche einen luftdichten Abschluß erhält. Durch das Verfahren wird auf diese Weise ein langfristig verläßlich arbeitender integrierter Schaltkreis geschaffen. Die auf Aktivzonen des integrierten Schaltkreises 10 liegenden Teile der Siliziumnitrid-Schicht 30 werden dagegen im Verlauf des Verfahrens abgetragen, damit der Kanalisolator 22 schließlich nur aus einer einzigen Schicht aus Siliziumdioxid besteht. Wenn nicht ein Speicher, z.B. ein Metall-Nitrid-As shown, the portions of the silicon nitride layer overlying field zones of the integrated circuit 10 become 30 is not removed in order to make the integrated circuit 10 an airtight on its surface Graduated. In this way, the method makes an integrated one that works reliably in the long term Circuit created. The parts of the silicon nitride layer lying on active zones of the integrated circuit 10 30, on the other hand, are removed in the course of the method, so that the channel insulator 22 finally consists of only a single layer of silicon dioxide. If not a memory, e.g. a metal nitride
030038/069 3030038/069 3
Oxid-Halbleiter-Bauelement (MNOS-Bauelement) hergestellt werden soll, ist nämlich im allgemeinen eine Siliziumdioxid/Siliziuimitrid-Verbundschicht als Kanalisolator nicht erwünscht, da eine solche Verbundschicht in der Kanalzone dazu neigt, Ladung zu speichern, wodurch das Bauelement langfristig unzuverlässig wird. Wenn jedoch beabsichtigt ist, ein MNOS-Bauelernent herzustellen, werden auch Mittel zum Aufgeben und Löschen zusätzlicher Ladungen an der Siliziumnitrid/Siliziumdioxid-Grenzschicht vorgesehen.Oxide semiconductor component (MNOS component) produced namely, is generally a silicon dioxide / silicon nitride composite layer not desirable as a channel insulator, since such a composite layer tends to store charge in the channel zone Component becomes unreliable in the long term. However, if it is intended to manufacture a MNOS device, then also means for releasing and erasing additional charges at the silicon nitride / silicon dioxide interface intended.
Nach dem Abscheiden der Siliziumnitrid-Schicht 30 wird eine PSG-Schicht 32 mit einer Phosphorkonzentration zwischen 5 und 7 Gew.-% bei einer Temperatur von etwa 4000C auf der Oberfläche der Siliziumnitrid-Schicht 30 niedergeschlagen. Die PSG-Schicht 32 wird vorzugsweise durch Reaktion von Silan mit Phosphin gebildet. Nach dem Herstellen der PSG-Schicht 32 werden in dieser Schicht gemäß Fig. 4 öffnungen 33 oberhalb der Aktivzonen des integrierten Schaltkreises 10 gebildet.After the silicon nitride layer 30 has been deposited, a PSG layer 32 with a phosphorus concentration between 5 and 7% by weight is deposited on the surface of the silicon nitride layer 30 at a temperature of approximately 400 ° C. The PSG layer 32 is preferably formed by reacting silane with phosphine. After the PSG layer 32 has been produced, openings 33 are formed in this layer according to FIG. 4 above the active zones of the integrated circuit 10.
Die Öffnungen 33 werden vorzugsweise nach dem Begrenzen mit Hilfe üblicher Photolithographie-Verfahren durch Ätzen mit gepufferter Flußsäure hergestellt. Dieses Flußsäure-Ätzen hört bei Erreichen der Siliziumnitrid-Schicht 30 auf.The openings 33 are preferably made after being delimited with the aid of conventional photolithography processes Etching made with buffered hydrofluoric acid. This hydrofluoric acid etching stops when the silicon nitride layer is reached 30 on.
Nach dem Ätzen der PSG-Schicht 32 besitzt die bis dahin hergestellte Struktur dort scharfe Kanten, wo die öffnungen 33 in die PSG-Schicht 32 hineinführen. Zum Runden dieser scharfen Kanten und zum entsprechenden Verbessern der Topologie der Oberfläche des integrierten Schaltkreises 10 wird die PSG-Schicht 32 für etwa 15 MinutenAfter the PSG layer 32 has been etched, the structure produced up to that point has sharp edges where the openings Guide 33 into the PSG layer 32. To round these sharp edges and to improve them accordingly The topology of the surface of the integrated circuit 10 becomes the PSG layer 32 for about 15 minutes
010038/0693010038/0693
in einer Dampf enthaltenden Atmosphäre auf etwa 105O0C erhitzt. Bei diesem Verfahrensschritt «fließt" die PSG-Schicht 32, so daß die sanft konturierten Kanten 36 gemäß Fig. 5 entstehen, auf die Metall aufgebracht werden kann. Es ist also möglich, eine PSG-Schicht 32 mit weniger als 7 Gew.-% Phosphor zu verwenden und trotzdem einen ausreichenden "Fluß" in relativ kurzer Zeit bei 10500C zu erreichen,-weil die Atmosphäre Dampf enthält.heated to about 105O 0 C in an atmosphere containing steam. In this process step, the PSG layer 32 "flows" so that the gently contoured edges 36 according to FIG. 5 are produced, onto which metal can be applied. To use phosphorus and still achieve a sufficient "flow" in a relatively short time at 1050 ° C. because the atmosphere contains steam.
Eine Dampf enthaltende Atmosphäre kann aber nur angewendet werden, weil erfindungsgemäß die undurchlässige Siliziumnitrid-Schicht 30 vorgesehen ist. Die Siliziumnitrid-Schicht 30 schützt nämlich unter anderem die im Bereich der Kontaktöffnungen 21 und 23 freigelegten Source- und Drain-Zonen 16, 18 vor thermischer Oxidation. Auch das bereits existierende Kanaloxid 22 wird durch die Siliziumnitrid-Schicht 30 vor weiterer Oxidation geschützt. Das erfindungsgemäße Verfahren ermöglicht es also, eine Dampfatmosphäre beim Aufschmelzen einer PSG-Schicht 32 zu verwenden, die eine hinreichende Menge Phosphor zum Fließen und Gettern aber nicht soviel Phosphor enthält, daß Schwierigkeiten betreffend die Langzeit-Zuverlässigkeit, z.B. infolge von "Schwarzmetallw-Problemen, entstehen. Ein weiterer durch das erfindungsgemäße Verfahren erzielter Vorteil besteht darin, daß durch das Dampf-Schmelzen der PSG-Schicht 32 Verunreinigungen der äußeren Fläche der Schicht 32 bei dem durch Dampf unterstützten Aufschmelzen ausgelaugt bzw. herausgelöst werden.However, an atmosphere containing steam can only be used because the impermeable silicon nitride layer 30 is provided according to the invention. The silicon nitride layer 30 protects, among other things, the source and drain zones 16, 18 exposed in the area of the contact openings 21 and 23 from thermal oxidation. The already existing channel oxide 22 is also protected from further oxidation by the silicon nitride layer 30. The inventive method thus makes it possible to use a steam atmosphere during melting of a PSG layer 32, but does not contain a sufficient amount of phosphorus to flow and gettering so much phosphorous that difficulties, the long-term reliability, for example, w concerning a result of "black metal -Problemen Another advantage achieved by the method according to the invention is that, as a result of the steam melting of the PSG layer 32, impurities on the outer surface of the layer 32 are leached out or dissolved out during the melting assisted by steam.
Nach dem Fließen unter Dampf wird der Ofen für etwa 15 Minuten mit Stickstoff gespült. Daraufhin wird der Halbleiterkörper 14 in den sogenannten "weißen Elefanten", einem Rohr am Ende des Ofens, gezogen; dort wird der Halbleiterkörper 14 in einer Stickstoffatmosphäre gekühlt. After flowing under steam, the furnace is purged with nitrogen for about 15 minutes. Thereupon the semiconductor body 14 pulled into the so-called "white elephant", a pipe at the end of the furnace; there the Semiconductor body 14 cooled in a nitrogen atmosphere.
»10038/0693»10038/0693
Nach dem Herausnehmen des Halbleiterkörpers 14 aus dem Ofen werden die innerhalb der Öffnung 33 liegenden Teile der Siliziumnitrid-Schicht 30 durch Einsetzen des Körpers 14 in eine eine Mischung von Phosphorsäure (Η,ΡΟ.) mit 10% oder weniger Schwefelsäure (HpSO.) enthaltende und auf etwa 16O°C erhitzte Ätzlösung entfernt, indem das Ätzen solange fortgesetzt wird, bis sich die Kontaktöffnungen 33 bis zur Hauptfläche 20 und zum Gate-Oxid erstrecken.After the semiconductor body 14 has been removed from the furnace, the parts lying within the opening 33 are the silicon nitride layer 30 by inserting the body 14 into a mixture of phosphoric acid (Η, ΡΟ.) with Etching solution containing 10% or less sulfuric acid (HpSO.) And heated to around 160 ° C is removed by removing the Etching is continued until the contact openings 33 to the main surface 20 and to the gate oxide extend.
Fakultativ kann als nächstes ein Anlassen in einem aus einer Mischung von Wasserstoff und Stickstoff bestehenden Formiergas bei etwa 7600C während 16 Stunden stattfinden. Anschließend kann der Halbleiterkörper 14 in gepufferte Flußsäure getaucht werden, um jedes auf der Hauptfläche 20 gebildete Oxid abzutragen.Optionally, tempering can take place next in a forming gas consisting of a mixture of hydrogen and nitrogen at about 760 ° C. for 16 hours. The semiconductor body 14 can then be immersed in buffered hydrofluoric acid in order to remove any oxide formed on the main surface 20.
Um die Struktur gemäß Fig. 5 zu erreichen, wird nun eine Metallschicht 34, z.B. aus Aluminium, auf die Oberfläche des Bauelements 12 aufgedampft. Mit Hilfe einer Fotolithografie-Technik wird die Metallschicht 34 so begrenzt, daß sich die■verschiedenen IGFETs des integrierten Schaltkreises 10 koppelnde Querverbindungen ergeben. Dann wird eine Schutzoxidschicht 40 mit einer Dicke von etwa 1000 nm auf der Oberfläche des gesamten integrierten Schaltkreises 10 hergestellt und es werden in der Schutzoxid-Schicht 40 ebenfalls mit Hilfe der Fotolithografie Kontaktfeld-Öffnungen 42 begrenzt und gebildet. Das Herstellen des passivierenden Oxids und der Kontaktfeld-Öffnungen erfolgt auf in der Praxis übliche Weise und wird in den Figuren nicht gezeigt.In order to achieve the structure according to Fig. 5, a metal layer 34, e.g. of aluminum, is now applied to the surface of the component 12 vapor-deposited. With the help of a photolithography technique, the metal layer 34 is limited in such a way that that the ■ different IGFETs of the integrated circuit 10 coupling cross connections result. Then a protective oxide layer 40 with a thickness of about 1000 nm on the surface of the entire integrated circuit 10 and there are in the protective oxide layer 40 also limited and formed contact field openings 42 with the aid of photolithography. Making the passivating oxide and the contact field openings in a manner customary in practice and is not shown in the figures.
Die Erfindung ist zuvor anhand eines Verfahrens zum Herstellen eines integrierten MOS-Schaltkreises 10 mit Aluminium-Gate beschrieben worden. Sie kann mit VorteilThe invention was previously based on a method for producing an integrated MOS circuit 10 Aluminum gate has been described. She can with advantage
IIQ03I/0693IIQ03I / 0693
aber auch in der Technologie zum Herstellen von NMOS-, CMOS- oder Bipolar-Bauelementen angewendet werden.but can also be used in technology for manufacturing NMOS, CMOS or bipolar components.
Das erfindungsgemäße Verfahren wurde außerdem zwar unter besonderer Darlegung der Vorteile "beschrieben, die sich daraus ergeben, daß eine PSG-Schicht mit vermindertem Phosphorgehalt auf die jeweilige Oberfläche aufzuschmelzen ist, für den Fachmann ist damit aber klar, daß der beim Aufschmelzen der PSG-Schicht anwesende Dampf nicht nur ermöglicht, den Phosphorgehalt bei vorgegebener Temperatur herabzusetzen, sondern auch die Fließtemperatur der PSG-Schicht bei vorgegebenem Phosphorgehalt herabzusetzen. Das erfindungsgemäße Verfahren kann daher vorteilhaft auch zum Herstellen strahlungsgehärteter integrierter Schaltkreise angewendet werden, bei denen die Bearbeitungstemperatur so niedrig wie möglich gehalten wird« Die strahlungsgehärteten integrierten Schaltkreise können daher eine bei weniger als 100O0C auf die jeweilige Oberfläche aufgeschmolzene PSG-Schicht besitzen, indem PSG-Material mit ausreichendem Phosphorgehalt zum Schmelzen bei der niedrigen Temperatur in Gegenwart von Dampf aufgebracht wird. Beispielsweise kann eine 10 Gew„-% Phosphor enthaltende PSG-Schicht schon bei etwa 9500C zum Fließen gebracht werden. Ein Gehalt von 10 Gew.-% Phosphor ist zwar höher als der eingangs angegebene Anteil, er ermöglicht es aber, eine bei der zum Herstellen von strahlungsgehärteten integrierten Schaltkreisen zugelassenen niedrigen Temperatur aufzuschmelzende PSG-Schicht zu bilden. Die Erfindung bringt auch Vorteile bei ihrer Anwendung zum Herstellen bipolarer integrierter Schaltkreise, bei denen PSG-Schichten mit relativ hohem Phosphorgehalt bei entsprechend relativ niedrigen Temperaturen, bei denen unerwünschte Seitendiffusion noch nicht auftritt, aufzuschmelzen sind»The method according to the invention has also been described with a special explanation of the advantages "which result from the fact that a PSG layer with reduced phosphorus content is to be melted onto the respective surface, but it is clear to the person skilled in the art that the PSG layer is melted on The presence of steam not only enables the phosphorus content to be reduced at a given temperature, but also to lower the flow temperature of the PSG layer for a given phosphorus content. The method according to the invention can therefore also be used advantageously for the production of radiation-hardened integrated circuits in which the processing temperature is kept as low as possible The radiation-hardened integrated circuits can therefore have a PSG layer melted onto the respective surface at less than 100O 0 C by adding PSG material with sufficient phosphorus content to melt at the low temperature in the presence of steam f is applied. For example, a PSG layer containing 10% by weight of phosphorus can already be made to flow at about 950 ° C. A content of 10% by weight of phosphorus is higher than the proportion specified at the beginning, but it makes it possible to form a PSG layer that is to be melted at the low temperature permitted for the production of radiation-hardened integrated circuits. The invention also has advantages when it is used to produce bipolar integrated circuits in which PSG layers with a relatively high phosphorus content are to be melted at correspondingly relatively low temperatures at which undesired side diffusion does not yet occur »
LeerseiteBlank page
Claims (4)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1710079A | 1979-03-05 | 1979-03-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3007500A1 true DE3007500A1 (en) | 1980-09-18 |
Family
ID=21780714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803007500 Withdrawn DE3007500A1 (en) | 1979-03-05 | 1980-02-28 | METHOD FOR PASSIVATING AN INTEGRATED CIRCUIT |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS55121669A (en) |
| DE (1) | DE3007500A1 (en) |
| FR (1) | FR2451103A1 (en) |
| GB (1) | GB2044533B (en) |
| IT (1) | IT1140645B (en) |
| NL (1) | NL8001310A (en) |
| YU (1) | YU61180A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3130666A1 (en) * | 1981-08-03 | 1983-02-17 | Siemens AG, 1000 Berlin und 8000 München | Method for fabricating integrated MOS field effect transistors having a phosphosilicate glass layer as an intermediary oxide layer |
| DE3131050A1 (en) * | 1981-08-05 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Process for fabricating integrated MOS field effect transistors, employing a surface layer consisting of phosphosilicate glass on the intermediary oxide between polysilicon plane and metal conductor track plane |
| DE3133516A1 (en) * | 1981-08-25 | 1983-03-17 | Siemens AG, 1000 Berlin und 8000 München | Process for rounding the intermediary oxide between the polysilicon plane and metal conductor track plane when fabricating integrated n-type channel MOS field-effect transistors |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1174285A (en) * | 1980-04-28 | 1984-09-11 | Michelangelo Delfino | Laser induced flow of integrated circuit structure materials |
| US4542037A (en) * | 1980-04-28 | 1985-09-17 | Fairchild Camera And Instrument Corporation | Laser induced flow of glass bonded materials |
| JPS581878A (en) * | 1981-06-26 | 1983-01-07 | Fujitsu Ltd | Production of bubble memory device |
| JPS5898934A (en) * | 1981-12-08 | 1983-06-13 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| US4686000A (en) * | 1985-04-02 | 1987-08-11 | Heath Barbara A | Self-aligned contact process |
| JPH088246A (en) * | 1994-06-21 | 1996-01-12 | Nippon Motorola Ltd | Method for forming metal wiring of semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3627598A (en) * | 1970-02-05 | 1971-12-14 | Fairchild Camera Instr Co | Nitride passivation of mesa transistors by phosphovapox lifting |
| US3917495A (en) * | 1970-06-01 | 1975-11-04 | Gen Electric | Method of making improved planar devices including oxide-nitride composite layer |
| US3943621A (en) * | 1974-03-25 | 1976-03-16 | General Electric Company | Semiconductor device and method of manufacture therefor |
| US4005240A (en) * | 1975-03-10 | 1977-01-25 | Aeronutronic Ford Corporation | Germanium device passivation |
| US4273805A (en) * | 1978-06-19 | 1981-06-16 | Rca Corporation | Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer |
-
1980
- 1980-02-19 IT IT20023/80A patent/IT1140645B/en active
- 1980-02-28 DE DE19803007500 patent/DE3007500A1/en not_active Withdrawn
- 1980-02-29 GB GB8007004A patent/GB2044533B/en not_active Expired
- 1980-03-04 FR FR8004843A patent/FR2451103A1/en not_active Withdrawn
- 1980-03-04 NL NL8001310A patent/NL8001310A/en not_active Application Discontinuation
- 1980-03-04 JP JP2787680A patent/JPS55121669A/en active Pending
- 1980-03-05 YU YU00611/80A patent/YU61180A/en unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3130666A1 (en) * | 1981-08-03 | 1983-02-17 | Siemens AG, 1000 Berlin und 8000 München | Method for fabricating integrated MOS field effect transistors having a phosphosilicate glass layer as an intermediary oxide layer |
| DE3131050A1 (en) * | 1981-08-05 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Process for fabricating integrated MOS field effect transistors, employing a surface layer consisting of phosphosilicate glass on the intermediary oxide between polysilicon plane and metal conductor track plane |
| DE3133516A1 (en) * | 1981-08-25 | 1983-03-17 | Siemens AG, 1000 Berlin und 8000 München | Process for rounding the intermediary oxide between the polysilicon plane and metal conductor track plane when fabricating integrated n-type channel MOS field-effect transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1140645B (en) | 1986-10-01 |
| FR2451103A1 (en) | 1980-10-03 |
| GB2044533A (en) | 1980-10-15 |
| YU61180A (en) | 1983-02-28 |
| GB2044533B (en) | 1983-12-14 |
| JPS55121669A (en) | 1980-09-18 |
| NL8001310A (en) | 1980-09-09 |
| IT8020023A0 (en) | 1980-02-19 |
| IT8020023A1 (en) | 1981-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2808257C3 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE2923737A1 (en) | PASSIVATION OF AN INTEGRATED CIRCUIT | |
| DE3021206C2 (en) | Process for the production of conductor tracks on semiconductor components | |
| DE3311635C2 (en) | ||
| DE1764401C3 (en) | Field effect transistor with an isolated control electrode and process for its manufacture | |
| DE3222805A1 (en) | METHOD FOR PRODUCING A MOS CIRCUIT IN INTEGRATED CIRCUIT TECHNOLOGY ON A SILICON SUBSTRATE | |
| DE7233274U (en) | POLYCRYSTALLINE SILICON ELECTRODE FOR SEMICONDUCTOR ARRANGEMENTS | |
| DE2151107A1 (en) | Process for the production of a field effect transistor with an insulated control electrode | |
| DE2539073B2 (en) | Field effect transistor with insulated gate electrode and process for its manufacture | |
| DE2423846A1 (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR COMPONENT | |
| DE2033532C3 (en) | Semiconductor arrangement with a passivation layer made of silicon dioxide | |
| DE2641752A1 (en) | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR | |
| DE102007026365A1 (en) | Semiconductor device e.g. diode, for use in module, has conducting layer having concentration of silicon that changes over depth so that concentration is reduced in depth between surfaces contacting substrate and other conducting layer | |
| DE2911484C2 (en) | Metal-insulator-semiconductor component | |
| EP0038994A2 (en) | Contact for MIS semiconductor device and method of making the same | |
| DE3334153A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE2207264A1 (en) | Semiconductor circuit with three connection levels and method for their manufacture. | |
| DE3007500A1 (en) | METHOD FOR PASSIVATING AN INTEGRATED CIRCUIT | |
| DE2752335C3 (en) | Method of manufacturing a junction field effect transistor with a vertical channel | |
| DE2054535B2 (en) | Process for the production of field effect semiconductor devices in a semiconductor wafer | |
| DE3000121A1 (en) | METHOD FOR PRODUCING A MOS SEMICONDUCTOR DEVICE WITH SELF-ADJUSTED CONNECTIONS | |
| DE2162219A1 (en) | Method for producing a field effect transistor | |
| DE2112114C3 (en) | Process for the production of a high frequency planar silicon transistor | |
| DE3022726A1 (en) | LAYER DEVICE FOR PASSIVATION, ALIGNED OVER THE LOCATION OF A MASK, AND METHOD FOR PRODUCING THE SAME |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8130 | Withdrawal |