DE2907114A1

DE2907114A1 - Measured quantity stationary state detection - passing up and down count pulses to monostable via separate gates

Info

Publication number: DE2907114A1
Application number: DE19792907114
Authority: DE
Inventors: Werner Dipl Ing Reckziegel
Original assignee: Nagema VEB
Current assignee: Nagema VEB
Priority date: 1978-04-03
Filing date: 1979-02-23
Publication date: 1979-10-04
Also published as: DD135793A1

Abstract

A stationary state of a measured signal in an A/D converter with an up/down counting channel is detected. The circuit may be used when the measured quantity has a small amplitude oscillation superposed on it, e.g. in vibration in a balance. The count pulses are passed via an 'up' gate and a 'down' gate, depending on the direction of count, to a retriggerable monostable. The gating signals form the delayed direction information. The monostable driven by the pulses is also triggered by a circuit comprising an RS flipflop, two AND-gates and a delay circuit.

Description

Verfahren und Schaltung zur Stillstands kontrolle einer Meßgröße Stillstands kontrolle ein er Meßgröße in Analog-Digital-Ums etz ern mit einem Vor-Rückwärts-Zählkanal und einer Zählimpulsquelle, bei denen ein Zählimpuls in Vorwärts- bzw. in Rückwärtsrichtung einem Inkrement bzw. einem Dekrement der MeßgröBe entspricht.Method and circuit for the standstill control of a measured variable standstill control of a measured variable in analog-digital converters with an up-down counting channel and a counting pulse source, in which a counting pulse in the forward or in the backward direction corresponds to an increment or a decrement of the measured variable.

Dazu gehören inkrementelle Analog-Digital-Ums etz er für Länge und Winkel, inkrementelle elektronische Waagen sowie einige Analog-Digital-Ums etz er für elektrische Spannungen bz-. Strom und selbstabgleichende Meßrücken mit Digitalausgang.This includes incremental analog-digital converters for length and Angles, incremental electronic scales and some analog-to-digital converters for electrical voltages or. Current and self-adjusting measuring backs with digital output.

Die Anwendung der Erfindung ist insbesondere dann zweckmäßig, weun die Meßgröße von einer Schwingung geringer Amplitude überlagert ist (z.B. auf eine Waage einwirkende Vibrationen).The application of the invention is particularly expedient if the measured variable is superimposed by an oscillation of low amplitude (e.g. on a Vibrations acting on the balance).

In den oben angeführten Analog-Digital-Umsetzern wird die Stillstandskontrolle meist mittels eines nachtriggerbaren Univibrators durchgeführt, der durch die Zählimpulse des Zählkanals getriggers wird Am Ausgang des Univibrators erscheint das Stillstandssignal um die Kontrollzeit verzögert nach dem letzten eingetroffenen Zählimpuls ohne Rücksicht auf die Zählrichtung. Der wesentliche Nachteil dieser Schaltung liegt darin, daß bei abwechselnd eintreffenden Zählimpulsen in Vorwärts- und Rückwärtsrichtung, verursacht z.B. durch auf den inkrementellen Meßgeber einwirkende Erschütterungen, keine Stillstandsmeldung erfolgt, obwohl der Meßgeber eingespielt ist und lediglich mit einer Auslenkung geringer als eine Rasterteilung pendelt.The standstill control is implemented in the above-mentioned analog-digital converters usually carried out by means of a retriggerable univibrator, which is triggered by the counting pulses of the counting channel is triggered The standstill signal appears at the output of the univibrator delayed by the control time after the last received counting pulse regardless of the time on the counting direction. The main disadvantage of this circuit is that when counting pulses arrive alternately in forward and backward direction e.g. due to vibrations acting on the incremental encoder, no standstill message takes place although the transducer is played in and only with one deflection commutes less than a grid division.

Ein Datenausgabe- oder Registriervorgang wird also in diesem Fall nie oder erst nach unzumutbar langer Zeit ausgelöst, Diese Schaltung ist unter anderem aus folgender Literaturstelle zu ersehen: " Industrieller Zähler L-107 ap" Servicevorschrift 036-10-2, ZAE Polon Warszawa, 1976.A data output or registration process is therefore carried out in this case never or only after an unreasonably long time triggered, This circuit is among other things can be seen from the following literature reference: "Industrial Meter L-107 ap" service regulation 036-10-2, ZAE Polon Warszawa, 1976.

Um den oben angeführten Nachteil zu eliminieren, wurden Verfahren und Schaltungen entwickelt, die eine Stillstandsmeldung auch bei abwechselnd eintreffenden Vorwärts- und Rückwärtszählimpulsen gewährleisten.In order to eliminate the above disadvantage, methods and developed circuits that provide a standstill message even when alternately arriving Ensure upward and downward counting pulses.

So wird in der DU-AS Nr. 1 574 662 eine Bewegungsanzeigevorrichtung für Waagen mit foto elektrischem Inkrementgeber beschrieben, die zur Lösung der Aufgabe eine zusätzliche elektronische Schaltung benötigt und dabei einen stark eingeschränkten Anwendungsbereich hat. Diese Schaltung verarbeitet nicht die Zählimpulse des Zählkanals, sondern die Recht eck-Ausgangssignale des Inkrementgebers und bildet erst aus diesen die Triggerimpulse für den nachgeschalteten nachtriggerbaren Univibrator.Thus, in the DU-AS no. 1 574 662 a movement display device for scales with photo-electric incremental encoders that are used to solve the Task requires an additional electronic circuit and is strong at the same time has limited scope. This circuit does not process the counting pulses of the counting channel, but the square output signals of the incremental encoder and forms only from these the trigger pulses for the downstream retriggerable univibrator.

In dem DL-WP Nr. 45 752 wird eine "Schaltungsanordnung zur gontrolle des zeitlichen Abstandes elektrischer Signale" beschrieben, welche die Zählimpulse des Zählkanals an zwei je nach Zählrichtung getrennten Leitungen verarbeitet. Dadurch ist der Anwendungsbereich der Schaltung ebenfalls eingeschränkt. Nachteilig ist hier auch der hohe Schaltungsaufwand, der laut Beschreibung mindestens aus drei RS-Triggern mit je drei Torschaltungen und einem Impulsgenerator, beispielsweise einem astabilen Multivibrator besteht, zur Erreichung einer reproduzierbaren Auflösung zusätzlich noch aus einem oder mehreren Univibratoren. Eine Realisierung der Schaltung mit integrierten Halbleiter-Schaltkreisen erfordert weitere zusätzliche (dynamische Speicherglieder0 Ziel der Erfindung ist es, die den bekannten Lösungen von Schaltungen zur Stillstandskontrolle einer Meßgröße anhaftenden Mängel, wie keine Stillstandsmeldung bei geringen überlagerten Schwingungen der Meßgröße oder eingeschränkt er Anwendungsbereich und hoher Schaltungsaufwand, zu verringern bzw. zu beseitigen.In the DL-WP No. 45 752 a "circuit arrangement for control the time interval between electrical signals "describes the counting pulses of the counting channel are processed on two separate lines depending on the counting direction. Through this the scope of application of the circuit is also limited. Is disadvantageous here also the high circuit complexity, which, according to the description, consists of at least three RS triggers with three gate circuits each and a pulse generator, for example an astable multivibrator to achieve a reproducible resolution additionally from one or more univibrators. A realization of the circuit with integrated semiconductor circuits requires further additional (dynamic Memory elements The aim of the invention is to provide the known solutions for circuits for the standstill control of a measured variable adhering defects, such as no standstill message in the case of small superimposed vibrations of the measured variable or restricted area of application and high circuit complexity to reduce or eliminate.

Der Erfindung liest die Aufgabe zugrunde, ein Verfahren zur Stillstandskontrolle einer Meßgröße in Analog-Digital-Umsetzern miD einem Vor-Rückwärts-Zählkanal und einer Zählimpulsquelle, bei denen ein Zählimpuls in Vorwärts- bzw. Rückwärtsrichtung einem Inkrement bzw. einem Dekrement der Meßgröße entspricht, zu entwickeln, das sowohl die Auswertung eines jeden Zählimpulses unabhängig von der Zählrichtung (z.B. entsprechend den Eichvorschriften für Waagen) als auch die Stillstandsmeldung bei abwechselnd eintreffenden Vor- und Rückwärtszählimpulsen ermölicht. Die Schaltunen auf der Grundlage des Verfahrens sollen mit geringem Aufwand aus handelsüblichen integrierten Schaltkreisen realisierbar sein und hohe Flexibilität und Universalität bezüglich ihres Einsatzes mit verschiedenen Typen von Vor-wRückwärts-Zählkanälen somie der verwendeten Bauelementebasis besitzen.The invention reads the object of a method for standstill control a measured variable in analog-digital converters with an up-down counting channel and a counting pulse source, with which a counting pulse in forward or backward direction corresponds to an increment or a decrement of the measured variable, to develop the both the evaluation of each counting pulse regardless of the counting direction (e.g. according to the calibration regulations for scales) as well as the standstill message alternating incoming and backward counting pulses enabled. The Schaltunen on the basis of the procedure should be made commercially available with little effort integrated circuits and high flexibility and universality regarding their use with different types of up / down counting channels somie have the component base used.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Zählimpulse des Vor-Rückwärts-Zählkanals einem nachtriggerbaren Univibrator in bekannter Art über eine vorgeschaltete Zusatzschaltung zugeführt werden, in der sie derart mit der Richtungsinformation des Zählkanals verknüpft werden, daß jeweils der erste Zahlimpuls nach Richtungsumkehr durch die Zusatzschaltung ausgeblendet wird und erst der zweite und alle weiteren Zählimpulse in der gleichen Richtung zur Triggerung des Univibrators durchgelassen werden. Dies wird dadurch erreicht, daß die Zählimpulse mit der Richtungsinformation in der Zusatzschaltung richtungsabhängig über je eine Torschaltung für Vorwärts- und eine für Rückwärtszählung geleitet werden, deren Torsignal die um mindestens die Zählimpulsbreite und höchstens um den minimalen Abstand der Zählimpulse verzögerte Richtungsinformation bildet. Die schaltungstechnische Realisierung dieses Verfahrens ist abhängig vom Aufbau des Zählkanals. Bekanntlich wird bei Vor-Rückwärts-Zählern die Zuführung des Zähltaktes und der Richtungsinformation prinzipiell auf zwei Arten gelöst: einmal durch getrennte Zuleitungen für Vorwärts- und für Rückwärts-Zählimpulse, zum anderen durch eine gemeinsame Taktleitung und eine Richtungsumkehrleitung.According to the invention this object is achieved in that the counting pulses of the up-down counting channel a retriggerable univibrator in a known way are supplied via an upstream additional circuit in which they are in such a way with the direction information of the counting channel are linked, that in each case the first Counting pulse after reversal of direction is faded out by the additional circuit and only the second and all further counting pulses in the same direction for triggering of the univibrator. This is achieved in that the counting pulses with the direction information in the additional circuit depending on the direction via one each Gate circuit for counting up and one for counting down, whose Gate signal by at least the counting pulse width and at most by the minimum Distance between the counting pulses forms delayed direction information. The circuitry Implementation of this procedure depends on the structure of the counting channel. As is well known is the supply of the counting cycle and the direction information for up / down counters in principle solved in two ways: on the one hand by separate supply lines for Up and down counting pulses, on the other hand through a common clock line and a direction reversal line.

Die Zusatzschaltung zum machtriggerbaren Univibrator für einen Vor-Rückwärts-Zählkanal mit getrennten Zuleitungen für Vormärts- und Rückwärts-Zählimpulse besteht aus einem RS-Trigger, zwei UND-Gattern mit je zwei Eingängen und aus einer Flankenverzögerungsschaltung. Der S-Eingang des RS-Triggers ist mit einer der beiden Zählimpulsleitungen verbunden und der R-Eingang mit der anderen0 An die beiden UND-Gatter sind die Zählimpulsleitungen und über die Verzögerungsschaltung der Ausgang des RS-Triggers so angeschlossen, daß der verzögerte wahre Ausgang des RS-Triggers mit den an den S-Eingang angeschalteten Zählimpulsen und der verzögerte negierte Ausgang mit den an den R-Singang angeschalteten Zählimpulsen verknüpft ist. Die Ausgänge der beiden UND-Gatter sind ODER-verknüpft an den Triggereingang des Univibrators angeschlossen, Die Schaltung arbeitet folgendermaßen: Die beiden UND-Gatter bilden die in der Verfahrensbeschreibung erwähnten Torschaltungen. Tritt Richtungswechsel ein, setzt der erste Zählimpuls nach Richtungswechsel den RS-Urigger in die entgegengesetzte Lage. Der zweite Eingang desjenigen WiD-Gatters, an das dieser Zählimpuls herangeführt wurde, führt das Signal " 1" erst nach Ende des Zählimpulses, der somit nicht an den Triggereingang des Univibrators durchgelassen wird; der zweite und alle weiteren Zählimpulse in der gleichen Richtung passieren aber dieses UND-Gatter und triggern den Univibrator. Bei erneutem Richtungswechsel, d.h.The additional circuit to the machine-triggerable univibrator for an up-down counting channel with separate supply lines for forward and backward counting pulses consists of one RS trigger, two AND gates with two inputs each and an edge delay circuit. The S input of the RS trigger is connected to one of the two counting pulse lines and the R input with the other 0 The counting pulse lines are connected to the two AND gates and the output of the RS trigger is connected via the delay circuit in such a way that that the delayed true output of the RS trigger with the connected to the S input Counting pulses and the delayed negated output with those connected to the R-Singang Counting pulses is linked. The outputs of the two AND gates are ORed connected to the trigger input of the univibrator, the circuit works as follows: The two AND gates form the gate circuits mentioned in the description of the method. If the direction changes, the first counting pulse after the change of direction sets the RS-Urigger in the opposite position. The second input of the WiD gate to which this counting pulse was applied, the "1" signal is only carried out after the end of the counting pulse, which is therefore not allowed to pass through to the trigger input of the univibrator will; the second and all further counting pulses pass in the same direction but this AND gate and trigger the univibrator. If you change direction again, i.e.

bei Auftreten eines Zählimpulses auf der anderen Zuleitung, wird der RS-2rigger zurückgesetzt und der beschriebene Vorgang wiederholt sich an dem zweiten UND-Gatter. Tritt nun abwechselnd je ein Impuls auf den Zuleitungen für Vorwärts-und Rückwärtszählimpulse auf, sperren die beiden UND-Gatter abwechselnd, kein Zählimpuls kann die Zusatzscraltung passieren, der Univibrator wird nicht nachgetriggert und meldet nach Ablauf des metastabilen Zustandes Stillstand Die Zusatzschaltung zum nachtriggerbaren Univibrator für Vor-Rückwärts-Zählkanäle mit einer gemeinsamen Taktleitung und einer Richtungsumkehrleitung besteht aus einem Negator, zwei UND-Gattern mit je drei Eingängen und einer Blankenverzögerungssciialtung, wobei je ein Eingang der beiden UND-Gatter mit der Taktleitung verbunden ist und die beiden restlichen Eingänge des einen UND-Gatters an das wahre direkte und verzögerte Richtungsumkehrsignal und die des anderen an deren Negationen angeschlossen sind. Die Ausgänge der beiden UND-Gatter sind OD-verknüpft an den Triggereingang des Jnivibrators angeschlossen.when a counting pulse occurs on the other line, the RS-2rigger is reset and the process described is repeated on the second AND gate. Now kick alternately one pulse on each of the supply lines for up and down counting pulses, the two AND gates lock alternately, no counting pulse can pass the additional circuit, the univibrator is not retriggered and reports standstill after the metastable state has elapsed to the retriggerable univibrator for up / down counting channels with a common Clock line and a direction reversal line consists of an inverter, two AND gates with three inputs each and one blank delay circuit, with one input each of the two AND gates is connected to the clock line and the other two Inputs of one AND gate to the true direct and delayed direction reversal signal and those of the other are connected to their negations. The exits of the two AND gates are OD-linked to the trigger input of the vibrator.

Die Arbeitsweise dieser Schaltung ist äquivalent der oben geschilderten. Das Richtungsumkehrsignal steht in diesem Fall statisch zur Verfügung, seine Blanke bei Richtungsumkehr eilt den Zählimpulsen voraus0 Die beiden UND-Gatter bilden hier wieder die Torschaltungen, die bei Richtungswechsel erst nach einer Verzögerungszeit größer als die Taktdauer (wenn auch der an das verzögerte Richtungsumkehrsignal angeschlossene Gattereingang Signal "1" führt ) den Takt zum Triggereingang des Univibrators durchlassen, d.h. jeweils der erste Taktimpuls nach Richtungswechsel wird ausgeblendet.The operation of this circuit is equivalent to that described above. In this case, the direction reversal signal is available statically, its blank if the direction is reversed, the counting pulses are ahead of the 0 The two AND gates form here again the gates, which only occur after a delay when changing direction greater than the cycle duration (albeit that of the delayed direction reversal signal connected gate input signal "1" leads) the clock to the trigger input of the Let univibrators through, i.e. the first clock pulse after a change of direction is hidden.

Gemäß dem Ziel der Erfindung können die beiden Prinzipschaltungen durch einen zusätzlichen Abschalteingang ergänzt werden, an dem ein logischer Pegel die beschriebene Wirkungsweise der Schaltung gewährleistet und seine ISegation die Blockierung der Zusatzschaltung und den Durchgang aller Zählimpulse zum Triggereingang des U:nivibrators bewirkt. Dies wird dadurch erreicht, daß mindestens eine der beiden Torschaltungen dauernd aufgeteuert bleibt, indem z.B. bei der Schaltungsvariante für Zählkanäle mit getrennten Zuleitungen der Zählimpulse das Abschaltsignal an einen zusätzlichen Setzeingang des RS-Triggers geführt ist, womit dieser bei entsprechendem Signalpegel in einer stabilen Lage festgehalten wird. Entsprechend der konkret verwendeten Logik bzw. dem verfügbaren Schaltkreissortiment können die beiden Grundschaltungen mit bekannten Umformungen der Schaltalgebra vielfältig variiert werden unter Beibehaltung der logischen Funktion. Einige konkrete Schaltungen werden im Ausführungsbeispiel beschrieben.According to the aim of the invention, the two basic circuits can be supplemented by an additional switch-off input at which a logic level ensures the described mode of operation of the circuit and its ISegation the Blocking of the additional circuit and the passage of all counting pulses to the trigger input of the U: nivibrator. This is achieved in that at least one of the two Gate circuits remain permanently switched on, e.g. in the case of the circuit variant for Counting channels with separate feed lines for the counting pulses send the switch-off signal to one additional set input of the RS trigger is performed, with which this is with the corresponding Signal level is held in a stable position. According to the concrete used Logic or the available range of circuits can use the two basic circuits with known transformations of the switching algebra can be varied in many ways while maintaining the logical function. Some specific circuits are shown in the exemplary embodiment described.

Die Figuren 1 und 2 zeigen Realisierungsmöglichkeiten der Schaltung zur Stillstandskontrolle für einen Zählkanal mit getrennten Zuleitungen für Vorwärts- und Rückwärtszählimpulse 1; 2. Die Schaltung in Fig. 1 besteht aus dem nach-triggerbaren Univibrator 8 und der erfindungsgemäßen Zusatzschaltung 3 bis 7. Als Flankenverzögerungsschaltung für den Ausgang des RS-Triggers 3 ist der Master-Slave-D-Trigger 6 eingesetzt, dessen D-Eingang a-n den wahren Ausgang des RS-Triggers 3 angeschlossen ist und dessen Takt eingang von den Zählimpulsleitunen 1; 2 über das ODER-Gatter 4 angesteuert wird0 Der wahre Ausgang des Triggers 6 ist durch eines der UND-Gatter 7 mit der Vorwärts-Zählimpulsleitung 1 verknüpft, der negierte Ausgang über das andere Gatter 7 mit der Rückwärts-Zählimpulsleitung. Die Ausgänge der Gatter 7 sind an die beiden ODER-verknüpften Eingänge des Univibrators 8 angeschlossen. Das gestrichelt eingezeichnete Verzögerungsglied 5 soll darauf hinweisen, daß durch schaltungstechnische Maßnahmen die korrekte Arbeitsweise des D-Triggers gewährleistet sein muß, d.h. die auslösende Taktflanke darf erst nach Stabilisierung der Information am D-Eingang wirksam werden. In Fig. 2 ist eine für die Realisierung mit ljandelsüblichen integrierten Schalt kreisen in TTL-Technik optimierte Schaltung dargestellt.Figures 1 and 2 show implementation options for the circuit for standstill control for a counting channel with separate supply lines for forward and countdown pulses 1; 2. The circuit in Fig. 1 consists of the post-triggerable Univibrator 8 and the additional circuit according to the invention 3 to 7. As an edge delay circuit the master-slave D-trigger 6 is used for the output of the RS trigger 3, its D input a-n is connected to the true output of RS trigger 3 and its Clock input from the counting pulse lines 1; 2 controlled via OR gate 4 wird0 The true output of the trigger 6 is through one of the AND gates 7 with the Forward counting pulse line 1 linked, the negated output via the other gate 7 with the downward counting pulse line. The outputs of the gates 7 are to the two OR-linked inputs of the Univibrator 8 connected. The dashed line Delay element 5 should indicate that by circuitry measures the correct functioning of the D trigger must be guaranteed, i.e. the triggering one The clock edge may only take effect after the information at the D input has stabilized. In Fig. 2 is one for the implementation with commercially available integrated circuit circles in TTL technology optimized circuit shown.

Der RS-Trigger wird hier durch die beiden kreuzgekoppelten NAND-Gatter 10 gebildet, die Flankenverzögerungsschaltung durch die beiden, jeweils an den wahren und den negierten Ausgang des 2S-Triggers angeschlossenen dynamischen Verzögerungsglieder (RC-Tiefpässe 12;13). Wird der gestrichelt eingezeichnete Abschalteingang 9 benutzt, entspricht bei H-Pegel die Wirkungsweise der Schaltung der beschriebenen. L-Pegel an diesem Eingang bewirkt dagegen, daß beide Ausgänge des RS-Triggers und damit die entsprechenden Eingänge der NAND-Gatter 10 ständig und unabhangig von Impulsen auf den Zuleitungen 1;2 auf H-Pegel liegen. Dadurch passiert jeder Zählimpuls die Zusatzschaltung zum Univibrator, die Zusatzschaltung wird also außer Wirkung gesetzt.The RS trigger is here through the two cross-coupled NAND gates 10, the edge delay circuit formed by the two, each to the true and the negated output of the 2S trigger connected dynamic delay elements (RC low-pass filters 12; 13). If the shutdown input 9 shown in dashed lines is used, If the level is high, the mode of operation of the circuit corresponds to that described. L level at this input, on the other hand, causes both outputs of the RS trigger and thus the corresponding inputs of the NAND gate 10 constantly and independently of pulses on leads 1; 2 are at H level. As a result, every counting pulse passes the Additional circuit to the univibrator, the additional circuit is therefore ineffective.

In aen Figuren 3 und 4 sind erfindungsgemäße Schaltungen für Zählkanäle mit einer gemeinsamen Taktleitung 14 und einer Richtungsumkehrleitung 15 gezeigt, die ebenfalls für den Aufbau mit handelsüblichen TTL-bzw. CMOS-Schaltkreisen angepaßt sind. In der Figur 3 dient als Flankenverzögerungsschaltung ein Master-Slave-D-Trigger, der in bekannter Art vom Master-Slave-JK-Trigger 16 und dem Negator 11 gebildet wird, da der erlorderliche D-Trigger als Standardbaustein nicht zur Verfügung steht. Der Abschalteingang 9 wirkt hier auf den R.ücksetzeingang des Triggers 16 und auf einen eingang des NAND-Gatters 10, welches zur Negierung des Richtunsumkehrsignals diente L-Pegel an diesem Eingang bewirkt wieder den Durcw6ang jedes Zählimpulses durch das untere NAND-Gatter 17 zum Univibrator 8.In aen FIGS. 3 and 4 there are circuits according to the invention for counting channels shown with a common clock line 14 and a direction reversal line 15, which are also used for the construction with commercially available TTL or. CMOS circuits adapted are. In FIG. 3, a master-slave D trigger serves as the edge delay circuit, which is formed in a known manner by the master-slave JK trigger 16 and the inverter 11 because the required D trigger is not available as a standard module. The shutdown input 9 acts here on the reset input of the trigger 16 and on an input of the NAND gate 10, which is used to negate the direction reversal signal If the L level is used at this input, each counting pulse will last through the lower NAND gate 17 to the univibrator 8.

Die Schaltung in der Fig. 4 verwendet als Flankenverzögerungsschaltung RC-Tiefpässe 12;13 als dynamische Verzögerungsglieder, wobei der erste Tiefpass direkt vom Richtungsumkehrsignal angesteuert wird, der zweite von dessen Negation durch das Gatter lOo Der Abschalteingang 9 ist hier an den zeiten Eingang des NAND-Gatters 10 angeschlossen und bewirkt bei L-Pegel die ständige Öffnung des unteren NAND-Gatters 17 und damit die Triggerung des Univibrators 8 durch jeden ankommenden Taktimpuls am zin~ang 14 unabhangig vom Pegel am Eingang 15.The circuit in Fig. 4 is used as an edge delay circuit RC low-pass filters 12; 13 as dynamic delay elements, the first low-pass filter is controlled directly by the direction reversal signal, the second by its negation through the gate lOo The shutdown input 9 is here at the time input of the NAND gate 10 and causes the lower NAND gate to open continuously when the level is low 17 and thus the Triggering of the univibrator 8 by every incoming one Clock pulse at zin ~ ang 14 independent of the level at input 15.

Die angegebenen Schaltungen sind für monolithische Integration geeignet, vor allem die mit D-Trigger als Verzögerungsschaltung ( für MOS-Technik kann u.U. die Variante mit dynamischen Speichern vorteilhafter seins )The specified circuits are suitable for monolithic integration, especially those with D-trigger as a delay circuit (for MOS technology it may be possible to the variant with dynamic memories may be more advantageous)

Claims

Claims 1. A method for standstill control of the measured variable in analog-to-digital converters with an up / down counting channel and a counting pulse source, in which a counting pulse in the forwards or backwards direction corresponds to an increment or corresponds to a decrement of the measured variable, by means of one of the counting pulse source controlled retriggerable univiibrators and an additional circuit, with one Standstill message is issued when the distance between two consecutive Counting pulses in any counting direction greater than the control time of the univibrator is then on when within the control time alternately one counting pulse arrives in a forward and a reverse direction, characterized in that the counting pulses with the directional information to the univibrator via the upstream Additional circuit are supplied in such a way that they are depending on the direction of one Gate circuit for counting up and one for counting down are routed to their gate signal by at least the counting pulse width and at most by the minimum distance of the Counting pulses delayed 2 direction information forms.

2. Circuit for implementing the method according to point 1 for up-down counting channels with separate supply lines for up and down counting pulses, characterized in that that the additional circuit for the retriggerable univibrator consists of an RS trigger, two AND gates each with two inputs and an edge delay circuit like this is formed that the S input of the RS trigger with one of the two counting pulse lines is connected and the R input with the other and that to the two AND gates the counting pulse lines and, via the delay circuit, the output of the RS trigger are connected in such a way that the delayed vYears output of the RS trigger with the counting pulses connected to the S input and the delayed negated Output is linked to the counting pulses connected to the R input and that the outputs of the two AND gates OR-linked to the trigger input of the univibrator are connected.

3. Circuit according to item 2, characterized in that the delay circuit is formed by a master-slave D-trigger, whose clock input is linked to the OR Counting pulse lines is connected and its D input with the variable output of the RS trigger as well as its driver and it negates the output with the two UitD gates are connected in such a way that the conditions according to point 2 are met.

4. Circuit according to item 2, characterized in that the delay circuit from two, between the true resp.

negated output of the RS trigger and the corresponding according to point 2 Input of the AND gate connected dynamic storage elements, preferably RC integration elements, the storage time constant of which preserves the respective logical level over a period of time according to the limits according to point 1 guaranteed.

5. Circuit for implementing the method according to point 1 for forward-backward Z. ählkanäl e with a common clock line and a direction reversal line, thereby characterized in that the additional circuit for the retriggerable univibrator from one Inverter, two AND gates with three inputs each and an edge delay circuit is formed in such a way that one input of each of the two UTTD gates connects to the clock line is connected and that the two remaining inputs of one AND gate to the true direct and delayed direction reversal signal and that of the other Negations are connected and that the outputs of the two AND gates are ORed are connected to the trigger input of the univibrator.

6. Circuit according to item 5, characterized in that the delay circuit is formed by a master-slave D-Urigger whose clock input to the clock line and whose D-Singang is connected to the direction reversal line and whose the true and negated output are each led to the AND gate to which the direction reversal line connected directly or via the inverter 0

7. Circuit according to point 5, characterized in that the delay circuit consists of two dynamic memory elements, preferably RC integration elements, whose inputs are connected to the direction reversal line once connected directly and the other via the inverter and their outputs are connected to the inputs of the AND gates according to point 5, their Storage time constant the maintenance of the respective logical level over a period of time guaranteed in accordance with the limits set out in point 1.

80 circuit according to points 2 to 7, characterized in that the additional connection to the retriggerable univibrator has an additional switch-off input contains,