DE2845006C2

DE2845006C2 - Oscillator tuning circuit

Info

Publication number: DE2845006C2
Application number: DE19782845006
Authority: DE
Inventors: Christoph Dr.-Ing. Malinowski; Heinz Ing.(grad.) 7100 Heilbronn Rinderle
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Malinowski Christopher W Dr-Ing Melbourne Be
Priority date: 1978-10-16
Filing date: 1978-10-16
Publication date: 1983-04-21
Also published as: DE2845006A1

Description

Die Erfindung betrifft eine Oszillatorabstimmschaltung mit einer Frequenzregelschleife, die einen Wandler, dem ein Referenzwechselsignal zugeführt wird, einen Oszillator und eine Steueranordnung aufweist, wobei bei der Steueranordnung ein Komparator vorgesehen ist, dem die Ausgangsspannung des Wandlers sowie eine veränderbare Steuerspannung zur Abstimmung des Oszillators zugeführt werden.The invention relates to an oscillator tuning circuit with a frequency control loop that includes a converter, to which an alternating reference signal is supplied, has an oscillator and a control arrangement, wherein a comparator is provided in the control arrangement to which the output voltage of the Converter and a variable control voltage for tuning the oscillator are supplied.

Eine derartige Oszillatorabstimmschaltung ist aus der DE-AS 22 33 724 bekannt. Durch die bekannte Schaltung soll eine temperatur- und spannungsbedingte Frequenzdrift des einzustellenden Oszillators infolge eines temperatur- und spannungsabhängigen Diskriminators vermieden und Temperatureinflüsse des Ab-Stimmpotentiometers ausgeschaltet werden. Bei der bekannten Schaltungsanordnung, die zum Einstellen der Frequenz in einem Oszillator mit spannungsabhängiger Kapazitätsdiodenabstimmung dient, wird die am Ausgang eines mittels eines elektronischen Schalters getasteten Diskriminators anliegende frequenzanaloge Gleichspannung in einem integrationsglied gespeichert und in einem Operationsverstärker mit einer von einem Abstimmpotentiometer abgegriffenen veränderbaren Spannung verglichen. Die Oszillatorfrequenz und eine Referenzfrequenz werden über eine Zeit-Multiplex-Schaltung mit elektronischen Schaltern in zyklischer Reihenfolge über einen von dem ersten elektronischen Schalter getasteten gemeinsamen Diskriminator je in eine analoge Gleichspannung umgewandelt, die überSuch an oscillator tuning circuit is known from DE-AS 22 33 724. With the familiar circuit should result in a temperature and voltage-related frequency drift of the oscillator to be set a temperature- and voltage-dependent discriminator avoided and temperature influences of the tuning potentiometer turned off. In the known circuit arrangement used for setting the Frequency in an oscillator with voltage-dependent varactor diode tuning is used, the output is an applied discriminator by means of an electronic switch DC voltage stored in an integrator and in an operational amplifier with one of one Tuning potentiometer tapped variable voltage compared. The oscillator frequency and a Reference frequencies are set using a time-division multiplex circuit with electronic switches in cyclic order via one of the first electronic Switch keyed common discriminator each converted into an analog DC voltage that is over

h") den zweiten synchrongesteuerten Schalter in zwei getrennte Integrationsglieder integriert werden. Die sich proportional den Tk- und den Spannungsschwankungseinflüssen des Diskriminators ändernden gespei-h ") the second synchronously controlled switch in two separate integration links are integrated. Which are proportional to the Tk and the voltage fluctuation influences of the discriminator changing stored

cherten Spannungen werden in einem Operationsverstärker miteinander verglichen. Die bekannte Oszillatorabstimmschaltung hat den Nachteil, daß die Geschwindigkeit der Frequenzregelschleife, bedingt durch die Verwendung des Zeit-Multiplex-Verfahrens, begrenzt ist Ein weiterer Nachteil der bekannten Schaltung besteht darin, daß Störspannungen, die der Betriebsspannung überlagert sind, durch die Regelschleife nicht schnell genug ausgeglichen werden können. Außerdem erfordert die bekannte Schaltung einen relativ hohen Aufwand.Guaranteed voltages are compared with one another in an operational amplifier. The well-known oscillator tuning circuit has the disadvantage that the speed of the frequency control loop, due to the Use of the time division multiplex method, limited Another disadvantage of the known circuit is that interference voltages that affect the operating voltage are superimposed, cannot be compensated quickly enough by the control loop. aside from that the known circuit requires a relatively high outlay.

Der Erfindung liegt die Aufgabe zugrunde, eine Oszillatorabstimmschaltung anzugeben, die ebenfalls keine temperaturbedingte Änderung der Frequenz des Oszillators aufweist, doch soll die Oszillatorabstimmschaltung nach der Erfindung eine wesentlich höhere Regelgeschwindigkeit als die bekannte Abstimmschaltung ermöglichen und außerdem einen geringeren Aufwand erfordern. Diese Aufgabe wird bei einer Oszillatorabstimmschaltung der eingangs erwähnten Art nach der Erfindung durch die kennzeichnenden Merkmale des Anspruches 1 gelöstThe invention is based on the object of specifying an oscillator tuning circuit that also has no temperature-related change in the frequency of the oscillator, but the oscillator tuning circuit should according to the invention a much higher control speed than the known tuning circuit enable and also require less effort. This task is performed by a Oscillator tuning circuit of the type mentioned according to the invention by the characterizing Features of claim 1 solved

Die Erfindung wird im folgenden an Ausführungsbeispielen näher erläutert.The invention is explained in more detail below using exemplary embodiments.

Die F i g. 1 zeigt eine Oszillatorabstimmschaltung nach der Erfindung. Bei dieser Oszillatorabstimmschaltung bildet der Wandler 47 mit der Steueranordnung 48 und dem Oszillator 49 eine Regelschleife. Dem Wandler 47 werden zwei Eingangssignale zugeführt, und zwar ein Referenzsignal von der Referenzquelle 50 sowie das Ausgangssignal des Oszillators 49. Das Oszillatorsignal speist die Mischstufe des Empfängers in bekannter Weise. An den Eingang eines Operationsverstärkers oder !Comparators 54, der die erste Steueranordnung 48 bildet, werden das Ausgangssignal des Wandlers 47 und das Signal einer zweiten Steueranordnung 56 gelegt.The F i g. 1 shows an oscillator tuning circuit according to the invention. In this oscillator tuning circuit the converter 47 forms a control loop with the control arrangement 48 and the oscillator 49. The converter 47 two input signals are supplied, namely a reference signal from the reference source 50 and the Output signal of the oscillator 49. The oscillator signal feeds the mixer stage of the receiver in a known manner Way. To the input of an operational amplifier or comparator 54, which controls the first control arrangement 48 forms, the output signal of the converter 47 and the signal of a second control arrangement 56 are applied.

Der Oszillator 49 der F i g. 1 besteht gemäß der F i g. 2 beispielwweise aus einem LC-Resonanzkreis, der von dem Transistor 7"zur Selbsterregung gebracht wird. Die Frequenz des Oszillators wird mittels der Varactordiode D vom Eingang 52 aus gesteuert. Das Ausgangssignal des Oszillators wird der Klemme 53 entnommen Anstelle des Oszillators der F i g. 2 kann beispielsweise auch ein gesteuerter Multivibrator oder /fC-Oszillator verwendet werden.The oscillator 49 of FIG. 1 consists according to FIG. 2, for example, from an LC resonant circuit that is self-excited by transistor 7 ″. The frequency of the oscillator is controlled by means of varactor diode D from input 52. The output signal of the oscillator is taken from terminal 53 instead of the oscillator in FIG 2, for example, a controlled multivibrator or / fC oscillator can also be used.

Die Schwingung des Oszillators wird durch den Transistor Terzeugt, wobei die Frequenz der erzeugten Schwingung der Resonanzfrequenz des Schwingkreises, bestehend aus den Elementen L und C, entspricht. Die Steuerung der Oszillatorfrequenz erfolgt durch Variation der Kapazität der Varactordiode D mittels der Steuerspannung (in Sperrichtung).The oscillation of the oscillator is generated by the transistor T, the frequency of the generated oscillation corresponding to the resonance frequency of the oscillating circuit, consisting of the elements L and C. The oscillator frequency is controlled by varying the capacitance of the varactor diode D by means of the control voltage (in the reverse direction).

Die Oszillatorabstimmschaltung nach der Erfindung ergibt einen linearen Zusammenhang zvischen der Oszillatorfrequenz des Oszillators 49 und dem Signal der zweiten Steueranordnung 56. Die zweite Steueranordnung 56 weist eine bekannte Addierschaltung 57 auf, die die Spannungen an den Knoten 58 und 59 addiert und der ersten Steueranordnung 48 zuführt. Während am Knoten 58 eine konstante Spannung anliegt, ändert sich die dem Knoten 59 zugeführte Spannung mit der Schleiferstellung des Potentiometers 60.The oscillator tuning circuit according to the invention results in a linear relationship between the Oscillator frequency of the oscillator 49 and the signal of the second control arrangement 56. The second control arrangement 56 has a known adding circuit 57 which adds the voltages at nodes 58 and 59 and the first control arrangement 48 supplies. While there is a constant voltage at node 58, changes the voltage supplied to node 59 changes with the wiper position of potentiometer 60.

Da die Referenzfrequenz konstant bleibt, wird die Frequenz für den Fall, daß der Wandler der Rege'schleife seine Eigenschaften nicht verändert, auf dem eingestellten Wert konstant gehalten. Für den Fall, daß eine Abweichung der Oszillatorfrequenz vom jeweiligen Sollwert auftritt, die darch negative Einflüsse wieSince the reference frequency remains constant, the frequency for the event that the converter of the Rege'schleife its properties not changed, kept constant at the set value. In case that a deviation of the oscillator frequency from the respective setpoint occurs, which has negative influences such as

z. B. Temperatureinwirkung oder Betriebsspannungsänderung verursacht wird, bewirkt diese Abweichung ebenfalls eine Abweichung vom Sollwert am Ausgang des Wandlers, die beim Vergleich mit der Steuerspannung eine von Null verschiedene Differenzspannung ergibt. Diese von Null verschiedene Differenzspannung bewirkt wiederum eine Frequenzänderung des Oszillators, und zwar derart, daß die unerwünschte Abweichung infolge des Selbstregeleffekts ausgeglichen wird.z. B. Effect of temperature or change in operating voltage is caused, this deviation also causes a deviation from the setpoint at the output of the converter which, when compared with the control voltage, has a differential voltage other than zero results. This non-zero differential voltage in turn causes a frequency change of the oscillator, in such a way that the undesired deviation is compensated due to the self-regulating effect.

Auf diese Weise werden negative Einflüsse wie Temperatur und Alterung der Bauelemente des Oszillators kompensiert bzw. unwirksam gemachtIn this way, negative influences such as temperature and aging of the components of the Oscillator compensated or made ineffective

Die Oszillatorabstimmschaltung der F i g. 1 ist somit ohne den zweiten Wandler 55 dann nicht optimal, wenn der Wandler 47 durch negative Einflüsse den Wandlungsgrad verändert. In diesem Fall würden sich entsprechende Frequenzänderungen ergeben, die auf diese negativen Einflüsse zurückzuführen sind. Weiterhin ist die Oszillatorfrequenz der Signalspannung der Signalquelle 51 proportional. Dies bedeutet für den Oszillatorkreis eine relativ kleinere Änderung gegenüber der Frequenzänderung der Eingangsschwingkreise, sofern die Oszillatorfrequenz gleich der Eingangsfrequenz plus der Zwischenfrequenz ist. Dieser Nachteil hätte ohne den zweiten Wandler 55 zur Folge, daß die Schaltung für eine direkte Skalenanzeige ungeeignet ist Bei Zwischenfrequenzänderungen und gleichem Empfangsfrequonzbereich müßte ohne den zweiten Wandler 55 jeweils ein anderes Spannungsverhältnis der Signalquelle eingestellt werden.The oscillator tuning circuit of FIG. 1 is therefore not optimal without the second converter 55 if the converter 47 changes the degree of conversion due to negative influences. In that case they would corresponding frequency changes result, which can be attributed to these negative influences. Farther the oscillator frequency of the signal voltage of the signal source 51 is proportional. This means for the Oscillator circuit a relatively smaller change compared to the frequency change of the input oscillating circuits, provided that the oscillator frequency is equal to the input frequency plus the intermediate frequency. This disadvantage without the second transducer 55 would result in the circuit being unsuitable for a direct dial display With intermediate frequency changes and the same reception frequency range a different voltage ratio of the signal source would have to be set without the second converter 55.

Zur Vermeidung der genannten Nachteile ist bei der Schaltung der F i g. 1 der zweite Wandler 55 vorgesehen, der eine Referenzspannung liefert und über die zweite Steueranordnung 56 die erste SteueranordnungTo avoid the disadvantages mentioned, FIG. 1 the second converter 55 is provided, which supplies a reference voltage and, via the second control arrangement 56, the first control arrangement

J5 48 ansteuert. Der zweite Wandler 55 bewirkt eine Kompensation der negativen Einflüsse.J5 48 activates. The second converter 55 causes a Compensation for negative influences.

Die Addierschaltung 57 der zweiten Steueranordnung ist so ausgelegt, daß die vom Schleifer des Potentiometers 60 zum Eingang der ersten Steueranordnung gelangende verstärkte Spannung der jeweiligen Empfangsfrequenz des Empfängers entspricht, und sie ist außerdem so ausgelegt, daß die an der Klemme 58 vorhandene Spannung durch die Addierschaltung so verstärkt wird, daß die am Eingang der ersten Steueranordnung 48 anliegende Spannung der Zwischenfrequenz entspricht. Die Addition beider Spannungskomponenten am Eingang der ersten Steueranordnung 48 entspricht dann der Oszillatorfrequenz des Empfängers. Bei Verwendung von Varactordioden mit gleicher Kennlinie kann die Steuerspannung für den Oszillator gleichzeitig zur Steuerung der Varactordioden der Eingangsabstimmkreise verwendet werden. Damit erreicht man den üblichen Gleichlauf bei entsprechendem Abgleich der Kreiselemente.The adding circuit 57 of the second control arrangement is designed so that the wiper of the potentiometer 60 reaching the input of the first control arrangement amplified voltage of the respective receiving frequency of the receiver corresponds, and it is also designed so that the at terminal 58 existing voltage is amplified by the adding circuit so that the input of the first Control arrangement 48 corresponds to the voltage applied to the intermediate frequency. The addition of both stress components at the input of the first control arrangement 48 then corresponds to the oscillator frequency des Recipient. When using varactor diodes with the same characteristic curve, the control voltage for the The oscillator can also be used to control the varactor diodes of the input tuning circuits. This achieves the usual synchronization with a corresponding adjustment of the circular elements.

Die F i g. 3 zeigt ein Blockschaltbild eines Wandlers nach der Erfindung. In seiner einfachsten Form besteht ein solcher Wandler aus einem Impulsprozessor 24. Bei der Anordnung der F i g. 3 ist dem Impulsprozessor 24 ein Integrator 25 nachgeschaltet, der dann nicht erforderlich ist, wenn keine Integration des Ausgangssignals des Impulsprozessors erforderlich ist. An die Eingänge 26, 27 und 28 des Impulsprozessors werden die zu verarbeitenden Impulssignale gelegt. Das am Ausgang 29 des Impulsprozessors erzeugte Ausgangssig..al wird durch den Integrator 25 geglättet und steht als Ausgangssignal am Ausgang 30 zur Verfügung. Zur Steuerung des Impulsprozessors 24 dient der Steuereingang 5.The F i g. 3 shows a block diagram of a converter according to the invention. In its simplest form there is such a converter consists of a pulse processor 24. In the arrangement of FIGS. 3 is the pulse processor 24 an integrator 25 is connected downstream, which is not required if there is no integration of the output signal of the pulse processor is required. At inputs 26, 27 and 28 of the pulse processor the pulse signals to be processed are placed. The output signal generated at the output 29 of the pulse processor is smoothed by the integrator 25 and is available as an output signal at the output 30. To the The control input 5 is used to control the pulse processor 24.

Der Wandler der Fig.4 weist gegenüber dem Wandler der Fig.3 zusätzlich zwei Impulsformer 31 und 32 sowie zwei Frequenzteiler 33 und 34 auf. Diese zusätzlichen Glieder sind erforderlich, wenn die Impulssignale für den Impulsprozessor 24 nicht von vornherein zur Verfügung stehen, sondern erst aufbereitet werden müssen. Im Beispiel der F i g. 4 ist der Wandler für zwei Eingangs-Wechselsignale ausgelegt. Bei mehr als zwei Eingangs-Wechselsignalen sind entsprechend mehr Impulsformer und Frequenzteiler erforderlich. Für bestimmte Anwendungszwecke sind die Frequenzteiler vorzugsweise programmierbar ausgebildet The converter in FIG. 4 additionally has two pulse shapers 31 compared to the converter in FIG and 32 and two frequency dividers 33 and 34. These additional links are required when the Pulse signals for the pulse processor 24 are not available from the start, but only processed Need to become. In the example of FIG. 4 the converter is designed for two input alternating signals. If there are more than two input alternating signals, there are correspondingly more pulse shapers and frequency dividers necessary. For certain application purposes, the frequency dividers are preferably designed to be programmable

Beim Wandler der Fig.4 wird das erste Eingangs-Wechselsignal mit der Frequenz f\, welches dem Eingang a des Impulsformers 31 zugeführt wird, durch diesen Impulsformer in ein entsprechendes Impulssignal mit der Frequenz f\ umgewandelt. Entsprechendes gilt für das zweite Eingangs-Wechselsignal mit der Frequenz h am Eingang b des Impulsformers 32, welches durch diesen Impulsformer in ein entsprechendes Impulssignal mit der Frequenz f₂ umgewandelt wird. Da der Impulsprozessor 24 nur einen bestimmten Frequenzbereich bzw. ein bestimmtes Frequenzverhältnis zwischen Eingangssignalen optimal verarbeiten kann, werden die beiden Frequenzteiler 33 und 34 benötigt, falls die Frequenzen /Ί und h der Eingangs-Wechselsignale zu hoch sind oder in einem für die Verarbeitung im Impulsprozessor ungeeigneten Verhältnis zueinander stehen. Die von den Frequenzteilern 33 und 34 gelieferten Impulssignale mit den Frequenzen hin und hin werden an die Eingänge 26 und 28 des Impulsprozessors 24 gelegt. Dem dritten Eingang 27 des Impulsprozessors 24 wird das Ausgangssignal des Impulsformers 32 zugeführt.In the converter of FIG. 4, the first alternating input signal with the frequency f \, which is fed to the input a of the pulse shaper 31, is converted by this pulse shaper into a corresponding pulse signal with the frequency f \ . The same applies to the second input alternating signal with the frequency h at the input b of the pulse shaper 32, which is converted by this pulse shaper into a corresponding pulse signal with the frequency f ₂ . Since the pulse processor 24 can only optimally process a certain frequency range or a certain frequency ratio between input signals, the two frequency dividers 33 and 34 are required if the frequencies / Ί and h of the input alternating signals are too high or in one for processing in the pulse processor are in an unsuitable relationship to one another. The pulse signals supplied by the frequency dividers 33 and 34 with the frequencies back and forth are applied to the inputs 26 and 28 of the pulse processor 24. The output signal of the pulse shaper 32 is fed to the third input 27 of the pulse processor 24.

Das Ausgangssignal des Impulsprozessors an seinem Ausgang 29 wird, wie bereits in Verbindung mit der F i g. 3 erläutert, an den Eingang des Integrators 25 gelegt. Der Ausgang 30 des Integrators liefert ein geglättetes Ausgangssignal. Der vierte Eingang 5 ist identisch mit dem Steuereingang 5 der vorhergehenden Anordnungen.The output signal of the pulse processor at its output 29 is, as already in connection with the F i g. 3, applied to the input of the integrator 25. The output 30 of the integrator delivers a smoothed output signal. The fourth input 5 is identical to the control input 5 of the previous one Arrangements.

Für einen erweiteren Anwendungsbereich weist der Wandler der Fig.5 im Speziallfall noch einen Phasenprozessor 35 auf. Beim Wandler der F i g. 5 hat dieser Phasenprozessor die beiden Eingänge 36 und 37. Dem Eingang 36 des Phasenprozessors 35 wird das zu steuernde Signal zugeführt Im Beispiel der Fig.5 ist dies das Ausgangs-Impulssignal des Impulsformers 31 mit der Frequenz f\. Dem Eingang 37 wird das Steuersignal zugeführt, welches im Beispiel der F i g. 5 vom Steuereingang 5 des Impulsprozessors 24 kommt Der Phasenprozessor 35 liefert an seinem Ausgang 38 ein Ausgangssignal, welches eine Phasenänderung gegenüber dem zu steuernden Signal (Eingang 36) entsprechend der Steuerwirkung des Steuersignals (Eingang 37) aufweistFor a wider area of application, the converter of FIG. 5 also has a phase processor 35 in a special case. In the converter of FIG. 5, this phase processor has the two inputs 36 and 37. The signal to be controlled is fed to the input 36 of the phase processor 35. In the example in FIG. 5, this is the output pulse signal of the pulse shaper 31 with the frequency f \. The control signal, which in the example of FIG. 5 comes from the control input 5 of the pulse processor 24. The phase processor 35 supplies at its output 38 an output signal which has a phase change compared to the signal to be controlled (input 36) according to the control effect of the control signal (input 37)

Die im Wandler verwendeten Impulsformer, Frequenzteiler sowie der Integrator sind übliche Schaltungsteile, die seit Jahren in der Technik Anwendung finden.The pulse shapers, frequency dividers and the integrator used in the converter are common circuit parts, which have been used in technology for years.

Der nach der Erfindung vorgesehene Impulsprozessor ist so ausgebildet, daß sein eines Ausgangs-Impulssignal die Anzahl der Impulse seines Ausgangssignals pro Zeiteinheit bestimmt während sein anderes Eingangs-Impulssignal die Breite der Impulse seines Ausgangssignals bestimmt Da das eine Eingangs-Impulssignal die Impulszahl des Ausgangssignals des Impulsprozessors beeinflußt und da die Impulsbreite des Ausgangssignals des Impulsprozessors proportional zur Periodendauer des die Impulsbreite bestimmenden Eingangssignals ist, ist die Änderung der Gleichkomponente des Ausgangssignals des Impulsprozessors proportional zur Frequenz des einen Eingangssignals und umgekehrt proportional zur Frequenz des anderen Eingangssignals. Da die Impulsbreite der Periodendauer des die Impulsbreite bestimmenden EingangssignalsThe pulse processor provided according to the invention is designed so that its one output pulse signal the number of pulses of its output signal per unit of time determines while its other Input pulse signal determines the width of the pulses of its output signal. Da is the one input pulse signal influences the number of pulses of the output signal of the pulse processor and since the pulse width of the The output signal of the pulse processor is proportional to the period of the pulse that determines the pulse width Input signal, the change in the DC component of the output signal of the pulse processor is proportional to the frequency of one input signal and inversely proportional to the frequency of the other Input signal. Since the pulse width of the period of the input signal determining the pulse width

ίο proportional ist und die Periodendauer umgekehrt proportional der Signalfrequenz ist, ist die Änderung der Gleichkomponente des Impulsprozessor-Ausgangssignals umgekehrt proportional zur Frequenz des die Impulsbreite bestimmenden Eingangssignals.ίο is proportional and the period is reversed is proportional to the signal frequency, is the change in the DC component of the pulse processor output signal inversely proportional to the frequency of the input signal determining the pulse width.

Ein Impulsprozessor mit den oben genannten Merkmalen läßt sich beispielsweise durch die Kombination von drei Anordnungen, die z. B. Flip-Flops mil den nachfolgend genannten Eigenschaften sind, oder durch die Kombination von Anordnungen mit den nachfolgend geschilderten Eigenschaften lösen. Zwei der drei Flip-Flops sind einander gleich, und zwar sind es sogenannte D-Flip-Flops, die die Eigenschaft haben, daß ein Flankenanstieg eines Clock-Signals am Clock-Eingang einem am Dateneingang D vorhandenen Signalwert auf den Ausgang Q des Flip-Flops überträgt. Die beiden Flip-Flops müssen weiterhin die Eigenschaft haben, daß ein Impuls am Reset-Eingang des Flip-Flop am Ausgang Q auf Null setzt. Im nachfolgend beschriebenen Beispiel löst beispielsweise die positive Flanke eines Clock-Signals die Signalübertragung und eine positive Flanke des Reset-Signals die Löschung aus. Das dritte Flip-Flop ist ein sogenanntes /^-Flip-Flop, welches die Eigenschaft hat, daß die Frequenz seines Clock-Signals geteilt wird, wenn an den J- und Κ-Eingängen ein entsprechendes Logiksignal anliegt. Im nachfolgend beschriebenen Ausführungsbeispiel handelt es sich um ein positives Logik-Signal.A pulse processor with the features mentioned above can be, for example, by the combination of three arrangements, the z. B. flip-flops with the following properties, or solve them by combining arrangements with the properties outlined below. Two of the three flip-flops are identical to each other, namely so-called D flip-flops, which have the property that a rising edge of a clock signal at the clock input changes a signal value present at data input D to output Q of the flip-flops. Flops transfers. The two flip-flops must also have the property that a pulse at the reset input of the flip-flop sets the Q output to zero. In the example described below, for example, the positive edge of a clock signal triggers the signal transmission and a positive edge of the reset signal triggers the deletion. The third flip-flop is a so-called / ^ - flip-flop, which has the property that the frequency of its clock signal is divided when a corresponding logic signal is applied to the J and Κ inputs. In the exemplary embodiment described below, it is a positive logic signal.

Die F i g. 6 zeigt einen erfindungsgemäßen Impulsprozessor. Der Impulsprozessor der F i g. 6 besteht aus den genannten drei Flip-Flops (39, 40, 41) und aus einem Inverter 42. Beim Impulsprozessor der Fig.6 ist das Flip-Flop 39 ein bekanntes Flip-Flop vom Typ /AC-Master-Slave, während die beiden anderen Flip-Flops 40 und 41 bekannte D-Flip-Flops sind. Das eine Eingangs-Imptlssignal für den Impulsprozessor wird nach der F i g. 6 dem Clock-Eingang des Flip-Flops 39 zugeführt. Die beiden Eingänge / und K des Flip-Flops 39 sind mit dem nicht invertierenden Ausgang Q des Flip-Flops 41 verbunden. Der invertierende Ausgang Q des Flip-Flops 39 ist mit dem Clock-Eingang des Flip-Flops 40 verbunden. Der nicht invertierende Ausgang (? des Flip-Flops 40 ist mit dem Reset-Eingang des Fiip-Fiops 4i verbunden. Der nicht invertierende Ausgang Q des Flip-Flops 39 ist der Ausgang des Impulsprozessors. Die Eingänge D der Flip-Flops 40 und 41 sowie der Vcc-Eingang des Flip-Flops 39 sind Steuereingänge, die miteinander verbunden sind. Der Reset-Eingang des Flip-Flops 40 wird über den Inverter 42 angesteuert.The F i g. 6 shows a pulse processor according to the invention. The pulse processor of FIG. 6 consists of the three mentioned flip-flops (39, 40, 41) and an inverter 42. In the pulse processor of FIG. 6, the flip-flop 39 is a known flip-flop of the / AC master-slave type, while the the other two flip-flops 40 and 41 are known D-type flip-flops. The one input Imptlssignal for the pulse processor is shown in FIG. 6 is fed to the clock input of the flip-flop 39. The two inputs / and K of the flip-flop 39 are connected to the non-inverting output Q of the flip-flop 41. The inverting output Q of the flip-flop 39 is connected to the clock input of the flip-flop 40. The non-inverting output (? Of the Flip-flop 40 is connected to the reset input of the Fiip-Fiops 4i. The non-inverting output Q of flip-flop 39 is the output of the pulse processor. The inputs D of the flip-flops 40 and 41 and the Vcc input of flip-flop 39 are control inputs which are connected to one another.

Die F i g. 7 zeigt einen Logikplan. Die in dieser Figur dargestellten Eingangs-Impulssignale A und B haben bereits ein solches Frequenzverhältnis, daß sie unmittelbar an die Eingänge eines Impulsprozessors nach der Erfindung gelegt werden können, um an seinem Ausgang die gewünschte Frequenzabhängigkeit seines Ausgangssignals von den Eingangssignalen zu erzielen. Legt man das Impulssignal A der F i g. 7 an den Eingang des Flip-Flops 41 der F i g. 6, so setzt die positiveThe F i g. 7 shows a logic diagram. The input pulse signals A and B shown in this figure already have such a frequency ratio that they can be applied directly to the inputs of a pulse processor according to the invention in order to achieve the desired frequency dependence of its output signal on the input signals at its output. If one puts the pulse signal A of FIG. 7 to the input of the flip-flop 41 of FIG. 6, so continues the positive

Flanke dieses Signals zum Zeitpunkt ti entsprechend dem Impulssignal C der F i g. 7 den Ausgang Q des Flip-Flops 41 auf den Level, der an seinem Eingang D anliegt und der dem Logikpegel 1 entspricht. Dadurch wird auch der /K-Ein^ang des Flip-Flops 39 auf den Logikpegel 1 gesetzt und das Flip-Flop 39 für eine binäre Frequenzteilung des Clock-Signals vorbereitet. Wenn nun am Clockeingang des Flip-Flops 39 eine positive Flanke des Signals ßder F i g. 7 eintrifft, so wird der Ausgang Q dieses Flip-Flops zum Zeitpunkt h entsprechend dem Impulssignal D auf den Logikpegel 1 gesetzt. Dieser Zustand hält an, bis die nächste positive Flanke des Clocksignals (SJ eintrifft. Wenn am Ausgang Q des Flip-Flops 39 zum Zeitpunkt f3 eine negative Flanke auftritt, so entsteht zum gleichen Zeitpunkt an seinem invertierenden Ausgang Q ein positiver Impuisanstieg entsprechend dem Signal £, der dem Clock-Eingang des Flip-Flops 40 zugeführt wird und dadurch am Ausgang Q des Flip-Flops 40 entsprechend dem Signal F den Logikpegel 1 erzeugt. Dieser Impuls am Ausgang Q des Flip-Flops 40 wird dem Reset-Eingang des Flip-Flops 41 zugeführt und bewirkt eine Nullsetzung des Logikpegels am Ausgang Q des Flip-Flops 41. Da der Ausgang Q des Flip-Flops 41 mit dem /- und /C-Eingang des Flip-Flops 39 verbunden ist, wird durch die Nullsetzung des Logikpegels am Ausgang ζ)des Flip-Flops 41 das Flip-Flop 39 an seinem Ausgang <? ebenfalls auf Null gesetzt. Der geschilderte Impulsablauf wiederholt sich ständig beim Eintreffen einer neuen positiven Impulsflanke am Clock-Eingang desF!ip-Flops41.Edge of this signal at time ti corresponding to the pulse signal C of FIG. 7 the output Q of the flip-flop 41 to the level which is applied to its input D and which corresponds to the logic level 1. This also sets the / K input of the flip-flop 39 to logic level 1 and prepares the flip-flop 39 for a binary frequency division of the clock signal. If now at the clock input of the flip-flop 39 a positive edge of the signal ßder F i g. 7 arrives, the output Q of this flip-flop is set to logic level 1 at time h in accordance with the pulse signal D. This state lasts until the next positive edge of the clock signal (SJ arrives. If a negative edge occurs at the output Q of the flip-flop 39 at the time f3, a positive pulse increase corresponding to the signal £ occurs at its inverting output Q at the same time , which is fed to the clock input of the flip-flop 40 and thereby generates the logic level 1 at the output Q of the flip-flop 40 according to the signal F. This pulse at the output Q of the flip-flop 40 is the reset input of the flip-flop 40 Flops 41 supplied and causes the logic level at the output Q of the flip-flop 41. Since the output Q of the flip-flop 41 is connected to the / - and / C input of the flip-flop 39, the zeroing of the logic level at the output ζ) of the flip-flop 41 the flip-flop 39 at its output <? also set to zero. The described pulse sequence repeats itself continuously when a new positive pulse edge arrives at the clock input of the F! Ip-flop41.

Durch die geschilderte Logikverknüpfung wird bewirkt, daß jedem einzelnen Λ-Impuls entsprechend der Darstellung der F i g. 7 nur ein D-Impuls zugeordnet ist. Diese Zuordnung ist unabhängig von der Länge der /4-Impulse. Weiterhin ist der Fig. 7 zu entnehmen, daß die Breite der D-Impulse gleich der Periodendauer des Signals B ist Im Beispiel der F i g. 7 ist die Periodendauer des Signals B gleich der Zeitdifferenz von f₃ und f₂.The described logic combination has the effect that each individual Λ-pulse according to the representation of the F i g. 7 only one D-pulse is assigned. This assignment is independent of the length of the / 4 pulses. It can also be seen from FIG. 7 that the width of the D pulses is equal to the period of the signal B in the example of FIG. 7, the period of signal B is equal to the time difference between f ₃ and f ₂ .

Der Inverter 42 des Impulsprozessors der F i g. 6 hat die Aufgabe, das am Eingang 27 zugeführte Signal — bei der Anordnung der Fig.6 das ß-Signal — zu invertieren und dann dem Reset-Eingang des Flip-Flops 40 zuzuführen. Aus dem B-Signal wird durch diese Invertierung das G-Signal der Fig.7. Durch ein Steuersignal am Eingang 5 wird die Impulshöhe des am Ausgang 29 vorhandenen Impulsprozessor-Ausgangssignals gesteuert Dadurch wird auch eine Steuerung der Gleichkomponente dieses Ausgangssignals erzieltThe inverter 42 of the pulse processor of FIG. 6 has the task of the signal fed to input 27 - at the arrangement of Figure 6, the ß-signal - to invert and then feed to the reset input of the flip-flop 40. This turns the B signal into Inversion of the G signal of Fig. 7. A control signal at input 5 determines the pulse height of the am Output 29 existing pulse processor output signal is controlled DC component achieved this output signal

Der Logikplan der F i g. 8 enthält zusätzlich zu dem Logikplan der F i g. 7 noch die Signale H, I, K und L Aus diesen Signalen werden die Signale der Fig.7 durch Impulsformung bzw. Frequenzteilung hergestelltThe logic diagram of FIG. 8 contains in addition to the logic diagram of FIG. 7 nor the signals H, I, K and L. The signals of FIG. 7 are produced from these signals by pulse shaping or frequency division

Das Signal //der F i g. 8 ist das erste Eingangs-Wechselsignal am Eingang a des Wandlers der F i g. 4 und das Signal / der F i g. 8 ist das zweite Eingangs-Wechselsignal am Eingang b des Wandlers der F i g. 4.The signal // the F i g. 8 is the first input alternating signal at input a of the converter in FIG. 4 and the signal / the FIG. 8 is the second input alternating signal at input b of the converter in FIG. 4th

Der Phasenprozessor der F i g. 5 besteht gemäß der F i g. 9 beispielsweise aus einem J?C-Glied, und einem Komparator 43. Das /?C-Glied hat die Aufgabe, aus einem rechteckförmigen Impulssignal, welches am Eingang des Phasenprozessors zugeführt wird, ein sägezahnförmiges Impulssignal zu erzeugen. Durch Vergleich dieses sägezahnförmigen Impulssignals mit einem von außen zugeführten Steuersignal am Eingang des !Comparators 43 wird der Komparator in die eine Richtung geschaltet, wenn das Sägezahnsignal das Steuersignal übersteigt. Unterschreitet dagegen das Sägezahnsignal das Steuersignal, so wird der Komparator in die andere Richtung geschaltet. Dadurch entsteht ein Komparator-Ausgangssignal, das dem Clock-Eingang des D- Flip-Flops 44 zugeführt wird. Das D-Flip-Flop erzeugt an seinem Ausgang Q ein Impulssignal, dessen Phase von der Steuerspannung am Komparator bestimmt wird.The phase processor of FIG. 5 consists according to FIG. 9, for example, from a J? C element and a comparator 43. The /? C element has the task of generating a sawtooth-shaped pulse signal from a square-wave pulse signal which is fed to the input of the phase processor. By comparing this sawtooth-shaped pulse signal with an externally supplied control signal at the input of the comparator 43, the comparator is switched in one direction when the sawtooth signal exceeds the control signal. If, on the other hand, the sawtooth signal falls below the control signal, the comparator is switched in the other direction. This produces a comparator output signal which is fed to the clock input of the D flip-flop 44. The D flip-flop generates a pulse signal at its output Q , the phase of which is determined by the control voltage on the comparator.

Die F i g. 10 zeigt den Verlauf der Glcicnkomponente des Wandlerausgangssignals in Abhängigkeit vom Verhältnis F]Zf₂, wobei f\ die Frequenz des ersten Eingangs-Wechselsignals und h die Frequenz des zweiten Eingangs-Wechselsignals ist. Gemäß der Fig. 10 ergibt sich die Gleichkomponente V des Wandlerausgangssignals aus der BeziehungThe F i g. 10 shows the course of the equilibrium component of the converter output signal as a function of the ratio F] Zf ₂ , where f \ is the frequency of the first input alternating signal and h is the frequency of the second input alternating signal. According to FIG. 10, the DC component V of the converter output signal results from the relationship

V = A + B ■ f\lh- Die Konstante A ergibt sich aus dem Schnittpunkt der Kennlinie mit der Ordinate. Die Konstante B entspricht der Steigung der Kennlinie. Die Frequenz /, ist die Frequenz des ersten Eingangs-Wechselsignals und die Frequenz F₂ die Frequenz des zweiten Eingangs-Wechselsignals.
Wie aus der Fig. 10 und auch aus der Beziehung V = A + B ■ f \ lh- The constant A results from the intersection of the characteristic with the ordinate. The constant B corresponds to the slope of the characteristic. The frequency / is the frequency of the first input alternating signal and the frequency F _{2 is} the frequency of the second input alternating signal.
As from FIG. 10 and also from the relationship

V = A + B ■ F₁Zf₂ hervorgeht, besteht ein linearer Zusammenhang zwischen der Änderung der Gleichkomponente V und dem Frequenzverhältnis F]Zf₂. Dies ist gleichbedeutend damit, daß die Änderung der Gleichkomponente V proportional zum Verhältnis f\lfi erfolgt Dieser Zusammenhang bzw. diese Beziehung kann im allgemeinen über einen großen Frequenzbereich erreicht werden. Selbst Abweichungen von der Gerade der Fig. 10 ergeben wesentliche Verbesserungen gegenüber bekannten Anordnungen. Wie die Beziehung V = A + B ■ /i//₂ zeigt, bleibt die Abhängigkeit der Gleichkomponente vom Frequenzverhältnis auch dann erhalten, wenn die Differenz zwischen f] und h konstant bleibt Für die Frequenz des Oszillatorsignals gilt dasselbe, d. h, die Ausgangsfrequenz des Oszillators ändert sich mit dem Frequenzverhältnis selbst dann, wenn die Differenz zwischen /1 und F₂ konstant bleibt. V = A + B ■ F ₁ Zf ₂ , there is a linear relationship between the change in the constant component V and the frequency ratio F] Zf ₂ . This is synonymous with the fact that the change in the constant component V is proportional to the ratio f \ lfi. This relationship or this relationship can generally be achieved over a large frequency range. Even deviations from the straight line in FIG. 10 result in significant improvements over known arrangements. As the relationship V = A + B ■ / i // ₂ shows, the dependence of the constant component on the frequency ratio is retained even if the difference between f] and h remains constant. The same applies to the frequency of the oscillator signal, ie. That is, the output frequency of the oscillator changes with the frequency ratio even if the difference between / 1 and F ₂ remains constant.

Die F i g. 11 zeigt das Ausgangs-Impulssignal 45 des Impulsprozessors. Durch Integration des Impulssignals 45 erhält man das Signal 46 der Fig. 12, das Schwankungen aufweist, die vom Grad der Integration (Glättung) abhängen. Eine ideale Glättung würde die gestrichelte Linie 46* ergeben. Die gestrichelte Linie 46a ist die Gleichkomponente des Ausgangssignals, von der im Vorhergehenden immer die Rede ist Diese Gleichkomponente würde beispielsweise von einem Drehspulinstrument angezeigt werden, das bekanntlich den Mittelwert anzeigtThe F i g. 11 shows the output pulse signal 45 of the Pulse processor. By integrating the pulse signal 45, the signal 46 of FIG. 12 is obtained Has fluctuations that depend on the degree of integration (smoothing). An ideal smoothing would be the dashed line 46 * result. The dashed line 46a is the DC component of the output signal, which is always mentioned above. This DC components would be displayed, for example, by a moving coil instrument that is known to displays the mean value

Hierzu 7 Blatt ZeichnungenIn addition 7 sheets of drawings

Claims

Patent claims:

1. oscillator tuning circuit with a frequency control loop, one converter, to which an alternating reference signal is fed, an oscillator and a control arrangement, a comparator being provided in the control arrangement is to which the output voltage of the converter and an unchangeable control voltage for tuning of the oscillator, characterized in that a second converter (55) is provided to which the reference alternating signal is fed, and that a second control arrangement (56) is provided to which the output DC signal of the second converter (55) is fed and whose output signal is used to tune the oscillator (49) and the first control arrangement (48) is fed.

2. oscillator tuning circuit according to claim 1, characterized in that the converter (47, 55) are designed such that they provide a constant component that depends on the Ratio of the frequencies of the oscillator signal and one fed to the input of the converter Reference signal changes

3. oscillator tuning circuit according to claim 1 or 2, characterized in that the change the direct component proportional to the ratio of the frequencies of the two input alternating signals he follows.

4. Oscillator tuning circuit according to one of claims 1 to 3, characterized in that the DC component changes according to the relationship V = A + B ■ f \ lf ₂ , where V is the DC component, A and B constants, / i is the frequency of the first input -Change signal and / _{2 is} the frequency of the second input alternation signal.

5. oscillator tuning circuit according to one of claims 1 to 4, characterized in that the Converter (47, 55) are designed such that when two input alternating signals are applied Change in the direct component of its output signal as a function of these two input alternating signals only when the frequency ratio of the two input alternating signals changes and then done proportionally to this ratio.

6. oscillator tuning circuit according to one of claims 1 to 5, characterized in that the Converter (47,55) are designed such that the frequency ratio to which the change in DC component of the output signal occurs proportionally, reverses when the two inputs of the Converter for the two input signals are swapped.

7. oscillator tuning circuit according to one of claims 1 to 6, characterized in that the Converter (47, 55) have a pulse processor (24).

8. oscillator tuning circuit according to one of claims 1 to 7, characterized in that the Converter (47,55) have an integrator (25) which is connected downstream of the pulse processor (24).

9. oscillator tuning circuit according to one of claims 1 to 8, characterized in that the Converter (47, 55) in the event that their input alternating signals are not received from the pulse processor (24) Processable pulse signals are, pulse shaper (31,

32) that convert the input alternating signals into pulse signals.

10. oscillator tuning circuit according to one of claims 1 to 9, characterized in that the Converter (47, 55) the pulse processor (24) have upstream frequency dividers (33, 34) which the supply the frequencies required for the pulse processor.

11. oscillator tuning circuit according to claim 10, characterized in that the frequency dividers (33, 34) are designed to be programmable.

12. Oscillator tuning circuit according to one of claims 1 to 11, characterized in that the pulse processor (24) is designed such that its one input pulse signal is the number of Pulses of its output signal per unit of time and its other input pulse signal the width of the Impulses of its output signal determined

13. Oscillator tuning circuit according to one of claims 1 to 12, characterized in that the pulse processor (24) has three flip-flops (39,40,41), two of which have the property that a rising edge of a clock signal at its clock input an existing one at its data input The signal value is transmitted to its output and that a pulse at its reset input causes the Set the flip-flop to zero at the output, while the third flip-flop has the property that the Frequency of its clock signal is divided if a corresponding logic signal is at its inputs is applied.