DE2844939A1

DE2844939A1 - Frequency synthesiser with converter and control - includes oscillator connected to form control loop producing signals free of noise

Info

Publication number: DE2844939A1
Application number: DE19782844939
Authority: DE
Inventors: Christoph Dr Ing Malinowski; Heinz Ing Grad Rinderle
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1978-10-16
Filing date: 1978-10-16
Publication date: 1980-04-17

Abstract

The frequency synthesiser has a converter, a control and an oscillator. The converter, the control and the oscillator are connected to form a control loop. The control consists of a comparator or operational amplifier. A reference signal source is provided. The converter is supplied with the reference signal and with the oscillator signal. The converter is constructed so that it generates a dc component dependent on the ratio of the two frequencies at its inputs. This dependency may be proportionality or a specified functional relationship.

Description

Frequenz synthesizer Frequency synthesizer

Frequenzsynthesizer haben bekanntlich die Aufgabe, aus einem Referenzsignal vorgegebener Frequenz durch eine digitale Aufbereitung - im einfachsten Fall durch Frequenzteiler - ein Signal mit einer gewünschten Frequenz zu erzeugen. Infolge der digitalen Aufbereitung liefern bekannte Frequenzsynthesizer ein Ausgangssignal, das außer der gewünschten Frequenz noch eine Vielzahl unerwünschter Störsignale aufweist, die für viele Anwendungszwecke störend sind.As is known, the task of frequency synthesizers is to generate a reference signal given frequency through digital processing - in the simplest case through Frequency divider - to generate a signal with a desired frequency. As a result the digital processing, known frequency synthesizers provide an output signal, In addition to the desired frequency, this also includes a large number of unwanted interfering signals has, which are troublesome for many purposes.

Der Erfindung liegt die Aufgabe zugrunde, einen Frequenzsynthesizer anzugeben, der ein von Störsignalen befreites Frequenz signal liefert. Diese Aufgabe wird durch einen Frequenzsynthesizer gelöst, der einen Wandler, eine Steueranordnung und einen Oszillator aufweist.The invention is based on the object of a frequency synthesizer indicate that delivers a freed from interfering signals frequency signal. This task is achieved by a frequency synthesizer, which has a converter, a control arrangement and an oscillator.

Der Wandler, die Steueranordnung und der Oszillator sind zu einer Regelschleife verbun&en. Die Steueranordnung besteht beispielsweise aus einen Komparator oder Operationsverstärker. Außer der Regelschleife ist eine Referenzsignalquelle vorgesehen, die den einen Eingang des Wandlers speist, während der andere Wandlereingang durch das Oszillatorsignal gespeist wird.The converter, the control arrangement and the oscillator are one Connected control loop. The control arrangement consists, for example, of one Comparator or operational amplifier. In addition to the control loop, there is a reference signal source provided, which feeds one input of the converter, while the other converter input is fed by the oscillator signal.

Der Wandler ist derart ausgebildet, daß er eine Gleichkomponente liefert, die sich in Abhängigkeit vom Verhältnis der Frequenzen des Oszillatorsignals und des ebenfalls an seinem Eingang zugeführten Referenzsignals ändert. Die Änderung der Gleichkomponente des Wandlerausgangssignals erfolgt vorzugsweise proportional zum Verhältnis der Frequenzen des Oszillatorsignals und des Referenzsignals. Die Gleichkomponente des Wandlerausgangssignals ändert sich vorzugsweise entsprechend der Beziehung V = A + 3 . f1/f2, wobei V die Gleichkomponente, A und B Konstanten, 1 die Frequenz des Referenzsignals und f2 die Frequen des Oszillatorsignals sind.The converter is designed in such a way that it supplies a constant component, which depends on the ratio of the frequencies of the oscillator signal and of the reference signal also fed to its input changes. The change the DC component of the converter output signal is preferably carried out proportionally to the ratio of the frequencies of the oscillator signal and the reference signal. the The DC component of the converter output signal preferably changes accordingly the relation V = A + 3. f1 / f2, where V is the constant component, A and B are constants, 1 is the frequency of the reference signal and f2 is the frequencies of the oscillator signal.

Außer dem Wandler der Regelschleife ist noch ein zweiter Wandler vorgesehen, der die Steueranordnung ansteuert.In addition to the converter of the control loop, a second converter is provided, which controls the control arrangement.

Der zweite Wandler erhält sein eines Eingangssignal von einer Referenzsignalquelle und sein zweites ingangssignal von einem Frequenzteiler, der das Referenzsignal teilt.The second converter receives its one input signal from a reference signal source and its second input signal from a frequency divider which is the reference signal Splits.

Die Erfindung wird im folgenden an Ausführungsbeispielen näher erläutert.The invention is explained in more detail below using exemplary embodiments.

Die Figur 1 zeigt einen Frequenzsynthesizer nach der Erfindung. Beim Frequenzsynthesizer der Figur 1 bilden der Wandler 82, die Steueranordnung 85 und der Oszillator 86 eine Regelschleife. Die Steueranordnung der Figur 1 besteht aus einem Komparator oder Operationsverstärker. Der eine Eingang des Wandlers 82 wird von einer Referenzsignalquelle 82 gespeist, während das zweite Eingangssignal für den Wandler 82 vom Oszillator 86 geliefert wird.FIG. 1 shows a frequency synthesizer according to the invention. At the Form the frequency synthesizer of FIG the transducer 82, the control arrangement 85 and the oscillator 86 a control loop. The control arrangement of Figure 1 consists from a comparator or operational amplifier. One input of the transducer 82 is fed from a reference signal source 82, while the second input signal for the converter 82 from the oscillator 86 is supplied.

Außer dem Wandler 82 ist noch ein zweiter Wandler 83 vorgesehen, dessen einer Eingang vom Referenzsignal der Referenzsignalquelle 81 und dessen anderer Eingang von einem geteilten Referenzsignal angesteuert wird, welches von Frequenzteiler 84 aus dem Referenzsignal gewonnen wird. Die beiden Wandlerausgangssignale werden an den Eingang des Komparators der Steueranordnung 85 gelegt.In addition to the converter 82, a second converter 83 is also provided one input from the reference signal of the reference signal source 81 and the other Input is controlled by a divided reference signal, which is controlled by frequency divider 84 is obtained from the reference signal. The two converter output signals are applied to the input of the comparator of the control arrangement 85.

Beim Frequenzsynthesizer der Figur 1 wird im Oszillator 86 eine Oszillatorfrequenz erzeugt, die gleich der geteilten Eingangsfrequenz ist. Verwendet man als Oszillator 86 einen LC-Oszillator, so kann durch seinen Resonanzkreis ein von Störungen befreites Frequenzsignal erzeugt werden, wenn die Resonanzfrequenz des LC-Kreises entsprechend eingestellt ist. Wird der Schwingkreis durch die Selbstregelung des Regelkreises auf die Teilerfrequenz eingestellt, so entsteht als Ausgangssignal ein Signal mit nur einer Frequenz, nämlich der Teilerfrequenz, welches von allen Störsignalen befreit ist.In the frequency synthesizer of FIG. 1, an oscillator frequency is used in the oscillator 86 which is equal to the divided input frequency. Used as an oscillator If an LC oscillator is used, a resonance circuit enables a Frequency signal can be generated when the resonance frequency of the LC circuit is appropriate is set. Becomes the resonant circuit through the self-regulation of the control circuit set to the divider frequency, the output signal is produced a Signal with only one frequency, namely the divider frequency, which of all interfering signals is exempt.

Die Figur 2 zeigt ein Blockschaltbild eines Wandlers nach der Erfindung. In seiner einfachsten Form besteht ein solcher Wandler aus einem Impulsprozessor 24. Bei der Anordnung der Figur 2 ist dem Impulsprozessor 24 ein Integrator 25 nachgeschaltet, der dann nicht erforderlich ist, wenn keine Integration des Ausgangssignals des Impulsprozessors erforderlich ist. An die Eingänge 26, 27 und 28 des Impulsprozessors werden die zu verarbeitenden Impulssignale gelegt. Das am Ausgang 29 des Impulsprozessors erzeugte Ausgangssignal wird durch den Integrator 25 geglättet und steht als Ausgangssignal am Ausgang 30 zur Verfügung. Zur Steuerung des Impulsprozessors 24 dient der Steuereingang 5.FIG. 2 shows a block diagram of a converter according to the invention. In its simplest form, such a transducer consists of a pulse processor 24. In the arrangement of Figure 2, the pulse processor 24 is followed by an integrator 25, which is not required if there is no integration of the output signal of the Pulse processor is required. To inputs 26, 27 and 28 of the pulse processor the pulse signals to be processed are applied. That at output 29 of the pulse processor The output signal generated is smoothed by the integrator 25 and is available as an output signal available at output 30. The control input is used to control the pulse processor 24 5.

Der Wandler der Figur 3 weist gegenüber dem Wandler der Figur 2 zusätzlich zwei Impulsformer 31 und 32 sowie zwei Frequenzteiler 33 und 34 auf. Diese zusätzlichen Glieder sind erforderlich, wenn die Impuls signale für den Impulsprozessor 24 nicht von vornherein zur Verfügung stehen, sondern erst aufbereitet werden müssen. Im Beispiel der Figur 3 ist der Wandler für zwei Eingangs-Wechselsignale ausgelegt. Bei mehr als zwei Eingangs-Wechselsignalen sind entsprechend mehr Impulsformer und Frequenzteiler erforderlich. Für bestimmte Anwendungszwecke sind die Frequenzteiler vorzugsweise programmierbar ausgebildet.The converter in FIG. 3 has an additional feature compared to the converter in FIG two pulse shapers 31 and 32 and two frequency dividers 33 and 34. These additional Members are required when the pulse signals for the pulse processor 24 are not are available from the start, but have to be processed first. in the The example of FIG. 3 is the converter for two Input alternating signals designed. If there are more than two input alternating signals, there are correspondingly more pulse shapers and frequency divider required. The frequency dividers are used for certain purposes preferably designed to be programmable.

Beim Wandler der Figur 3 wird das erste Einyangs-Wechselsignal mit der Frequenz f1, welches dem Eingang a des Impulsformers 31 zugeführt wird, durch diesen Impulsformer in ein entsprechendes Impulssignal mit der Frequenz f1 umgewandelt. Entsprechendes gilt ür das zweite Eingangs-Wechselsignal mit der Frequenz f2 am Eingang b des Impulsformers 32, welches durch diesen Impulsformer in ein entsprechendes Impulssignal mit der Frequenz f2 umgwandelt wird. Da der Impulsprozes: sor 24 nur einen bestimmten Frequenzbereich bzw. ein bestimmes Frequenzverhältnis zwischen Eingangssignalen optimal verarbeiten kann, werden die beiden Frequenzteiler 33 und 34 benötigt, falls die Frequenzen f1 und f2 der Eingangs-Wechselsignale zu hoch sind oder in einem für die Verarbeitung im Impulsprozessor ungeeigneten Verhältnis zueinander stehen. Die von den Frequenzteilern 33 und 34 gelieferten Impulssignale mit den Frequenzen f1/n und f2/m werden an die Eingänge 26 und 28 des Impulsprozessors 24 gelegt. Dem dritten Eingang 27 des Impulsprozessors 2t wird das Ausgangssignal des Impulsformers 32 zugeführt.In the converter of Figure 3, the first one-way change signal is with the frequency f1, which is fed to the input a of the pulse shaper 31, through this pulse shaper is converted into a corresponding pulse signal with the frequency f1. The same applies to the second input alternating signal with the frequency f2 am Input b of the pulse shaper 32, which by this pulse shaper in a corresponding Pulse signal with the frequency f2 is converted. Since the impulse process: sor 24 only a certain frequency range or a certain frequency ratio between Can optimally process input signals, the two frequency dividers 33 and 34 is required if the frequencies f1 and f2 of the input alternating signals are too high or in a ratio unsuitable for processing in the pulse processor to stand by each other. The pulse signals supplied by the frequency dividers 33 and 34 with the frequencies f1 / n and f2 / m are applied to inputs 26 and 28 of the pulse processor 24 laid. The third entrance 27 of the pulse processor 2t the output signal of the pulse shaper 32 is supplied.

Das Ausgangssignal des Impulsprozessors an seinem Ausgang 29 wird, wie bereits in Verbindung mit der Figur 2 erläutert, an den Eingang des Integrators 25 gelegt.The output signal of the pulse processor at its output 29 is as already explained in connection with FIG. 2, to the input of the integrator 25 laid.

Der Ausgang 30 des Integrators liefert ein geglättetes Ausgangssignal. Der vierte Eingang 5 ist identisch mit dem Steuereingang 5 der vorhergehenden Anordnungen Für einen erweiterten Anwendungsbereich weist der Wandler der Figur 4 im Spezialfall noch einen Phasenprozessor 35 auf. Beim Wandler der Figur 4 hat dieser Phasenprozessor die beiden Eingänge 36 und 37. Dem Eingang 36 des Phasenprozessors 35 wird das zu steuernde Signal zugeführt. Im Beispiel der Figur 4 ist dies das Ausgangs-Impulssignal des Impulsformers 31 mit der Frequenz f1. Dem Eingang 37 wird das Steuersignal zugeführt, welches. im Beispiel der Figur 4 vom Steuereingang 5 des Impulsprozessors 24 kommt. Der Phasenprozessor 35 liefert an seinem Ausgang 38 ein Ausgangssignal, welches eine Phasenänderung gegenüber dem zu steuernden Signal (Eingang 36) entsprechend der Steuerwirkung des Steuersignals (Eingang 37) aufweist.The output 30 of the integrator provides a smoothed output signal. The fourth input 5 is identical to the control input 5 of the previous arrangements For an extended area of application, the converter of FIG. 4 has in the special case a phase processor 35. In the converter of FIG. 4, this has a phase processor the two inputs 36 and 37. The input 36 of the phase processor 35 becomes that controlling signal supplied. In the example in FIG. 4, this is the output pulse signal of the pulse shaper 31 with the frequency f1. The control signal is fed to input 37, which. in the example of FIG. 4 comes from the control input 5 of the pulse processor 24. The phase processor 35 supplies an output signal at its output 38, which a phase change with respect to the signal to be controlled (input 36) accordingly the control effect of the control signal (input 37).

Die im Wandler verwendeten Impulsformer, Frequenzteiler sowie der Integrator sind übliche Schaltungsteile, die seit Jahren in der Technik Anwendung finden.The pulse shapers, frequency dividers and the Integrators are common circuit parts that have been used in technology for years Find.

Der nach der Erfindung vorgesehene Impulsprozessor ist so ausgebildet, daß sein eines Ausgangs-Impulssignal die Anzahl der Impulse seines Ausgangssignals pro Zeiteinheit bestimmt, während sein anderes Eingangs-Impulssignal die Breite der Impulse seines Ausgangssignals bestimmt. Da das eine Eingangs-Impulssignal die Impulszahl des Ausgangssignals des Impulsprozessors beeinflußt und da die Tmpulsbreite des Ausgangssignals des Impulsprozessors proportional zur Periodendauer des die Impulsbreite bestimmenden Eingangssignals ist, ist die Änderung der Gleichkomponente des Ausgangssignals des Impulsprozessors proportional zur Frequenz des einen Eingangssignals und umgekehrt proportional zur Frequenz des anderen Eingangssignals.The pulse processor provided according to the invention is designed so that its one output pulse signal is the number of pulses of its output signal per unit of time, while its other input pulse signal determines the width determines the impulses of its output signal. Since the one input pulse signal the Pulse number of the output signal of the pulse processor influenced and since the pulse width of the output signal of the pulse processor proportional to the period duration of the The pulse width determining input signal is the change in the DC component of the output signal of the pulse processor proportional to the frequency of the one input signal and inversely proportional to the frequency of the other input signal.

Da die Impulsbreite der Periodendauer des die Impulsbreite bestimmenden Eingangssignals proportional ist und die Periodendauer umgekehrt proportional der Signalfrequenz ist, ist die Änderung der Gleichkomponente des Impulsprozessor-Ausgangssignals umgekehrt proportional zur Frequenz des die Impulsbreite bestimmenden Eingangssignals.Since the pulse width of the period of the determining the pulse width Input signal is proportional and the period is inversely proportional to the Is the change in the DC component of the pulse processor output signal inversely proportional to the frequency of the input signal determining the pulse width.

Ein Impulsprozessor mit den oben genannten Merkmalen läßt sich beispielsweise durch die Kombination von drei Anordnungen, die z. B. Flip-Flops mit den nachfolgend genannten Eigenschaften sind, oder durch die Kombination von Anordnungen mit den nachfolgend geschilderten Eigenschaften lösen. Zwei der drei Flip-Flops sind einander gleich, und zwar sind es sogenannte D-Flip-Flops, die die eigenschaft haben, daß ein Flankenanstieg eines Clock-Signals am Clock-Eingang einen am Dateneingang D vorhandenen Signalwert auf den Ausgang Q des Flip-Flops überträgt. Die beiden Flip-Flops müssen weiterhin die Eigenschaft haben, daB ein Impuls am Reset-Eingang das Flip-Flop am Ausgang Q auf Null setzt. Im nachfolgend beschriebenen Beispiel löst beispielsweise die positive Flanke eines Clock-Signals die Signalübertragung und eine positive Flanke des Reset-Signals die Löschung aus. Das dritte Flip-Flop ist ein sogenanntes JK-Flip-Flop, welches die Eigenschaft hat, daß die Frequenz seines Clock-Signals geteilt wird, wenn an den J und K-Eingängen ein entsprechendes Logiksignal anliegt. Im nachfolgend beschriebenen Ausführungsbeispiel handelt es sich um ein positives Logik-Signal.A pulse processor with the above features can be, for example by combining three arrangements, e.g. B. flip-flops with the following properties mentioned, or by combining arrangements with the solve the properties described below. Two of the three flip-flops are each other the same, namely so-called D flip-flops, which have the property that a rising edge of a clock signal at the clock input one at the data input D transfers the existing signal value to the output Q of the flip-flop. The two flip-flops must also have the property that a pulse at the reset input triggers the flip-flop at output Q is set to zero. For example, the example described below solves the positive edge of a clock signal the signal transmission and a positive one Edge of the reset signal. The third flip-flop is a so-called one JK flip-flop, which has the property that the frequency of its clock signal is divided when a corresponding logic signal is present at the J and K inputs. In the exemplary embodiment described below, it is a positive one Logic signal.

Die Figur 5 zeigt einen erfindungsgemäßen Impulsprozessor. Der Impulsprozessor der Figur 5 besteht aus den genannten drei Flip-Flops (39, 40, 41) und aus einem Inverter 42. Beim Impulsprozessor der Figur 5 ist das Flip-Flop 39 ein bekanntes Flip-Flop vom Typ JK-Master-Slave, während die beiden anderen Flip-Flops 40 und 41 bekannte D-Flip-Flops sind. Das eine Eingangs-Impulssignal für den Impulsprozessor wird nach der Figur 5 dem Clock-Eingang des Flip-Flops 39 zugeführt. Die beiden Eingänge J und K des Flip-Flops 39 sind mit dem nicht invertierenden Ausgang Q des Flip-Flops 41 verbunden. Der invertierende Ausgang Q des Flip-Flops 39 ist mit dem Clock-Eingang des Flip-Flops 40 verbunden. Der nicht invertierende Ausgang Q des Flip-Flops 40 ist mit dem Reset-Eingang des Flip-Flops 41 verbunden. Der nicht invertierende Ausgang Q des Flip-Flops 39 ist der Ausgang des Impulsprozessors. Die Eingänge D der Flip-Flops 40 und 41 sowie der VCC-Eingang des Flip-Flops 39 sind Steuereingänge, die miteinander verbunden sind. Der Reset-Eingang des Flip-Flops 40 wird 5er den Inverter 42 angesteuert Die Figur 6 zeigt einen Logikplan. Die in dieser Figur dargestellten Eingangs-Impulssignale A und B haben bereits ein solches Frequenzverhältnis, daß sie unmittelbar an die Eingänge eines Impulsprozessors nach der Erfindung gelegt werden können, um an seinem Ausgang die gewünschte Frequenzabhängigkeit seines Ausgangssignals von den Eingangssignalen zu erzielen.FIG. 5 shows a pulse processor according to the invention. The pulse processor of Figure 5 consists of said three flip-flops (39, 40, 41) and one Inverter 42. In the pulse processor of Figure 5, the flip-flop 39 is a well-known one Flip-flops of the JK master-slave type, while the other two flip-flops 40 and 41 are known D-type flip-flops. The one input pulse signal for the pulse processor is fed to the clock input of the flip-flop 39 according to FIG. The two Inputs J and K of the flip-flop 39 are connected to the non-inverting output Q of the Flip-flops 41 connected. The inverting output Q of the flip-flop 39 is connected to the Clock input of the flip-flop 40 connected. The non-inverting output Q des Flip-flops 40 are connected to the reset input of flip-flops 41. The non-inverting one Output Q of flip-flop 39 is the output of the pulse processor. The inputs D the flip-flops 40 and 41 and the VCC input of the flip-flop 39 are control inputs, that are connected to each other. The reset input of the flip-flop 40 is the 5er Inverter 42 controlled. FIG. 6 shows a logic diagram. The ones shown in this figure Have input pulse signals A and B. already such a frequency ratio, that they are placed directly at the inputs of a pulse processor according to the invention can be to at its output the desired frequency dependence of its output signal from the input signals.

Legt man das Impulssignal A der Figur 6 an den Eingang 26 des Flip-Flops 41 der Figur 5, so setzt die positive Flanke dieses Signals zum Zeitpunkt t1 entsprechend dem Impuls signal C der Figur 6 den Ausgang Q des Flip-Flops 41 auf den Level, der an seinem Eingang D anliegt und der dem Logikpegel 1 entspricht.If the pulse signal A of FIG. 6 is applied to the input 26 of the flip-flop 41 of FIG. 5, the positive edge of this signal is set accordingly at time t1 the pulse signal C of Figure 6, the output Q of the flip-flop 41 to the level that at its input D and which corresponds to logic level 1.

Dadurch wird auch der JK-Eingang des Flip-Flops 39 auf den Logikpegel 1 gesetzt und das Flip-Flop 39 für eine binäre Frequenzteilung des Clock-Signals vorbereitet.This also sets the JK input of flip-flop 39 to the logic level 1 set and the flip-flop 39 for a binary frequency division of the clock signal prepared.

Wenn nun am Clockeingang des Flip-Flops 39 eine positive Flanke des Signals B der Figur 6 eintrifft, so wird der Ausgang Q dieses Flip-Flops zum Zeitpunkt t2 entsprechend dem Impulssignal D auf den Logikpegel 1 gesetzt. Dieser Zustand hält an, bis die nächste positive Flanke des Clocksignals (B) eintrifft. Wenn am Ausgang Q des Flip-Flops 39 zum Zeitpunkt t3 eine negative Flanke auftritt, so entsteht zum gleichen Zeitpunkt an seinem invertierenden Ausgang Q ein positiver Impulsanstieg entsprechend dem Signal E, der dem Clock-Eingang des Flip-Flops 40 zugeführt wird und dadurch am Ausgang Q des Flip-Flops 40 entsprechend dem Signal F den Logikpegel 1 erzeugt. Dieser Impuls am Ausgang Q des Flip-Flops 40 wird dem Reset-Eingang des Flip-Flops 41 zugeführt und bewirkt eine Nullsetzung des Logikpegels am Ausgang Q des Flip-Flops 41. Da der Ausgang Q des Flip-Flops 41 mit dem J- und Eingang des Flip-Flops 39 verbunden ist, wird durch die Nullsetzung des Logikpegels am Ausgang Q des Flip-Flops 41 das Flip-Flop 39 an seinem Ausgang Q ebenfalls auf Null gesetzt. Der geschilderte Impulsablauf wiederholt sich ständig beim Eintreffen einer neuen positiven Impulsflanke am Clock-Eingang des Flip-Flops 41.If now at the clock input of the flip-flop 39 a positive edge of the Signal B of Figure 6 arrives, the output Q of this flip-flop is at the time t2 is set to logic level 1 in accordance with the pulse signal D. This condition stops until the next positive edge of the clock signal (B) arrives. If on Output Q of the flip-flop 39 at the time t3 a negative edge occurs, so arises at the same point in time at its inverting output Q a positive pulse rise corresponding to the signal E, which is fed to the clock input of the flip-flop 40 and thereby at output Q of the flip-flop 40 according to the signal F generates logic level 1. This pulse at the output Q of the flip-flop 40 is the Reset input of the flip-flop 41 is supplied and causes the logic level to be reset at the output Q of the flip-flop 41. Since the output Q of the flip-flop 41 with the J and Input of the flip-flop 39 is connected, is through the zeroing of the logic level at the output Q of the flip-flop 41, the flip-flop 39 at its output Q also on Set zero. The described pulse sequence repeats itself continuously when it arrives a new positive pulse edge at the clock input of the flip-flop 41.

Durch die geschilderte Logikverknüpfung wird bewirkt, daß jedem einzelnen A-Impuls entsprechend der Darsteilung der Figur 6 nur je ein D-Impuls zugeordnet ist.The logic combination described causes each individual A pulse corresponding to the representation in FIG. 6 is assigned only one D pulse is.

Diese Zuordnung ist unabhängig von der Länge der A-Impulse. Weiterhin ist der Figur 6 zu entnehmen, daß die Breite der D-Impulse gleich der Periodendauer des Signals B ist. Im Beispiel der Figur 6 ist die Periodendauer des Signals B gleich der Zeitdifferenz von t3 und t2.This assignment is independent of the length of the A-pulses. Farther it can be seen from FIG. 6 that the width of the D pulses is equal to the period duration of signal B. In the example in FIG. 6, the period of signal B is the same the time difference between t3 and t2.

Der Inverter 42 des Impulsprozessors der Figur 5 hat die Aufgabe, das am Eingang 27 zugeführte Signal - bei der Anordnung der Figur 5 das B-Signal - zu invertieren und dann dem Reset-Eingang des Flip-Flops 40 zuzuführen.The inverter 42 of the pulse processor of Figure 5 has the task of the signal fed to input 27 - at the arrangement of the figure 5 to invert the B signal and then to feed it to the reset input of the flip-flop 40.

Aus dem B-Signal wird durch diese Invertierung das G-Signal der Figur 6. Durch ein Steuersignal am Eingang 5 wird die Impulshöhe des am Ausgang 29 vorhandenen Impulsprozessor-Ausgangssignals gesteuert. Dadurch wird auch eine Steuerung der Gleichkomponente dieses Ausgangssignals erzielt.This inversion turns the B signal into the G signal of the figure 6. By means of a control signal at input 5, the pulse height of the one present at output 29 is determined Pulse processor output signal controlled. This also provides a control of the Achieved DC component of this output signal.

Der Logikplan der Figur 7 enthält zusätzlich zu dem Logikplan der Figur 6 noch die Signale H, I, K und L.The logic diagram of FIG. 7 contains, in addition to the logic diagram, FIG Figure 6 also shows the signals H, I, K and L.

Aus diesen Signalen werden die Signale der Figur 6 durch Impulsformung bzw. Frequenzteilung hergestellt.The signals of FIG. 6 are generated from these signals by pulse shaping or frequency division produced.

Das Signal H der Figur 7 ist das erste Eingangs-Wechselsignal am Eingang a des Wandlers der Figur 3 und das Signal I der Figur 7 ist das zweite Eingangs-Wechselsignal am Eingang b des Wandlers der Figur 3.The signal H in FIG. 7 is the first input alternating signal at the input a of the converter in FIG. 3 and the signal I in FIG. 7 is the second input alternating signal at input b of the converter in FIG. 3.

Der Phasenprozessor der Figur t besteht gemäß der Figur 8 beispielsweise aus einen RC-Glied, und einem Komparator 43. Das RC-Glied hat die Aufgabe, aus einem rechteckförmigen Impulssignal, welches am Eingang des Phasenprozessors zugeführt wird, ein sägezahnförmiges Impulssignal zu erzeugen. Durch Vergleich dieses sägezahnförmigen Impulssignals mit einem. von außen zugeführten Steuersignal am Eingang des Komparators 43 wird der Komparator in die eine Richtung geschaltet, wenn das Sägezahnsignal das Steuersignal übersteigt.The phase processor of FIG. 8 consists, for example, according to FIG. 8 from an RC element, and a comparator 43. The RC element has the task of a rectangular pulse signal which is fed to the input of the phase processor is to generate a sawtooth-shaped pulse signal. By comparing this sawtooth Pulse signal with a. externally supplied Control signal on Input of the comparator 43, the comparator is switched in one direction, when the sawtooth signal exceeds the control signal.

Unterschreitet dagegen das Sägezahnsignal das Steuersignal, so wird der Komparator in die andere Richtung geschaltet. Dadurch entsteht ein Komparator-Ausgangssignal, das dem Clock-Eingang des D-Flip-Flops 44 zugeführt wird. Das D-Flip-Flop erzeugt an seinem Ausgang Q ein Impulssignal, dessen Phase von der Steuerspannung am Komparator bestimmt wird.If, on the other hand, the sawtooth signal falls below the control signal, then the comparator switched in the other direction. This creates a comparator output signal, which is fed to the clock input of the D flip-flop 44. The D flip-flop generated at its output Q a pulse signal, the phase of which depends on the control voltage at the comparator is determined.

Die Figur 9 zeigt den Verlauf der Gleichkomponente des Wandlerausgangssignals in Abhängigkeit vom Verhältnis f1/f2 wobei f1 die Frequenz des ersten Eingangs-Wechselsignals und f2 die Frequenz des zweiten Eingangs-Wechselsignals ist. Gemäß der Figur 9 ergibt sich die Gleichkomponente V des Wandlerausgangssignals aus der Beziehung V = A + B . f1/f2. Die Konstante A ergibt sich aus dem Snhnittpunkt der Kennlinie mit der Ordinate. Die Konstante B entspricht der Steigung der Kennlinie. Die Frequenz f1 ist die Frequenz des ersten Eingangs-Wechselsignals und die Frequenz f2 die Frequenz des zweiten Eingangs-Wechselsignals.FIG. 9 shows the profile of the DC component of the converter output signal depending on the ratio f1 / f2 where f1 is the frequency of the first input alternating signal and f2 is the frequency of the second input alternating signal. According to the figure 9 results the DC component V of the converter output signal from the relationship V = A + B. f1 / f2. The constant A results from the intersection of the characteristic with the Ordinate. The constant B corresponds to the slope of the characteristic. The frequency f1 is the frequency of the first input alternating signal and the frequency f2 is the frequency of the second input change signal.

Wie aus der Figur 9 und auch aus der Beziehung V = A + B . f1/f2 hervorgeht, besteht ein linearer Zusammenhang zwischen der Änderung der Gleichkomponente V und dem Frequenzverhältnis f1/f2. Dies ist gleichbedeutend damit, daß die Änderung der Gleichkomponente V proportional zum Verhältnis f1/f2 erfolgt. Dieser Zusammenhang bzw. diese Beziehung kann im allgemeinen über einen großen Frequenzbereich erreicht werden. Selbst Abweichungen von der Gerade der Figur 9 ergeben wesentliche Verbesserungen gegenüber bekannten Anordnungen. Wie die Beziehung V = A + B . f1/f2 zeigt, bleibt die Abhängigkeit der Gleichkomponente vom Frequenzverhältnis auch dann erhalten, wenn die Differenz zwischen f1 und f2 konstant bleibt. Für die Frequenz des Oszillatorsignals gilt dasselbe, d. h., die Ausgangsfrequenz des Oszillators ändert sich mit dem Frequenzverhältnis selbst dann, wenn die Differenz zwischen f1 und f2 konstant bleibt.As from FIG. 9 and also from the relationship V = A + B. f1 / f2 emerges, there is a linear relationship between the change in the constant component V and the frequency ratio f1 / f2. This is equivalent to changing the DC component V is proportional to the ratio f1 / f2. This connection or this relationship can generally be achieved over a wide frequency range will. Even deviations from the straight line in FIG. 9 result in significant improvements compared to known arrangements. Like the relationship V = A + B. shows f1 / f2 remains the dependence of the constant component on the frequency ratio is also preserved, if the difference between f1 and f2 remains constant. For the frequency of the oscillator signal the same applies, i.e. that is, the output frequency of the oscillator changes with the frequency ratio even if the difference between f1 and f2 remains constant.

Die Figur 10 zeigt das Ausgangs-Impulssignal 45 des Impulsprozessors. Durch Integration des Impulssignals 45 erhält man das Signal 46 der Figur 10, das Schwankungen aufweist, die vom Grad der Integration (Glättung) abhängen. Eine ideale Glättung würde die gestrichelte Linie 46a ergeben. Die gestrichelte Linie 46a ist die Gleichkomponente des Ausgangssignals, von der im Vorhergehenden immer die Rede ist. Diese Gleichkomponente würde beispielsweise von einem Drehspulinstrument angezeigt werden, das bekanntlich den Mittelwert anzeigt.FIG. 10 shows the output pulse signal 45 of the pulse processor. By integrating the pulse signal 45, the signal 46 of FIG. 10 is obtained, which Has fluctuations that depend on the degree of integration (smoothing). An ideal Smoothing would give the dashed line 46a. The dashed line 46a is the constant component of the output signal, from the previous one is always the talk. This constant component would come from a moving-coil instrument, for example which, as is well known, shows the mean value.

L e e r s e i t eL e r s e i t e

Claims

Frequency synthesizer, characterized in that it comprises a converter, a control arrangement and an oscillator.

2) frequency synthesizer according to claim 1, characterized in that the converter, the control arrangement and the oscillator are connected to form a control loop are.

3) frequency synthesizer according to claim 1 or 2, characterized in that that the control arrangement consists of a comparator or operational amplifier.

4) frequency synthesizer according to one of claims 1 to 3, characterized in, that a reference signal source is provided.

5) frequency synthesizer according to one of claims 1 to 4, characterized in that that the converter with the reference signal of the reference signal source and with the oscillator signal is fed.

6) frequency synthesizer according to one of claims 1 to 5, characterized in that that the transducer is designed such that it supplies a DC component that depending on the ratio of the frequencies of the oscillator signal and the also changes the reference signal fed to its input.

7) frequency synthesizer according to one of the preceding claims, characterized characterized in that the change in the DC component of the converter output signal proportional to the ratio of the frequencies of the oscillator signal and the reference signal he follows.

8) frequency synthesizer according to one of the preceding claims, characterized characterized in that the DC components of the converter output signal correspond the relation V = A + B. f1 / f2 changes, where 7 is the constant component, A and B constants, f1 is the frequency of the reference signal and f2 is the frequency of the oscillator signal.

9) frequency synthesizer according to one of the preceding claims, characterized characterized in that a second transducer is provided which controls the control arrangement drives.

10) Frequency synthesizer according to one of the preceding Claims, characterized in that a frequency divider is provided which the Reference signal divides.

11) frequency synthesizer according to one of the preceding claims, characterized characterized in that one input of the second transducer is the divided reference signal and the undivided reference signal is fed to the other input of the second converter will.

12) frequency synthesizer according to one of the preceding claims, characterized characterized in that the transducers are designed such that they have a DC component supply, which depend on the ratio of the frequencies of the two input alternating signals changes:

13) frequency synthesizer according to one of the preceding claims, characterized characterized in that the change in the constant component is proportional to the ratio the frequencies of the two input alternating signals.

14) frequency synthesizer according to one of the preceding claims, characterized characterized in that the constant component is in accordance with the relationship V = A + B. f1 / f2 changes, where V is the DC component, A and B are constants, f1 the frequency of the first input alternating signal and f2 the frequency of the second input alternating signal are.

15) frequency synthesizer according to one of the preceding claims, characterized characterized in that the transducers are designed such that when applying two Input alternating signals a change in the DC component of their output signals depending on these two input change signals only in the event of a change the frequency ratio of the two input alternating signals and then proportional to this relationship takes place.

16) frequency synthesizer according to one of the preceding claims, characterized characterized in that the transducers are designed in such a way that the frequency ratio, to which the change in the DC component of the output signal occurs proportionally, reversed, -.: if the two converter inputs for the two input signals are swapped will.

17) frequency synthesizer according to one of the preceding claims, characterized characterized in that the change in the DC component of the converter output signal proportional to the duty cycle -: on at least one of the input signals of the converter is.

18) frequency synthesizer according to one of the preceding claims, characterized characterized in that means are provided which the transducer output signal from the Make the duty cycle of the input signals independent.

19) frequency synthesizer according to claim 18, characterized in that that one or more frequency dividers is (are) provided as a means.

20) frequency synthesizer according to any one of the preceding claims, characterized characterized in that the transducers comprise a pulse processor.

21) frequency synthesizer according to any one of the preceding claims, characterized characterized in that the pulse processor is designed such that it consists of two Input pulse signals generate a constant component, the change of which is proportional to the ratio of the frequencies of the two input pulse signals.

22) frequency synthesizer according to one of the preceding claims, characterized characterized in that the converter comprises an integrator associated with the pulse processor is downstream.

23) frequency synthesizer according to any one of the preceding claims, characterized characterized in that the pulse processor is designed such that the change the DC component of its output signal proportional to the duty cycle of is at least one of its input signals.

24) frequency synthesizer according to one of the preceding claims, characterized characterized in that the pulse processor is designed such that its output signal is independent of the duty cycle of its input signals.

25) frequency synthesizer according to one of the preceding claims, characterized characterized in that the converter in the event that its input alternating signals are not pulse signals that can be processed by the pulse processor, have pulse shapers, which convert the input alternating signals into pulse signals.

26) frequency synthesizer according to one of the preceding claims, characterized characterized in that the converter upstream of the pulse processor frequency divider which provide the frequencies required for the pulse processor

27) Frequency synthesizer according to claim 26, characterized in that the frequency dividers are designed to be programmable.

28) frequency synthesizer according to one of the preceding claims, characterized characterized in that the pulse processor is designed such that its one input Pulse signal the number of pulses of its output signal per unit of time and its other input pulse signal determines the width of the pulses of its output signal.

29) frequency synthesizer according to one of the preceding claims, characterized characterized in that the pulse processor has three flip-flops, two of which have the property that a rising edge of a clock signal at their clock input transmit a signal value present at their data input to their output and that a pulse at its reset input sets the flip-flop to zero at the output, while the third flip-flop has the property that the frequency of its clock signal is divided when a corresponding logic signal is present at its inputs.