DE2832022C2

DE2832022C2 -

Info

Publication number: DE2832022C2
Application number: DE19782832022
Authority: DE
Inventors: Wolfgang Dipl.-Phys. Dr.-Ing. Peuser; Marieluise 8553 Ebermannstadt De Kemmler
Original assignee: Vierling Manfred Dipl-Ing 8553 Ebermannstadt De; Vierling Werner Dipl-Ing
Current assignee: VIERLING, WERNER, DIPL.-ING. VIERLING, MANFRED, DI
Priority date: 1978-07-21
Filing date: 1978-07-21
Publication date: 1988-10-20
Also published as: DE2832022A1

Description

Die Erfindung betrifft eine Anordnung zum Umsetzen einer Eingangswechselspannung mit veränderlicher Amplitude und in weiten Grenzen schwankender Frequenz in eine Ausgangswechselspannung der jeweils gleichen Frequenz, aber konstanter Amplitude.The invention relates to an arrangement for converting an input AC voltage with variable amplitude and in wide Limits of fluctuating frequency in an AC output voltage the same frequency, but constant amplitude.

Derartige Anordnungen werden zum Beispiel zum Messen von Fernmeldeleitungen in beiden Verkehrsrichtungen von einem Leitungsende aus benötigt, um die frequenzabhängige Dämpfung in Richtung Gegenstelle-Meßstelle zu ermitteln. Die Frequenz der von der Gegenstelle zu sendenden Spannungen wird hierbei durch die Meßstelle bestimmt, die Spannungen der jeweils gewünschten Frequenz zur Gegenstelle sendet, wo sie unter Beibehaltung der Frequenz auf konstante Amplitude gebracht und zurück zur Meßstelle gesendet werden.Such arrangements are used, for example, for measuring telecommunication lines in both traffic directions from one line end needed to move the frequency dependent attenuation towards To determine the remote site measuring point. The frequency of the of the The opposite voltage to be sent is determined by the Measuring point determines the voltages of the desired one Sends frequency to the remote site, where it while maintaining the Frequency brought to constant amplitude and back to the measuring point be sent.

Es ist bereits bekannt, dafür einen Regelverstärker einzusetzen (DE-PS 12 16 372), der aber eine verhältnismäßig lange Einschwingzeit hat, was vor allem beim Wobbeln stört. Eine weitere Lösung setzt zwei Modulatoren ein, die von einer über dem Doppelten der höchsten Meßfrequenz liegenden Hilfsspannung gesteuert werden. Diese Schaltung zeichnet sich durch geringeres Einschwingen aus (DE-PS 12 30 088), arbeitet aber wie die erste rein analog, was an die Stabilität der Bauteile hohe Anforderungen stellt.It is already known for a control amplifier use (DE-PS 12 16 372), but a relative has a long settling time, which is particularly annoying when wobbling. Another solution uses two modulators, one by one over twice the highest measuring frequency auxiliary voltage to be controlled. This circuit is characterized by less settling out (DE-PS 12 30 088), but works like the first purely analog, what about the stability of the components makes high demands.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art so auszubilden, daß sie mit digitaler Genauigkeit und Reproduzierbarkeit arbeitet, aber dennoch einen stetigen Frequenzübergang (Wobbeln) ermöglicht.The invention has for its object an arrangement of the aforementioned Art to be trained in such a way that it is digitally accurate and reproducible works, but still a steady frequency transition (Wobble).

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß mindestens zwei m-stufige Zähler vorgesehen sind, die durch aus der Eingangswechselspannung über eine Impulsformerstufe in konstanten Phasenwinkelabständen abgeleitete Umsteuersignale abwechselnd eingangsseitig von einem Taktgenerator mit Zählimpulsen beaufschlagt werden und ausgangsseitig ihren Zählerstand einem Komparator zuführen, der ihn mit dem jeweiligen Stand eines weiteren m-stufigen Zählers, der von Zählimpulsen der 2ⁿfachen Frequenz beaufschlagt wird, vergleicht und bei jeder Übereinstimmung einen Zähler mit n+1 Stufen weiterschaltet, der einen die Sinuswerte von 2ⁿ digital gestuften Winkeln der GrößeThis object is achieved according to the invention in that at least two m-stage counters are provided, which are alternately acted upon by a clock generator with counting pulses on the input side by reversing signals derived from the input AC voltage via a pulse shaper stage at constant phase angle intervals and on the output side supply their counter reading to a comparator which supplies it with compares the respective status of a further m -staged counter, which is acted upon by counting pulses of 2 ⁿ times the frequency, and for each match switches on a counter with n +1 steps, which gives the sine values of 2 ⁿ digitally stepped angles of magnitude

sowie ggf. ein Vorzeichensignal in binär kodierter Form enthaltenden Festwertspeicher ansteuert, dem ein Digital-Analog-Wandler nachgeschaltet ist.as well as possibly containing a sign signal in binary coded form Controls read-only memory, which is followed by a digital-to-analog converter is.

Hier werden zweierlei Zählimpulse eingesetzt, deren Frequenzen im Verhältnis 1 : 2ⁿ zueinander stehen. Eine Weiterbildung der Erfindung sieht vor, daß die Zählimpulse verschiedener Frequenz einem gemeinsamen Taktgenerator entnommen werden, dem eine Untersetzerschaltung zur Ableitung der niedrigeren Frequenz nachgeschaltet ist.Two types of counting pulses are used here, the frequencies of which are in the ratio 1: 2 ⁿ to one another. A further development of the invention provides that the counting pulses of different frequencies are taken from a common clock generator, which is followed by a step-down circuit for deriving the lower frequency.

Die Auswahl und Umsteuerung der m-stufigen Zähler, die in Abhängigkeit vom Eingangssignal einmal Zählimpulse aufsummieren und zum anderen ihren Zählerstand im Vergleich mit der 2ⁿfachen Frequenz zuführen müssen, wird nach einer Weiterbildung der Erfindung besonders einfach dadurch erreicht, daß die Umsteuersignale über Eingangs-Torschaltungen auf die Eingänge und über Ausgangs-Torschaltungen auf die Ausgänge der m-stufigen Zähler wirken.The selection and rerouting of the m-stage counters, which add up counting pulses depending on the input signal and secondly have to supply their counter reading in comparison with the 2 ⁿ times frequency, is achieved in a particularly simple manner according to a development of the invention in that the rerouting signals are input - Gate circuits act on the inputs and output gate circuits on the outputs of the m -level counters.

Die Anordnung arbeitet mit einer Verzögerungszeit von jeweils einem Phasenwinkelabstand, d. h., bei fallender Frequenz nimmt die Verzögerungszeit in Abhängigkeit von der Zeit zu, bei steigender Frequenz ab. Die Zunahme läßt sich nach einer Weiterbildung der Erfindung verringern, und zwar durch mindestens einen weiteren Komparator, der die Zählerstände des jeweils gerade mit Zählimpulsen beaufschlagten m-stufigen Zählers und des seinen Zählerstand dem ersten Komparator zuführenden m-stufigen Zählers miteinander vergleicht und bei Übersteigen des Zählerstandes des erstgenannten Zählers über den des zweitgenannten Zählers den Eingang des zweitgenannten Zählers über Torschaltungen zur Aufnahme weiterer Zählimpulse freischaltet (Fig. 2). The arrangement works with a delay time of one phase angle distance each, ie, with falling frequency, the delay time increases as a function of time, with increasing frequency. The increase can be reduced by a further development of the invention, by at least one additional comparator which compares the counter readings of the respective straight loaded with counts m -level meter and of its count to the first comparator supplying m -stage counter to each other and if it exceeds Counter reading of the first-mentioned counter via that of the second-mentioned counter enables the input of the second-mentioned counter via gate circuits for receiving further counting pulses ( FIG. 2).

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß mit genauen und preisgünstigen Digitalbausteinen gearbeitet werden kann, keine Kompensations- und Stabilisierungsmaßnahmen vonnöten sind und ferner neben der analogen Ausgangswechselspannung deren Amplitudenverlauf in digitalen Codewörtern erhalten wird, so daß auch eine Weitergabe des Umsetzungsergebnisses über Datenleitungen, PCM-Strecken usw. möglich ist, an die sich bei Bedarf eine spätere Digital-Analog-Umsetzung anschließen kann. The advantages achieved with the invention are in particular in that with precise and inexpensive digital modules can be worked, no compensation and stabilization measures are required and in addition to the analog output AC voltage their amplitude curve in digital code words is obtained, so that the implementation result is also passed on is possible via data lines, PCM links, etc. to which a later digital-to-analog implementation is required can connect.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigtAn embodiment of the invention is shown in the drawing and is described in more detail below. It shows

Fig. 1 ein Prinzipschaltbild des Ausführungsbeispiels, Fig. 1 is a schematic circuit diagram of the embodiment,

Fig. 2 eine Schaltungsvariante, Fig. 2 is a circuit variant,

Fig. 3 den Signalverlauf an verschiedenen Punkten von Fig. 1. Fig. 3 shows the waveform at various points of Fig. 1,.

Die Anordnung von Fig. 1 enthält einen Taktgenerator 1 von 11,2 MHz. Ihm ist eine fünfstufige Untersetzerschaltung 2 mit dem Untersetzungsfaktor 32 nachgeschaltet, die ausgangsseitig Zählimpulse von 350 kHz abgibt. Der Untersetzungsfaktor ist durch die digitale Winkelstufung der Sinusfunktion im Festwertspeicher 17 gegeben, auf den später noch eingegangen wird.The arrangement of FIG. 1 contains a clock generator 1 of 11.2 MHz. It is followed by a five-stage step-down circuit 2 with the step-down factor 32 , which outputs counting pulses of 350 kHz on the output side. The reduction factor is given by the digital angular gradation of the sine function in the read-only memory 17 , which will be discussed later.

Die 350-kHz-Zählimpulse wirken über eine Torschaltung 5 auf einen 10stufigen Zähler 9, wenn eine von der Eingangswechselspannung gesteuerte Impulsformerstufe 3 kein bzw. negatives Signal liefert, und über eine Torschaltung 6 auf einen ebenfalls 10stufigen Zähler 10, wenn die Impulsformerstufe 3 positives Signal abgibt. Die Impulsformerstufe 3 formt die Eingangswechselspannung E in eine Rechteckspannung um, deren Flanken mit den Nulldurchgängen der Eingangswechselspannung übereinstimmen. Eine weitere Impulsformerstufe 4 leitet darauf differenzierte positive und negative Signale ab, die zur Rückstellung der Zähler 9 und 10 dienen, und zwar stellen die positiven Signale, angedeutet durch eine Diode 7, den Zähler 10 und die negativen Signale, angedeutet durch eine Diode 8, den Zähler 9 zurück.The 350 kHz counting pulses act on a gate circuit 5 on a 10-stage counter 9 if a pulse shaper stage 3 controlled by the input AC voltage supplies no or negative signal, and on a gate circuit 6 on a likewise 10- stage counter 10 if the pulse shaper stage 3 positive signal delivers. The pulse shaper stage 3 converts the AC input voltage E into a square wave voltage, the edges of which coincide with the zero crossings of the AC input voltage. A further pulse shaper stage 4 then derives differentiated positive and negative signals which serve to reset the counters 9 and 10 , namely the positive signals, indicated by a diode 7 , the counter 10 and the negative signals, indicated by a diode 8 , counter 9 back.

Die Zähler 9 und 10 sind Binärzähler mit einer Zählkapazität von 2¹⁰=1024. Dieser Wert ergibt sich daraus, daß der Fernmeldeübertragungsbereich Frequenzen von 200 Hz bis 3,5 kHz umfaßt und die Zählfrequenz hier 350 kHz beträgt. Bei der niedrigsten Frequenz von 200 Hz können somit pro Halbperiode 875 Zählimpulse anfallen, die mit einem 10stufigen Zähler noch sicher zu verarbeiten sind.The counters 9 and 10 are binary counters with a counting capacity of 2¹⁰ = 1024. This value results from the fact that the telecommunications transmission range comprises frequencies from 200 Hz to 3.5 kHz and the counting frequency here is 350 kHz. At the lowest frequency of 200 Hz, 875 counts can be generated per half cycle, which can still be processed safely with a 10-step counter.

Die Ausgänge der Zähler 9 und 10 sind über Torschaltungen 11 und 12 miteinander verbunden und führen zu einem Komparator 14. Die Torschaltung 11 wird direkt und die Torschaltung 12 über einen Inverter 13 von den Ausgangssignalen der Impulsformerstufe 3 gesteuert. Somit sind jeweils nur die Ausgänge eines Zählers zum Komparator 14 durchgeschaltet, und zwar desjenigen Zählers, dessen Eingangs-Torschaltung 5 bzw. 6 gesperrt ist. (Zur Entkopplung am Zusammenführungspunkt kann man ODER-Gatter einsetzen oder für die Torschaltungen 11 und 12 handelsübliche Bausteine mit sogenannten Tri-State-Ausgängen, von denen der dritte Status durch Hochohmigkeit gekennzeichnet ist, verwenden.)The outputs of the counters 9 and 10 are connected to one another via gate circuits 11 and 12 and lead to a comparator 14 . The gate circuit 11 is controlled directly and the gate circuit 12 via an inverter 13 from the output signals of the pulse shaper stage 3 . Thus, only the outputs of one counter are switched through to the comparator 14 , namely of the counter whose input gate circuit 5 or 6 is blocked. (You can use OR gates for decoupling at the junction point or you can use commercially available modules with so-called tri-state outputs for the gate circuits 11 and 12 , of which the third status is characterized by high impedance.)

An den Komparator 14 ist ein weiterer 10stufiger Zähler 15 angeschlossen, der vom Taktgenerator 1 Zählimpulse von 11,2 MHz erhält. Er wird jeweils von dem Signal zurückgestellt, das der Komparator 14 bei Übereinstimmung der Zählerstände abgibt. Dieses Signal beaufschlagt ferner einen 6stufigen Zähler 16, der fünf Stufen zur Ansteuerung des Festwertspeichers 17 für die Sinustabelle und eine sechste zur Abgabe eines Vorzeichensignals S umfaßt. Dabei ist vorausgesetzt, daß die Sinusfunktion hier in 32 Stufen pro Halbwelle unterteilt ist. Bei feinerer oder gröberer Unterteilung ist natürlich die Stufenzahl des Binärzählers 6 sowie der Untersetzerschaltung 2 entsprechend zu verändern.A further 10-stage counter 15 is connected to the comparator 14 and receives 1 counting pulses of 11.2 MHz from the clock generator. It is reset in each case by the signal that the comparator 14 emits when the counter readings match. This signal also acts on a 6-stage counter 16 , which comprises five stages for actuating the read-only memory 17 for the sine table and a sixth stage for emitting a sign signal S. It is assumed that the sine function is divided into 32 steps per half-wave. In the case of finer or coarser subdivisions, the number of stages of the binary counter 6 and the reducer circuit 2 must of course be changed accordingly.

Der Festwertspeicher 17 gibt zu jedem binären Eingangswert den der digitalen Winkelstufung entsprechenden Sinuswert in binär kodierter Form auf mehereren Ausgangsleitungen ab, z. B. bei einem Eingangswert (Zähler 16) von 1 sin 5,625° (180° : 32)= 0,098, im Dualcode 00011001, bei einem Eingangswert von 3 sin 16,875°=0,29, dual: 01001010, usw. Dieser dual codierte Wert, zuzüglich des Vorzeichensignals S für die positive oder negative Halbwelle, kann direkt an den Klemmen 18 digital abgenommen und weitergeleitet werden. Er entspricht zu jedem Zeitpunkt, um eine Halbwelle versetzt, der Frequenzinformation der am Eingang E anstehenden Wechselspannung. Um daraus wieder eine Wechselspannung zu gewinnen, wird er einem Digital- Analog-Wandler 19 zugeführt, der jedem Kodewert einschließlich des Vorzeichensignals S eine Gleichspannung entsprechender Höhe zuordnet und somit den Sinusverlauf durch Gleichspannungsstufen annähert. Diese gestufte Spannung kann noch durch einen Tiefpaß geglättet werden, sofern man die Tiefpaßwirkung nicht der für die Rückübertragung eingesetzten Fernmeldeleitung überläßt.The read-only memory 17 outputs for each binary input value the sine value corresponding to the digital angle gradation in binary-coded form on several output lines, e.g. B. with an input value (counter 16 ) of 1 sin 5.625 ° (180 °: 32) = 0.098, in dual code 00011001, with an input value of 3 sin 16.875 ° = 0.29, dual: 01001010, etc. This dual coded value , plus the sign signal S for the positive or negative half-wave, can be digitally picked up and forwarded directly at the terminals 18 . It corresponds to the frequency information of the AC voltage present at input E at every point in time, offset by a half-wave. In order to obtain an alternating voltage therefrom, it is fed to a digital-to-analog converter 19 , which assigns a corresponding DC voltage to each code value, including the sign signal S , and thus approximates the sine curve by means of DC voltage stages. This stepped voltage can still be smoothed by a low pass, provided that the low pass effect is not left to the telecommunications line used for the retransmission.

Die Wirkungsweise der Anordnung von Fig. 1 wird nun anhand von Fig. 3 verdeutlicht. Sie zeigt in Zeile I die am Eingang E anstehende Eingangswechselspannung, deren Amplitude frequenzabhängig schwankt.The mode of operation of the arrangement of FIG. 1 will now be illustrated with reference to FIG. 3. In line I, it shows the input AC voltage present at input E , the amplitude of which fluctuates as a function of frequency.

Die Impulsformerstufe 3, bestehend z. B. aus Verstärker, Begrenzer und Schmitt-Trigger, formt sie in Rechteckspannungen um, die am Punkt a erscheinen (Zeile II). Die positiven und negativen Flanken der Rechteckspannung entsprechen den Nulldurchgängen der Eingangswechselsapnnung, haben also zueinander den konstanten Phasenwinkelabstand von 180°. Die Impulsformerstufe 4 formt jede positive Flanke in einen positiven Impuls um, der am Ausgang b erscheint und in Zeile III zu sehen ist, und jede negative Flanke in einen negativen Impuls am Ausgang c (Zeile IV). Während der positiven Halbwellen der Rechteckspannung an a gelangen Zählimpulse von der Untersetzerschaltung 2 über die Torschaltung 6 zum Eingang e des Zählers 10, in Zeile VI dargestellt, während sie für die Dauer der negativen Halbwellen über die Torschaltung 5 dem Eingang d des Zählers 9 zugeführt werden. Dies ist in Zeile V zu sehen. Die Impulse an b stellen den Zähler 10, die an c den Zähler 9 zurück. Zu Beginn wird also der Zähler 10 zurückgestellt und erhält dann für die Dauer der ersten Halbwelle Zählimpulse von 350 kHz. Die erste Halbwelle sei 286 µs lang, entsprechend einer Frequenz von 1,75 kHz, dann beträgt der Zählerstand am Ende 100. Dieser Zählerstand wird für die Dauer der nächsten Halbwelle beibehalten, da jetzt die Torschaltung 6 sperrt und die Torschaltung 5 öffnet, woraufhin in den Zähler 9 eingezählt wird. Dies ist aus den Zeilen VII und VIII ersichtlich, die den Ausgängen f des Zählers 9 und g des Zählers 10 zugeordnet sind. Je kleiner die Frequenz, um so höher wird der in der entsprechenden Halbwelle erreichte Zählerstand.The pulse shaper stage 3 , consisting, for. B. from amplifier, limiter and Schmitt trigger, converts them into square-wave voltages that appear at point a (line II). The positive and negative edges of the square-wave voltage correspond to the zero crossings of the AC input, so they have a constant phase angle distance of 180 ° to each other. Pulse shaper stage 4 converts each positive edge into a positive pulse that appears at output b and can be seen in line III, and each negative edge into a negative pulse at output c (line IV). During the positive half-waves of the square-wave voltage at a , counting pulses reach the input e of the counter 10 from the reduction circuit 2 via the gate circuit 6 to the input e of the counter 10 , shown in line VI, while they are fed to the input d of the counter 9 via the gate circuit 5 for the duration of the negative half-waves . This can be seen in line V. The pulses at b reset counter 10 , and at c counter 9 . At the beginning, the counter 10 is thus reset and then receives counting pulses of 350 kHz for the duration of the first half-wave. The first half-wave is 286 μs long, corresponding to a frequency of 1.75 kHz, then the counter reading is 100 at the end. This counter reading is retained for the duration of the next half-wave, since the gate circuit 6 now blocks and the gate circuit 5 opens, whereupon in the counter 9 is counted. This can be seen from lines VII and VIII, which are assigned to the outputs f of the counter 9 and g of the counter 10 . The lower the frequency, the higher the counter reading reached in the corresponding half-wave.

Die Zählerausgänge f sind über Torschaltungen 11 während der positiven Halbwellen der Eingangswechselspannung an die Komparatoreingänge h angeschlossen, die Zählerausgänge g über Torschaltungen 12 während der negativen Halbwellen. Der auf den Leitungen h dem Komparator angebotene Zählerstand ist somit immer der, der in der vorigen Halbwelle erreicht wurde, d. h. während in den Zähler 9 die der Dauer der zweiten Halbwelle entsprechenden Impulse einlaufen, steht am Komparator das Zählergebnis der ersten Halbwelle von 100 aus dem Zähler 10 an. Während der dritten Halbwelle wird dann wieder in den Zähler 10 eingezählt und dem Komparator der Zählwert der zweiten Halbwelle, der hier wiederum 100 beträgt, aus dem Zähler 9 angeboten usw. Zeile IX zeigt die jeweiligen Zählerstände an den Komparatoreingängen h.The counter outputs f are connected to the comparator inputs h via gate circuits 11 during the positive half cycles of the input AC voltage, and the counter outputs g are connected via gate circuits 12 during the negative half cycles. The counter reading offered on the lines h to the comparator is thus always the one that was reached in the previous half-wave, ie while the counter 9 receives the pulses corresponding to the duration of the second half-wave, the comparator shows the counting result of the first half-wave of 100 from the Counter 10 on. During the third half-wave, the counter 10 is then counted in again and the comparator is offered the count of the second half-wave, which in turn is 100 here, from counter 9 , etc. Line IX shows the respective counter readings at the comparator inputs h .

Der Komparator 15 vergleicht diese Werte mit dem jeweiligen Stand des Zählers 15 (Eingänge i), der 11,2-MHz-Zählimpulse empfängt, und gibt bei jeder Übereinstimmung ein Signal k ab, das den Zähler 15 zurückstellt und vom Zähler 16 gezählt wird. Da während der ersten Halbwelle 100 Impulse gezählt wurden, beträgt der für die Dauer der zweiten Halbwelle an h anstehende Vergleichswert 100. Diesen Wert erreicht der Zähler 15 bereits nach jeweils 8,93 µs, das bedeutet, während der Dauer der zweiten Halbwelle insgesamt 32mal. Der Zähler 16 erhält folglich 32 Impulse k, die in Zeile X wiedergegeben sind, und läuft damit von 0 bis 31 hoch. Der zeitabhängige Zählerstand an seinen Ausgängen l ist in Zeile XI zu sehen. Der Festwertspeicher gibt zu jedem Zählwert den entsprechenden Sinuswert ab, was nach Digital-Analog-Wandlung zu einer Wechselspannung konstanter Amplitude am Ausgang A gemäß Zeile XIII führt. Jeweils beim Zählwert 32 des Zählers 16 wird dessen sechste Stufe eingeschaltet und liefert das Vorzeichensignal -, das beim Übergang auf den Zählwert 0 wieder verschwindet. Das Umschalten des Vorzeichensignals S ist in Zeile XII dargestellt. The comparator 15 compares these values with the respective status of the counter 15 (inputs i) , which receives 11.2 MHz counting pulses, and emits a signal k with each match, which resets the counter 15 and is counted by the counter 16 . Since 100 pulses were counted during the first half-wave, the comparison value pending at h for the duration of the second half-wave is 100. Counter 15 already reaches this value after every 8.93 microseconds, which means a total of 32 times during the duration of the second half-wave. The counter 16 consequently receives 32 pulses k , which are reproduced in line X, and thus starts up from 0 to 31. The time-dependent counter reading at its outputs l can be seen in line XI. The read-only memory outputs the corresponding sine value for each count value, which, after digital-to-analog conversion, leads to an AC voltage of constant amplitude at output A according to line XIII. In each case with the count 32 of the counter 16 , its sixth stage is switched on and supplies the sign signal - which disappears when the count is changed to 0. Switching the sign signal S is shown in line XII.

Bei fallender Frequenz werden die Halbperioden länger und führen zu höheren Zählerständen der Zähler 9 und 10, z. B. bei 1,4 kHz zum Zählerstand 125. Das Signal k wird jetzt nur alle 11,16 µs abgegeben, was aber bei einer dieser Frequenz entsprechenden Halbperiodendauer von 357 µs wiederum 32 Impulsen k und folglich einer Halbwelle der im Festwertspeicher enthaltenen Sinusfunktion entspricht. Nur beim Übergang von einer höheren zu einer niedrigeren Frequenz tritt eine Phasenverschiebung dergestalt auf, daß mehr als eine Halbwelle der höheren Frequenz abgegeben wird. Ebenso verschiebt sich beim Übergang von einer niedrigeren zu einer höheren Frequenz die Phase, da jetzt weniger als eine Halbwelle der niedrigeren Frequenz erzeugt wird. Es wird aber weder ein Wert ausgelassen noch tritt ein Phasensprung auf. Da beim Wobbeln normalerweise ein sehr allmählicher Übergang vor der einen Frequenz zur nächsten erfolgt, pro Halbwelle liegt der Frequenzhub unter 1 Hz, tritt die Phasenverschiebung fast überhaupt nicht in Erscheinung.With falling frequency, the half-periods become longer and lead to higher counts of counters 9 and 10 , e.g. B. at 1.4 kHz to the counter reading 125. The signal k is now only emitted every 11.16 microseconds, but this corresponds to 32 pulses k and a half-wave of the sine function contained in the read-only memory at a half-cycle duration of 357 microseconds corresponding to this frequency. Only when moving from a higher to a lower frequency does a phase shift occur such that more than one half-wave of the higher frequency is emitted. Likewise, the phase shifts during the transition from a lower to a higher frequency, since less than one half-wave of the lower frequency is now generated. However, a value is not left out and there is no phase jump. Since the wobble usually makes a very gradual transition from one frequency to the next, the frequency shift is less than 1 Hz per half-wave, the phase shift hardly occurs at all.

Für Anwendungen, die einen höheren Frequenzhub erwarten lassen, bringt die Anordnung von Fig. 2 eine Phasenangleichung bei fallenden Frequenzen. Sie besteht im wesentlichen aus den gleichen Teilen wie Fig. 1, enthält aber einen zusätzlichen Komparator 25, der die Zählerstände der Zähler 9 und 10 miteinander vergleicht. Hat der Zähler 9 einen kleineren Zählerstand als der Zähler 10, erscheint an der Klemme 24 ein Signal u, das über eine mit der Torschaltung 5 durch ein ODER-Gatter 22 verknüpfte Torschaltung 20 Zählimpulse in den Zähler 9 gelangen läßt. Steht umgekehrt der Zähler 10 auf einem kleineren Wert, schaltet ein Signal v an der Klemme 26 über eine Torschaltung 21 und ein ODER-Gatter 23 den Eingang des Zählers 10 zur Aufnahme weiterer Zählimpulse frei.For applications that can be expected to have a higher frequency swing, the arrangement of FIG. 2 brings about phase alignment with falling frequencies. It consists essentially of the same parts as FIG. 1, but contains an additional comparator 25 which compares the counter readings of the counters 9 and 10 with one another. If the counter 9 has a smaller counter reading than the counter 10 , a signal u appears at the terminal 24 , which allows 20 counting pulses to reach the counter 9 via a gate circuit 5 linked by the gate circuit 5 by an OR gate 22 . Conversely, if the counter 10 is at a smaller value, a signal v at the terminal 26 activates the input of the counter 10 via a gate circuit 21 and an OR gate 23 for receiving further counting pulses.

Dadurch wird folgende Wirkung erzielt. Die vorhergehende Halbwelle habe z. B. in 286 µs 100 Zählimpulse im Zähler 10 aufsummiert (Frequenz 1,75 kHz), die nächste Halbwelle sei aber 357 µs lang (Frequenz 1,4 kHz). Während dieser Zeit würden in der Anordnung von Fig. 1, die 357 µs lang den Vergleichswert 100 dem Komparator 14 zur Verfügung stellt, 40 Impulse im Abstand von 8,93 µs erzeugt werden, was eine halbe und eine achtel Periode der Frequenz 1,75 kHz bedeutet, also eine Phasenverschiebung um 45° bewirkt. In der Anordnung von Fig. 2 liefert der Komprator 25 nach 288 µs, wenn der Zähler 9 den Zählerstand 101 erreicht (Zähler 10 habe wie oben den Zählerstand 100), ein Signal an Klemme 26, das die Torschaltung 21 öffnet. Jetzt wird gleichzeitig in die Zähler 9 und 10 hineingezählt. Da der Stand des Zählers 10 immer nur 1 hinter dem des Zählers 9 zurückbleibt, steht das Signal an Klemme 26 mindestens bis zum Ende der laufenden Halbperiode an. Der dem Komprator 14 zugeführte Vergleichswert beträgt demnach 288 µs lang 100, was etwa einer Halbwelle von 1,75 kHz entspricht, und läuft dann bis 124 hoch, womit in der Ausgangsspannung sukzessive die 1,4 kHz angenähert werden, die die nächste Halbwelle der Ausgangsspannung haben wird. Der Zähler 9 hat am Ende der zweiten Halbwelle den Stand 125. Fällt die Frequenz weiter, so wird die nächste Halbperiode, in der wieder in den Zähler 10 nach dessen Rückstellung hineingezählt wird, länger als die vorhergehende, und der Zähler 10 erhält mehr als 125 Zählimpulse. Ab dem Zählerstand 126 liefert dann die Klemme 24 des Komparators 25 ein Signal u, das die Torschaltung 20 öffnet, über die jetzt gleichzeitig der Zähler 9 beaufschlagt wird. In der Ausgangsspannung wirkt sich dies wiederum als allmähliche Frequenzabsenkung in Richtung auf den Wert, den die Eingangsspannung während der laufenden Halbwelle hat und die Ausgangsspannung in der folgenden haben wird, aus.This has the following effect. The previous half-wave z. B. in 286 µs 100 counts in counter 10 total (frequency 1.75 kHz), but the next half-wave was 357 µs long (frequency 1.4 kHz). During this time, in the arrangement of FIG. 1, which provides the comparison value 100 to the comparator 14 for 357 microseconds, 40 pulses would be generated at intervals of 8.93 microseconds, which is a half and an eighth period of the frequency 1.75 kHz means a phase shift of 45 °. In the arrangement of FIG. 2, the compressor 25 delivers a signal at terminal 26 after 288 microseconds when the counter 9 reaches the counter reading 101 (counter 10 has the counter reading 100 as above), which opens the gate circuit 21 . Now counts 9 and 10 simultaneously. Since the level of counter 10 is always only 1 behind that of counter 9 , the signal at terminal 26 is present at least until the end of the current half-period. The comparative value supplied to the compressor 14 is therefore 100 for 288 microseconds, which corresponds to a half-wave of 1.75 kHz, and then runs up to 124, which successively approximates the 1.4 kHz in the output voltage, which is the next half-wave of the output voltage will have. The counter 9 has the state 125 at the end of the second half-wave. If the frequency continues to fall, the next half-period, in which the counter 10 is counted again after it has been reset, becomes longer than the previous one, and the counter 10 receives more than 125 Counts. From the counter reading 126, the terminal 24 of the comparator 25 then supplies a signal u which opens the gate circuit 20 , via which the counter 9 is now simultaneously acted on. In the output voltage, this in turn acts as a gradual frequency decrease towards the value that the input voltage has during the current half-wave and that the output voltage will have in the following.

Anstelle von zwei Zählern 9 und 10 kann man in den Anordnungen von Fig. 1 und 2 auch drei und mehr Zähler vorsehen und die Eingangs-Torschaltungen 5 und 6 sowie die Ausgangs- Torschaltungen 11 und 12 durch Ringzähler steuern, die von den aus der Eingangswechselspannung in konstanten Phasenwinkelabständen abgeleiteten Signalen der Impulsformerstufe 3 weitergeschaltet werden, wobei jeweils zwei oder mehrere Halbwellen gespeichert werden, bevor sie ausgesandt werden. Durch Vergleich der gespeicherten Halbwellen ist eine Tendenzbeobachtung und Korrektur der zu sendenden Halbwelle möglich. Instead of two counters 9 and 10 , three and more counters can also be provided in the arrangements of FIGS. 1 and 2, and the input gate circuits 5 and 6 and the output gate circuits 11 and 12 can be controlled by ring counters which derive from the input AC voltage signals of pulse shaper stage 3 derived at constant phase angle intervals are switched on, two or more half-waves being stored in each case before they are emitted. By comparing the stored half-waves, a trend observation and correction of the half-wave to be transmitted is possible.

Im Ausführungsbeispiel werden die Nulldurchgänge der Eingangswechselspannung für die Frequenzinformation ausgewertet. Die Umsteuerung der Zähler geschieht also in Phasenwinkelabständen von 180°. Wenn man der Impulsformerstufe 3 Differenzierglieder zur Ableitung der Maximal und Minima der Eingangswechselspannung vorschaltet, ist eine Umsteuerung im Abstand von 90° möglich. Die konstante Ausgangswechselspannung ist gegenüber der Eingangswechselspannung dann nur noch um eine Viertelwelle verzögert. Entnimmt man der Eingangswechselspannung noch weitere phasenabhängige Signale, z. B. im Abstand von 45°, ist noch eine weitere Herabsetzung der Verzögerung möglich. Allerdings steigt der Aufwand für die Impulsformerstufe 3 beträchtlich, so daß dies nur in speziell gelagerten Anwendungsfällen zweckmäßig und vom Ergebnis her auch nötig sein wird. Beim beschriebenen Anwendungsfall des Messens von Fernmeldeleitungen reicht die Halbwellenumsteuerung bei weitem aus.In the exemplary embodiment, the zero crossings of the AC input voltage are evaluated for the frequency information. The reversal of the counters takes place at phase angle intervals of 180 °. If the 3 differentiators for deriving the maximum and minimum of the AC input voltage are connected upstream of the pulse shaper stage, a reversal at a distance of 90 ° is possible. The constant AC output voltage is then only delayed by a quarter wave compared to the AC input voltage. If one extracts further phase-dependent signals from the AC input voltage, e.g. B. at a distance of 45 °, a further reduction in the delay is possible. However, the effort for the pulse shaper stage 3 increases considerably, so that this will only be useful in special applications and the result will also be necessary. In the described application of measuring telecommunication lines, the half-wave reversal is by far sufficient.

Claims

1. Arrangement for converting an input AC voltage with variable amplitude and frequency fluctuating within wide limits into an output AC voltage of the same frequency but constant amplitude, characterized in that at least two m-stage counters ( 9, 10 ) are provided, which by the AC input voltage via a pulse shaper stage ( 3 ) at constant phase angle intervals, alternating signals on the input side are supplied with counting pulses by a clock generator ( 1, 2 ) and on the output side their meter reading is fed to a comparator ( 14 ), which compares it with the respective status of another m-stage counter ( 15 ), which is acted upon by counting pulses of 2 ⁿ times the frequency, and for each match, a counter ( 16 ) only advances n +1 steps, which gives the sine values of 2 ⁿ digitally stepped angles of magnitude and, if appropriate, actuates a read-only memory ( 17 ) in binary-coded form, which is followed by a digital-to-analog converter ( 19 ).

2. Arrangement according to claim 1, characterized in that the counting pulses of different frequencies are taken from a common clock generator ( 1 ) which is followed by a step-down circuit ( 2 ) for deriving the lower frequency.

3. Arrangement according to claim 1 or 2, characterized in that the changeover signals via input gates ( 5, 6 ) to the inputs and via output gates ( 11, 12 ) to the outputs of the m-stage counter ( 9, 10 ) Act.

4. Arrangement according to one of claims 1 to 3, characterized by at least one further comparator ( 25 ) which feeds the meter readings of the m-stage meter ( 9 or 10 ) which is currently being charged with counting pulses and which feeds its meter reading to the first comparator ( 14 ) m -step counter ( 10 or 9 ) is compared with each other and if the counter reading of the first counter ( 9 or 10 ) exceeds that of the second counter ( 10 or 9 ) the input of the second counter ( 10 or 9 ) via gate circuits ( 21, 23 or 20, 22 ) for receiving further counting pulses ( FIG. 2).