DE2843192A1 - Evaluation of reactive and effective alternator current components - using phase discriminator with peak transformers in MOS circuit - Google Patents

Evaluation of reactive and effective alternator current components - using phase discriminator with peak transformers in MOS circuit

Info

Publication number
DE2843192A1
DE2843192A1 DE19782843192 DE2843192A DE2843192A1 DE 2843192 A1 DE2843192 A1 DE 2843192A1 DE 19782843192 DE19782843192 DE 19782843192 DE 2843192 A DE2843192 A DE 2843192A DE 2843192 A1 DE2843192 A1 DE 2843192A1
Authority
DE
Germany
Prior art keywords
operational amplifier
resistor
diode
hand
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782843192
Other languages
German (de)
Inventor
Emil Dipl Ing Hzza
Milowslav Krnoul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skoda np
Original Assignee
Skoda np
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skoda np filed Critical Skoda np
Publication of DE2843192A1 publication Critical patent/DE2843192A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/06—Measuring real component; Measuring reactive component

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

The circuit is for evaluation of the reactive and effective components of an alternator current and consists of a MOS-circuit discriminator, operational amplifier shaping circuits, resistors, diodes, and a capacitor. The phase discriminator uses peak transformers for separation of the direct components of the pulse instead of the conventional use of diode or transistor circuits. The output of the evaluation circuit is drawn from three MOS switches and taken to a common terminal of the inverting input of an operational amplifier, which has a feedback capacitor and feedback resistor connected in parallel.

Description

Schaltung zur Auswertung der Blind- und Wirk- Circuit for evaluating the reactive and active

stromkomponente eines Alternators Die Erfindung betrifft eine Schaltung zur Auswertung der Blind- und Wirstromkomponente eines Alternators. Sie besteht aus einem Diskriminator, geschaffen aus MOS-Schaltern, Formkreisen, die durch Operationsverstärker realisiert sind, Widerständen, Dioden und einem Kondensator. Current component of an alternator The invention relates to a circuit for evaluating the reactive and eddy current components of an alternator. she consists from a discriminator, created from MOS switches, shaped circuits created by operational amplifiers are realized resistors, diodes and a capacitor.

Gegenwärtig werden für diesen Zweck Kreise benutzt, die Phasendiskriminatoren mit Dioden oder Transistorschaltern enthalten. Bei diesen Phasendiskriminatoren wurden zur Trennung der Gleichstromkomponente der Tastungsimpulse Stoßtransformatoren angewandt. Dies hatte jedoch große Fertigungskosten und umfangreiche Kreise zur Folge.Circles, the phase discriminators, are currently used for this purpose with diodes or transistor switches included. With these phase discriminators surge transformers were used to separate the direct current component of the sampling pulses applied. However, this had great manufacturing costs and extensive circles Episode.

Diese Nachteile werden durch die vorgeschlagene Schaltung beseitigt.These disadvantages are eliminated by the proposed circuit.

Es ist die Aufgabe der Erfindung, mit relativ einfachen Schaltmitteln niedrige Fertigungskosten und kleine Abmessungen der Schaltung zu erreichen.It is the object of the invention with relatively simple switching means to achieve low manufacturing costs and small dimensions of the circuit.

Das Wesen der Erfindung besteht darin, daß die Eingangklemme und die zweite Ausgangklemme der Schaltung an ein gemeinsames Nullpotential gemeinsam mit dem nichtinvertierenden Eingang eines vierten Operationsverstärkers angeschlossen sind, dessen Ausgang einerseits an die erste Ausgangklemme und anderseits an die Parallelkombination eines Rückkopplungswiderstandes des vierten Operationsverstärkers und eines Rückkopplungskondensators angeschlossen ist. Die Parallelkombination ist mit dem invertierenden Eingang des vierten Operationsverstärkers gemeinsam mit dem Emitter eines ersten MOS-Schalters verbunden. Der Kollektor des ersten MOS-Schalters schließt an einen Serienwiderstand des ersten MOS-Schalters an, der an die Eingangklemme des Stromes der Phase "R" angeschlossen ist. Das Blockwerk des ersten MOS-Schalters ist mit dem Ausgang eines ersten Operationsverstärkers verbunden, an dessen invertierenden Eingang einerseits ein erster Widerstand des ersten Operationsverstärkers angeschlossen ist, der an die Eingangklemme der Spannung anschließt und anderseits mit der Kathode einer ersten Diode des ersten Operationsverstärkers, ferner mit der Anode einer zweiten Diode des ersten Operationsverstärkers und mit einem zweiten Widerstand des ersten Operationsverstärkers verbunden ist. Dieser Widerstand ist in Serie mit einem dritten Widerstand des ersten Operationsverstärkers so geschaltet, daß die zweite Seite des dritten Widerstandes des ersten Operationsverstärkers einerseits an einen vierten Widerstand des ersten Operationsverstärkers anschließt, der mit einer Eingangklemme der Spannung UTR verbunden ist, und anderseits mit der Anode der ersten Diode des ersten Operationsverstärkers, der Kathode der zweiten Diode des ersten Operationsverstärkers und mit dem nichtinvertierenden Eingang des ersten Operationsverstärkers in Verbindung steht. Der gemeinsame Knotenpunkt des zweiten und dritten Widerstandes des ersten Operationsverstärkers ist an das gemeinsame Nullpotential angeschlossen, ebenso wie der gemeinsame Knotenpunkt des zweiten und dritten Widerstandes eines zweiten Operationsverstärkers, die in Serie geschaltet sind. Die zweite Seite des zweiten Widerstandes des zweiten Operationsverstärkers ist einerseits an den ersten Widerstand des zweiten Operationsverstärkers angesonlossen, der mit der Eingangklemme der Spannung UTR verbunden ist, und anderseits an den invertierenden Eingang des zweiten Operationsverstärkers gemeinsam mit der Anode der zweiten Diode des zweiten Operationsverstärkers und der Kathode der ersten Diode des zweiten Operationsverstärkers anschließt. Die Anode der ersten Diode des zweiten Operationsverstärkers und die Kathode der zweiten Diode des zweiten Operationsverstärkers sind an den nichtinvertierenden Eingang des zweiten Operationsverstärkers angeschlossen, mit dem einerseits der vierte Widerstand des zweiten Operationsverstärkers verbunden ist, der an die Eingangklemme der Spannung UST anschließt, und anderseits der dritte Widerstand des zweiten Operationsverstärkers angeschlossen ist. Der Ausgang aus dem zweiten Operationsverstärker schließt an das Blockwerk eines zweiten MOS-Schalters an, dessen Kollektor über einen Serienwiderstand des zweiten MOS-Schalters mit der Eingangklemme des Stromes der Phase 1t St' verbunden ist.The essence of the invention is that the input terminal and the second output terminal of the circuit to a common zero potential together with connected to the non-inverting input of a fourth operational amplifier are whose output on the one hand to the first output terminal and on the other hand to the Parallel combination of a feedback resistor of the fourth operational amplifier and a feedback capacitor is connected. The parallel combination is with the inverting input of the fourth operational amplifier together with the Emitter of a first MOS switch connected. The collector of the first MOS switch connects to a series resistor of the first MOS switch, which is connected to the input terminal of the current of phase "R" is connected. The block work of the first MOS switch is connected to the output of a first operational amplifier, to its inverting Input on the one hand a first resistor of the first operational amplifier connected which connects to the input terminal of the voltage and on the other hand to the cathode a first diode of the first operational amplifier, further with the anode one second diode of the first operational amplifier and with a second resistor of the first operational amplifier is connected. This resistor is in series with one third resistor of the first operational amplifier switched so that the second Side of the third resistor of the first operational amplifier on the one hand to one fourth resistor of the first operational amplifier connected to an input terminal the voltage UTR is connected, and on the other hand to the anode of the first diode of the first operational amplifier, the cathode of the second diode of the first operational amplifier and connected to the non-inverting input of the first operational amplifier stands. The common node of the second and third resistance of the first Operational amplifier is connected to the common zero potential, as well like the common node of the second and third resistance of a second Operational amplifiers connected in series. The second side of the second Resistance of the second operational amplifier is on the one hand to the first resistor of the second operational amplifier connected to the input terminal of the voltage UTR is connected, and on the other hand to the inverting input of the second operational amplifier together with the anode of the second diode of the second operational amplifier and the cathode of the first diode of the second operational amplifier connects. The anode the first diode of the second operational amplifier and the cathode of the second diode of the second operational amplifier are connected to the non-inverting input of the second Operational amplifier connected, with the one hand the fourth resistor of the second operational amplifier is connected to the input terminal of the voltage UST connects, and on the other hand the third resistor of the second operational amplifier connected. The output from the second operational amplifier connects the blockwork of a second MOS switch, the collector of which has a series resistor of the second MOS switch with the Input terminal of the current of the Phase 1t St 'is connected.

Sein Emitter schließt an den invertierenden Eingang des vierten Operationsverstärkers gemeinsam mit dem Emitter eines dritten MOS-Schalters an. Der Kollektor des dritten MOS-Schalters ist über einen Serienwiderstand des dritten NOS-Schalters mit der Eingangklemme des Stromes der Phase "g" verbunden. Das Blockwerk des dritten MOS-Schalters ist an den Ausgang eines dritten Operationsserstärkers angeschlossen. Mit dem invertierenden Eingang des dritten Operationsverstärkers steht ein erster Widerstand des dritten Operationsverstärkers in Verbindung, der mit der zweiten Seite an die Eingangklemme UST anschließt. Die Kathode der ersten Diode des dritten Operationsverstärkers und die Anode der zweiten Diode des dritten Operationsverstärkers sind gleichfalls an den invertierenden Eingang des dritten Operationsverstärkers angeschlossen. Beide Dioden sind einerseits an einen zweiten Widerstand des dritten Operationsverstärkers angeschlossen, dessen zweite Seite mit einem dritten Widerstand des dritten Operationsverstärkers in Verbindung steht. Dieser dritte Widerstand ist einerseits über einen vierten widerstand des dritten Operationsverstärkers an die Eingangsklemme der Spannung UR5 angeschlossen und anderseits mit dem nichtinvertierenden Eingang des dritten Operationsverstärkers verbunden.Its emitter connects to the inverting input of the fourth operational amplifier together with the emitter of a third MOS switch. The collector of the third MOS switch is via a series resistor of the third NOS switch with the Input terminal of the current of phase "g" connected. The blockwork of the third MOS switch is connected to the output of a third operational amplifier. With the inverting The input of the third operational amplifier is a first resistor of the third Operational amplifier in connection with the second side to the input terminal UST connects. The cathode of the first diode of the third operational amplifier and the anode of the second diode of the third operational amplifier are also on connected to the inverting input of the third operational amplifier. Both Diodes are connected on the one hand to a second resistor of the third operational amplifier connected, the second side of which with a third resistor of the third operational amplifier communicates. This third resistance is on the one hand over a fourth resistance of the third operational amplifier to the input terminal of the voltage UR5 connected and on the other hand with the non-inverting input of the third Operational amplifier connected.

Mit dem nichtinvertierenden Eingang des dritten Operationsverstärkers ist die Kathode einer zweiten Diode des dritten Operationsverstärkers und die Anode einer ersten Diode des dritten Operationsverstärkers verbunden. Der gemeinsame Knotenpunkt des zweiten und dritten Widerstandes des dritten Operationsverstärkers ist an einen Punkt des gemeinsamen Nullpotentials angeschlossen.With the non-inverting input of the third operational amplifier is the cathode of a second diode of the third operational amplifier and the anode connected to a first diode of the third operational amplifier. The common hub of the second and third resistor of the third operational amplifier is connected to one Point of common zero potential connected.

Das Wesen der Erfindung, nähere Einzelheiten und weitere Merkmale der Erfindung sind nachs-tehend anhand eines in der Zeichnung schematisch dargestellten Ausführungsbeispieles der vorgeschlagenen Schaltung näher erläutert.The essence of the invention, further details and more characteristics of the invention are shown below with reference to one shown schematically in the drawing Embodiment of the proposed circuit explained in more detail.

Die Eingangklemme 4 und die zweite Ausgangklemme 12 der Schaltung sind an ein gemeinsames Nullpotential angelegt und mit dem nicht invertierenden Eingang eines vierten Operationsverstärkers 17 verbunden. Der Ausgang des vierten Operationsverstärkers 17 ist einerseits an die erste Ausgangklemme 11 und anderseits an eine Parallelkombination eines Rückkopplungswiderstandes 16 des vierten Operationsverstärkers und eines Rückkopplungskondensators 15 angeschlossen. Diese Parallelkombination steht mit dem invertierenden Eingang des vierten Operationsverstärkers 17 gemeinsam mit dem Emitter des ersten MOS-Schalters 14 in Verbindung. Der Kollektor des ersten MOS-Schalters 14 schließt an einen Serienwiderstand 13 des ersten MOS-Schalters 14 an, der mit der Eingangklemme 1 des Stromes der Phase "R" verbunden ist. Das Blockwerk des ersten MOS-Schalters 14 schließt an den Ausgang eines ersten Operationsverstärkers 28 an, an dessen invertierenden Eingang einerseits ein erster Widerstand 22 des ersten Operationsverstärkers 28 angeschlossen ist, der an die Eingangklemme 5 der Spannung URS anschließt und anderseits mit der Kathode der ersten Diode 26 des ersten Operationsverstärkers 28, der Anode der zweiten Diode 27 des ersten Operationsverstärkers 28 und dem zweiten Widerstand 23 des ersten Operationsverstärkers 28 verbunden ist. Der zweite Widerstand 23 des ersten Operationsverstärkers 28 ist in Serie mit dem dritten Widerstand 24 des ersten Operationsverstärkers 28 geschaltet, so daß die zweite Seite des dritten Widerstandes 24 des ersten Operationsverstärkers 28 einerseits an den vierten Widerstand 25 des ersten Operationsverstärkers 28 anschließt, der mit der Eingangklemme 6 der Spannung UTR verbunden ist, und anderseits an die Anode der ersten Diode 26 des ersten Operationsverstärkers 28, ferner an die Kathode der zweiten Diode 27 des ersten Operationsverstärkers 28 und an den nichtinvertierenden Eingang des ersten Operationsvers-tärkers 28 anschließt.The input terminal 4 and the second output terminal 12 of the circuit are applied to a common zero potential and with the non-inverting Input of a fourth operational amplifier 17 connected. The outcome of the fourth Operational amplifier 17 is connected on the one hand to the first output terminal 11 and on the other hand to a parallel combination of a feedback resistor 16 of the fourth operational amplifier and a feedback capacitor 15 are connected. This parallel combination is common to the inverting input of the fourth operational amplifier 17 with the emitter of the first MOS switch 14 in connection. The collector of the first MOS switch 14 connects to a series resistor 13 of the first MOS switch 14 connected to input terminal 1 of the "R" phase current. That Blockwork of the first MOS switch 14 connects to the output of a first operational amplifier 28 at whose inverting input on the one hand a first resistor 22 of the first operational amplifier 28 is connected to the input terminal 5 of the Voltage URS connects and on the other hand with the cathode of the first diode 26 of the first Operational amplifier 28, the anode of the second diode 27 of the first operational amplifier 28 and the second resistor 23 of the first operational amplifier 28 is connected. The second resistor 23 of the first operational amplifier 28 is in series with the third resistor 24 of the first operational amplifier 28 switched so that the second side of the third resistor 24 of the first operational amplifier 28 on the one hand connected to the fourth resistor 25 of the first operational amplifier 28, the with the input terminal 6 the voltage UTR is connected, and on the other hand to the anode of the first diode 26 of the first operational amplifier 28, furthermore the cathode of the second diode 27 of the first operational amplifier 28 and to the non-inverting input of the first operational amplifier 28 connects.

Der gemeinsame Knotenpunkt des zweiten und dritten Widerstandes 23, 24 des ersten Operationsverstärkers 28 ist an das gemeinsame Nullpotential angeschlossen, genauso wie der gemeinsame Knotenpunkt des zweiten und dritten in Serie geschalteten Widerstandes 30, 31 des zweiten Operationsverstärkers 35. Die zweite Seite des zweiten Widerstandes 30 des zweiten Operationsverstärkers 35 ist einerseits an den ersten Widerstand 29 des zweiten Operationsverstärkers 25 angeschlossen, der mit der Eingangklemme 7 der Spannung UTR verbunden ist, und anderseits an den invertierenden Eingang des zweiten Operationsverstärkers 35 gemeinsam mit der Anode der zweiten Diode 34 des zweiten Operationsverstärkers 35 und der Kathode der ersten Diode 33 des zweiten Operationsverstärkers 35 anschließt. Die Anode der ersten Diode 33 des zweiten Operationsverstärkers 35 und die Kathode seiner zweiten Diode 34 sind an den nichtinvertierenden Eingang des zweiten Operationsverstärkers 35 angeschlossen, an den auch einerseits der vierte Widerstand 32 des zweiten Operationsverstärkers 35 anschließt, der mit der Eingangklemme 8 der Spannung UST verbunden ist, Anderseits ist an den erwähnten Eingang der dritte Widerstand 31 des zweiten Operationsverstärkers 35 angeschlossen. Der Ausgang aus dem zweiten Operationsverstärker 35 ist mit dem Blockwerk des zweiten MOS-Schalters 19 verbunden. Sein Kollektor ist über den Serienwiderstand 18 des zweiten MOS-Schalters 19 an die Eingangklemme 2 des Stromes der Phase "S" angeschles Der Emitter des zweiten MOS-Schalters 19 ist mit dem invertierenden Eingang des vierten Operationsverstärkers 17 5ew meinsam mit dem Emitter des dritten MOS-Schalters 21 verbunden, dessen Kollektor über den Serienwiderstand 20 des dritten MOS-Schalters 21 an die Eingangklemme 3 des Stromes der Phase "'ll" angeschlossen ist. Das Blockwerk des dritten IIOS-Schalters 21 ist mit dem Ausgang des dritten Operationsverstärkers 42 verbunden, der am invertierenden Eingang des ersten Widerstandes 36 des dritten Operationsverstärkers 42 angeschlossen ist, der mit der zweiten Seite an die Binzangklemme 9 der Spannung UST, die Kathode der ersten Diode 40 des driften Operationsverstärkers und die Anode der zweiten Diode 41 des dritten Operationsverstärkers 42 anschließt, die mit dem zweiten Widerstand 37 des dritten Operationsverstärkers 4-2 verbunden ist, dessen zweite Seite an den dritten Widerstand 38 des dritten Operationsverstärkers 42 angeschlossen ist Der dritte widerstand 38 ist iiber den vierten Widerstand 39 des dritten Operationsverstärkers 42 an die F.ingangklemme 10 der Spannung URs anngeschlossen Der dritte Widerstand 38 ist auch mit dem niclltinvcrierenden-Ein.gang des dritten Operationsverstärkers 4-2 der Kathode der zweiten Diode 41 des dritten Operationsverstärkers 42 und der Anode der ersten Diode 40 des drit-ten Operationsverstärkers 42 verbunden. Der gemeinsame Knotenpunkt des zweiten und dritten Widerstandes 37 und 38 des dritten Operationsverstärkers 42 schließt an den Punkt des gemeinsamen Nullpotentials an.The common node of the second and third resistor 23, 24 of the first operational amplifier 28 is connected to the common zero potential, just like the common node of the second and third in series Resistor 30, 31 of the second operational amplifier 35. The second side of the second Resistor 30 of the second operational amplifier 35 is on the one hand to the first Resistor 29 of the second operational amplifier 25 connected to the input terminal 7 is connected to the voltage UTR, and on the other hand to the inverting input of the second operational amplifier 35 together with the anode of the second diode 34 of the second operational amplifier 35 and the cathode of the first diode 33 of the second Operational amplifier 35 connects. The anode of the first diode 33 of the second operational amplifier 35 and the cathode of its second diode 34 are connected to the non-inverting input of the second operational amplifier 35 is connected to which the fourth Resistor 32 of the second operational amplifier 35 is connected to the input terminal 8 of the voltage UST is connected, on the other hand, the third input is connected to the mentioned input Resistor 31 of the second operational amplifier 35 is connected. The exit from the second operational amplifier 35 is with the blockwork of the second MOS switch 19 connected. Its collector is across the series resistor 18 of the second MOS switch 19 connected to the input terminal 2 of the phase "S" current. The emitter of the second MOS switch 19 is connected to the inverting input of the fourth operational amplifier 17 5ew commonly connected to the emitter of the third MOS switch 21, whose collector via the series resistor 20 of the third MOS switch 21 to the Input terminal 3 of the phase "ll" current is connected. The block work of the third IIOS switch 21 is connected to the output of the third operational amplifier 42 connected to the inverting input of the first resistor 36 of the third Operational amplifier 42 is connected, the second side to the Binzangklemme 9 of the voltage UST, the cathode of the first diode 40 of the drift operational amplifier and the anode of the second diode 41 of the third operational amplifier 42 is connected, which is connected to the second resistor 37 of the third operational amplifier 4-2 whose second side is connected to the third resistor 38 of the third operational amplifier 42 is connected. The third resistor 38 is connected via the fourth resistor 39 of the third operational amplifier 42 is connected to the input terminal 10 of the voltage URs The third resistor 38 is also connected to the non-inverting input of the third Operational amplifier 4-2 of the cathode of the second diode 41 of the third operational amplifier 42 and the anode of the first diode 40 of the third operational amplifier 42 are connected. The common node of the second and third resistors 37 and 38 of the third Operational amplifier 42 connects to the point of common zero potential.

Von jeder Eingangklemme 1, 2, 3 der Phasen "R", "S", "T" werden Spannungen, die den Phasenströmen des Alternators proportional sind, über eine der drei Kombinationen der Serienwiderstände 13, 18, 20 und der MOS-Schalter 14, 19, 21 dem invertierenden Eingang des vierten Operationsverstärkers 17 zugeführt. Dieser vierte Operationsverstärker 17 hat den nichtinvertierenden Eingeng mit dem Punkt des gemeinsamen Hullpotentials verbunden. Dor Ausgang des vierten Operationsverstärkers 17 ist zur ersten Ausgangklemme 11 herausgeführt und gleichzeitig mit seinem invertieronden Eingang über eine Parallelkombination des Rückkopplungswiderstandes 16 des vierten Operationsverstärkers 17 und des Rückkopplungskondensators 15 verbunden.From each input terminal 1, 2, 3 of the phases "R", "S", "T" voltages, which are proportional to the phase currents of the alternator, via one of the three combinations the series resistors 13, 18, 20 and the MOS switches 14, 19, 21 the inverting Input of the fourth operational amplifier 17 is supplied. This fourth op amp 17th has the non-inverting input with the point of the common hull potential tied together. The output of the fourth operational amplifier 17 is to the first output terminal 11 and at the same time with its inverted input via a parallel combination the feedback resistor 16 of the fourth operational amplifier 17 and the feedback capacitor 15 connected.

DieBlockwerke der MOS-Schalter 14, 19, 21 sind an die Ausgange der drei Operationsverstärker 28,35, 42 ohne Rückkupplung angeschlossen, die an ihren Ausgängen rechteckförmige Wechselspannungen für die Tastung dioser Blockwirke @@fweisen. jeden dieser Operationsverstärker 28, 35 4@ ist @@ inverkierenden und nichtinvertieronden Eingang eine parallelkonbination gegensätzlich polarisierter Dioden 26, 27, 33, 34, 40, 41 angeschlossen und jederder invertierenden und nichtinvertierenden Eingänge dieser drei Operationsverstärker 28, 35, 42 steht über einen Widerstand mit dem gemeinsamen Nullpetential und über weitere Widerstände 22, 25, 29, 32, 36, 39 mit den Eingangklemmen 5, 6, 7, 8 9, 10 der Spannungen in Verbindung.The blocks of the MOS switches 14, 19, 21 are connected to the outputs of the three operational amplifiers 28,35, 42 connected to their Outputs rectangular alternating voltages for the sampling of block effects. each of these operational amplifiers 28, 35 4 @ is @@ inverkierenden and nichtinvertieronden Input a parallel connection of oppositely polarized diodes 26, 27, 33, 34, 40, 41 and each of the inverting and non-inverting inputs these three operational amplifiers 28, 35, 42 is via a resistor with the common zero potential and further resistors 22, 25, 29, 32, 36, 39 with the input terminals 5, 6, 7, 8 9, 10 of the voltages in connection.

Falls diesen Klemmen Spannungen zugefürt werden, die den Phasenspannungen des Alternators zwischen den Phasen "S-T", "T-R", "R-S" proportional sind, undden Eingangklemmen 1 2, 3 Spannungen, die den Strömen des Alternators proportional sind, dann hat die Spannung an der ersten Eingangklemme 11 gegenüber der zweiten Eingangklemme 12, die einen Punkt des Nullpotentials darstellt, eine gleichgerichtete Komponente, die der Wirkkomponente des Alternatorstromes proportional ist.If voltages are supplied to these terminals that correspond to the phase voltages of the alternator between the phases "S-T", "T-R", "R-S" are proportional, andthe Input terminals 1 2, 3 voltages that are proportional to the currents of the alternator, then the voltage at the first input terminal has 11 compared to the second input terminal 12, which represents a point of zero potential, a rectified component, which is proportional to the active component of the alternator current.

Falls der Stromkreis als Fühler der Blindleistung realisiert werden soll, dann müssen mit dem Punkt des Nullpotentials, d.i. mit der Eingangsklemme 4 und der Ausgangsklemme 12 die Eingangklemmen 6, 8, 10 der Spannungen verbunden werden. Die Eingangklemme 5 der Spannung muß mit der Spannung der Phasen UST' die eingangklemme 7 der Spannung an die Spannung der Phase UT@ und die Eingangklemme 9 der Spanung an die Spannung der Phase URS angeschlossen werden.If the circuit is implemented as a reactive power sensor will should, then with the point of zero potential, i.e. with the input terminal 4 and the output terminal 12, the input terminals 6, 8, 10 of the voltages are connected will. The input terminal 5 of the voltage must match the voltage of the phases UST 'the input terminal 7 of the voltage to the voltage of phase UT @ and the input terminal 9 of the voltage can be connected to the voltage of the phase URS.

Claims (1)

Patentanspruch.Claim. Schaltung zur Auswertung der Blind- und Wirkstromkomponente eines Alternators, bestehend aus einem Diskriminator aus MOS-Scaltern, Formkreisen, die mittels Operationsverstärkern gebildet werden, Widerständen, Dioden und einem Kondensator, dadurch gekennzeichnet, daß die Eingangklemme (4) und die zweite Ausgangklemme (12) der Schaltung an ein gemeinsames Nullpotential gemeinsam mit einem nichtinvertierenden Eingang eines vierten Operationsverstärkers (17) angeschlossen sind, dessen Ausgang einerseits an die Ausgangklemme (11) und anderseits an die Parallelkombination eines Rückkopplungswiderstandes (16) eines vierten Operationsverstärkers (17) und eines Rückkopplungskondensators (15) anschließt, daß diese Parallelkombination mit dem invertierenden Eingang des vierten Operationsverstärkers (17) gemeinsam mit dem Emitter des ersten MOS-Schalters (14) verbunden ist, dessen Kollektor mit einem Serienwiderstand (13) des ersten MOS-Schalters (14) in Verbindung steht, daß dieser Serienwiderstand (13) an die Eingangklemme (1) des Stromes der Phase ("R") angeschlossen ist und daß das Blockwerk des ersten MOS-Schalters (14) mit dem Ausgang eines ersten Operationsverstärkers (28) verbunden ist, der an seinem invertierenden Eingang einerseits einen ersten Widerstand (22) des ersten Operationsverstärkers.(28) aufweist, der an die Eingangklemme (5) der Spannung (URs) und an die Kathode der ersten Diode (26) des ersten Operationsverstärkers (28) und an die Anode der zweiten Diode (27) des ersten Operationsverstärkers (28), ferner an den zweiten Widerstand (23) des ersten Operationsverstärkers (28) anschließt, daß ein zweiter Widerstand (23) in Serie mit einem dritten Widerstand (24) des ersten Operationsverstärkers (28) so geschaltet ist, daß die zweite Seite des dritten Widerstandes (24) des ersten Operationsverstärkers (28) einerseits mit einem vierten Widerstand (25) des ersten Operationsverstärkers (28) in Verbindung steht, der an die Eingangklemme (6) der Spannung (U,1E) angeschlossen ist, und anderseits mit der Anode einer ersten Diode (26) des ersten Operationsvorstärkers (28) und der Kathode einer zweiten I)iode (27) des ersten Operationsverstärkers (28) und ferner mit dem nichtinvertierenden Eingang des ersten Operationsverstärkers (28) verbunden ist, daß der gemeinsame Knotenpunkt des zweiten und dritten Widerstandes (23,24) des ersten Operationsverstärkers (28) an ein gemeinsames Nullpotential anschließt, genau so wie der gemeinsame Knotenpunkt des zweiten und dritten Widerstandes (30, 31) des zweiten Operationsverstärkers (35), die in Serie geschaltet sind, daß hingegen die zweite Seite des zweiten Widerstandes (30) eines zweiten Operationsverstärkers (35) einerseits mit dem ersten Widerstand (29) des zweiten Operationsverstärkers (35) verbunden ist, der an die Eingangklemme (7) der Spannung (uhr) anschließt, und anderseits mit dem invertierenden Eingang des zweiten Operationsverstärkers (35) gemeinsam mit der Anode der zweiten Diode (34) des zweiten Operationsverstärkers (35) und der Kathode der ersten Diode (33) des zweiten Operationsverstärkers (35) in Verbindung steht, daß die Anode der ersten Diode (33) des zweiten Operationsverstärkers (35) und die Kathode der zweiten Diode (34) des zweiten Operationsverstärkers (35) mit dem nichtinvertierenden Eingang des zweiten Operationsverstärkers (35) verbunden sind, mit dem auch einerseits der vierte Widerstand (32) des zweiten Operationsverstärkers (35) in Verbindung steht, der an die Eingangklemme (8) der Spannung (U5T) ananschließt, und anderseits der dritte Widerstand (31) des zweiten Operationsverstärkers (35) verbunden ist, daß ferner der Ausgang aus dem zweiten Operationsverstärker (35) an das Blockwerk eines zweiten IfOS-Schalters (19) angeschlossen ist, dessen Kollektor über einen Serienwiderstand (18) des zweiten MOS-Scalters (19) an die Eingangklemme (2) des Stromes der Phase (ltStt) und sein Emitter an den invertierenden Einfang des vierten Operationsverstärkers (17) gemeinsam mit dem Emitter eines dritten lxIOS-Schalters (21) anschließt, dessen Kollektor über einen Serienwiderstand (20) des dritten liQS-Scnalters (21) an die Eingangklemme (3) des Stromes der Phase (i.ll) an-escillossen ist, daß das Blockwerk des dritten IIOS-Schalters (21) mit dem Ausgang eines dritten Operationsverstärkers (42) in Verbindung steht, der am invertierenden Eingang einem ersten Widerstand (36) des dritten Operationsverstärkers (42) angeschlossen ist, der mit der zweiten Seite mit der Eingangklemme (9) der Spannung (UsT), ferner mit der Kathode der ersten Diode (40) des dritten Operationsverstärkers (42) und der Anode der zweiten Diode (41) des dritten Operationsverstärkers (42) verbunden ist, die einerseits mit dem zeiten Widerstand (37) des dritten Operationsverstärkers (42) in Verbindung steht, dessen zweite Seite an einen dritten Widerstand (38) des dritten Operationsverstärkers (42) anschließt, daß dieser Widerstand (38) über einen vierten Widerstand (39) des dritten Operationsverstärkers (42) an die Eingangklemme (10) der Spannung (UR) anschließt und ferner einerseits mit dem nichtinvertierenden Eingang des dritten Operationsverstärkers (42) verbunden ist, an den die Kathode der zweiten Diode (41) des dritten Operationsverstärkers (42) und die Anode der ersten Diode (40) des dritten Operationsverstärkers (42) angeschlossen sind und daß der gemeinsame Knotenpunkt des zweiten und dritten Widerstandes (37 u. 38) des dritten Operationsverstärkers (42) an den Punkt des gemeinsamen Nullpotentials anschließt.Circuit for evaluating the reactive and active current components of a Alternators, consisting of a discriminator from MOS switches, shaped circles, the are formed by means of operational amplifiers, resistors, diodes and a capacitor, characterized in that the input terminal (4) and the second output terminal (12) the circuit to a common zero potential together with a non-inverting one Input of a fourth operational amplifier (17) are connected, the output of which on the one hand to the output terminal (11) and on the other hand to the parallel combination of one Feedback resistor (16) of a fourth operational amplifier (17) and one Feedback capacitor (15) connects that this parallel combination with the inverting input of the fourth operational amplifier (17) together with the Emitter of the first MOS switch (14) is connected, the collector of which with a Series resistor (13) of the first MOS switch (14) is connected that this Series resistor (13) connected to the input terminal (1) of the phase current ("R") is and that the block of the first MOS switch (14) with the output of a first Operational amplifier (28) is connected, the one at its inverting input a first resistor (22) of the first operational amplifier (28) which to the input terminal (5) of the voltage (URs) and to the cathode of the first diode (26) of the first operational amplifier (28) and to the anode of the second Diode (27) of the first operational amplifier (28), also to the second resistor (23) of the first operational amplifier (28) connects that a second resistor (23) in series with a third resistor (24) of the first operational amplifier (28) is connected so that the second side of the third resistor (24) of the first Operational amplifier (28) on the one hand with a fourth resistor (25) of the first Operational amplifier (28) is connected to the input terminal (6) of the Voltage (U, 1E) is connected, and on the other hand to the anode of a first diode (26) of the first operational preamplifier (28) and the cathode of a second I) iode (27) of the first operational amplifier (28) and also with the non-inverting one Input of the first operational amplifier (28) is connected that the common Junction of the second and third resistor (23,24) of the first operational amplifier (28) connects to a common zero potential, just like the common node of the second and third resistors (30, 31) of the second operational amplifier (35), which are connected in series, that, however, the second side of the second resistor (30) of a second operational amplifier (35) on the one hand with the first resistor (29) of the second operational amplifier (35) is connected to the input terminal (7) connected to the voltage (clock), and on the other hand to the inverting input of the second operational amplifier (35) together with the anode of the second diode (34) of the second operational amplifier (35) and the cathode of the first diode (33) of the second operational amplifier (35) is connected that the anode of the first Diode (33) of the second operational amplifier (35) and the cathode of the second diode (34) des second operational amplifier (35) with the non-inverting Input of the second operational amplifier (35) are connected to the one hand the fourth resistor (32) of the second operational amplifier (35) in connection which connects to the input terminal (8) of the voltage (U5T), and on the other hand the third resistor (31) of the second operational amplifier (35) is connected, that also the output from the second operational amplifier (35) to the block work a second IfOS switch (19) is connected, the collector of which has a Series resistor (18) of the second MOS switch (19) to the input terminal (2) of the Current of the phase (ltStt) and its emitter to the inverting capture of the fourth Operational amplifier (17) together with the emitter of a third lxIOS switch (21) whose collector is connected via a series resistor (20) of the third liQS switch (21) is connected to the input terminal (3) of the current of phase (i.ll) that the blockwork of the third IIOS switch (21) with the output of a third operational amplifier (42) is connected to a first resistor at the inverting input (36) of the third operational amplifier (42) is connected to the second Side with the input terminal (9) of the voltage (UsT), furthermore with the cathode of the first Diode (40) of the third operational amplifier (42) and the anode of the second diode (41) of the third operational amplifier (42) is connected, on the one hand with the time resistor (37) of the third operational amplifier (42) is connected, its second side to a third resistor (38) of the third operational amplifier (42) connects that this resistor (38) via a fourth resistor (39) of the third operational amplifier (42) is connected to the input terminal (10) of the voltage (UR) and on the one hand with the non-inverting input of the third operational amplifier (42) is connected to the cathode of the second diode (41) of the third operational amplifier (42) and the anode of the first diode (40) of the third operational amplifier (42) are connected and that the common node of the second and third resistor (37 and 38) of the third operational amplifier (42) to the point of common zero potential connects.
DE19782843192 1977-12-27 1978-10-04 Evaluation of reactive and effective alternator current components - using phase discriminator with peak transformers in MOS circuit Withdrawn DE2843192A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS778829A CS196903B1 (en) 1977-12-27 1977-12-27 Connection for evaluation of the wattless and active component of the alternator current

Publications (1)

Publication Number Publication Date
DE2843192A1 true DE2843192A1 (en) 1979-07-05

Family

ID=5439384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782843192 Withdrawn DE2843192A1 (en) 1977-12-27 1978-10-04 Evaluation of reactive and effective alternator current components - using phase discriminator with peak transformers in MOS circuit

Country Status (3)

Country Link
CS (1) CS196903B1 (en)
DE (1) DE2843192A1 (en)
SE (1) SE7810763L (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008022221A1 (en) 2008-05-06 2009-11-12 Universität des Saarlandes Inhibitors of human aldosterone synthase CYP11B2
US8541404B2 (en) 2009-11-09 2013-09-24 Elexopharm Gmbh Inhibitors of the human aldosterone synthase CYP11B2

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008022221A1 (en) 2008-05-06 2009-11-12 Universität des Saarlandes Inhibitors of human aldosterone synthase CYP11B2
US8685960B2 (en) 2008-05-06 2014-04-01 Elexopharm Gmbh 6-pyridin-3-yl-3,4-dihydro-1h-quinolin-2-one derivatives and related compounds as inhibitors of the human aldosterone synthase CYP11B2
US8541404B2 (en) 2009-11-09 2013-09-24 Elexopharm Gmbh Inhibitors of the human aldosterone synthase CYP11B2

Also Published As

Publication number Publication date
SE7810763L (en) 1979-06-28
CS196903B1 (en) 1980-04-30

Similar Documents

Publication Publication Date Title
DE2713953B2 (en) Harmonic generator for generating the third harmonic
DE2455159A1 (en) RECTIFIER
DE2843192A1 (en) Evaluation of reactive and effective alternator current components - using phase discriminator with peak transformers in MOS circuit
DE2235944A1 (en) DEVICE FOR DETERMINING THE EFFECTIVE VALUE OF A PULSING ELECTRICAL SIZE
DE3334243A1 (en) CAPACITIVE, COMPLEX RESISTANCE
DE2034392C3 (en) Voltage limiter circuit for several outputs
DE3418362C2 (en)
DE1166844B (en) Oscillator circuit for generating oscillations, the frequency of which depends on the polarity of an input signal
DE884517C (en) Electrical signal receiver
DE3513032C2 (en) Power supply
DE2712680A1 (en) Transistor amplifier with alternative voltage stages - including two successive counter-reaction stages for supplying following amplifier stage
DE968997C (en) Circuit arrangement with gas-filled discharge tubes
DE2810635A1 (en) DC voltage doubling circuit - has two capacitors connected in series, with switch connecting centre point alternately to two battery terminals
DE1159014B (en) Circuit arrangement for converting pulses of different polarity into pulses with only one polarity
DE2032913A1 (en) Circuit arrangement for controlling electronic signal transmitters
EP0265435A1 (en) Circuit for protecting against interference voltages occurring on signalling lines.
DE1916736C3 (en) Push-pull amplifier with two transistors of opposite conductivity type
DE624150C (en) Switchable power-consuming measuring device with several coil groups
DE2515636A1 (en) Voltage to frequency converter - for voltage measurement in electric vehicles, has oscillator including three transistors and Zener diode
DE2907061A1 (en) Rapid short-circuit monitoring circuit for three=phase network - provides constant output and comprises two threshold stages with intermediate capacitor
DE1002738B (en) Circuit for distorting the waveform of an alternating voltage
DE1926185C (en) Circuit arrangement for transformerless transmission and conversion of an alternating voltage into a direct voltage that can be measured from a reference potential
DE2847214A1 (en) REFERENCE VOLTAGE SOURCE
DE2842749A1 (en) Temp. stable HF peak rectification circuit - has voltage doubler and third rectifier connected to two inputs of output circuit
EP0158197A2 (en) Demodulator

Legal Events

Date Code Title Description
8130 Withdrawal