CS196903B1 - Connection for evaluation of the wattless and active component of the alternator current - Google Patents

Connection for evaluation of the wattless and active component of the alternator current Download PDF

Info

Publication number
CS196903B1
CS196903B1 CS778829A CS882977A CS196903B1 CS 196903 B1 CS196903 B1 CS 196903B1 CS 778829 A CS778829 A CS 778829A CS 882977 A CS882977 A CS 882977A CS 196903 B1 CS196903 B1 CS 196903B1
Authority
CS
Czechoslovakia
Prior art keywords
operational amplifier
opamp
resistor
diode
input terminal
Prior art date
Application number
CS778829A
Other languages
Czech (cs)
Inventor
Emil Hrzan
Miloslav Krnoul
Original Assignee
Emil Hrzan
Miloslav Krnoul
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Emil Hrzan, Miloslav Krnoul filed Critical Emil Hrzan
Priority to CS778829A priority Critical patent/CS196903B1/en
Priority to DE19782843192 priority patent/DE2843192A1/en
Priority to SE7810763A priority patent/SE7810763L/en
Publication of CS196903B1 publication Critical patent/CS196903B1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/06—Measuring real component; Measuring reactive component

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

The circuit is for evaluation of the reactive and effective components of an alternator current and consists of a MOS-circuit discriminator, operational amplifier shaping circuits, resistors, diodes, and a capacitor. The phase discriminator uses peak transformers for separation of the direct components of the pulse instead of the conventional use of diode or transistor circuits. The output of the evaluation circuit is drawn from three MOS switches and taken to a common terminal of the inverting input of an operational amplifier, which has a feedback capacitor and feedback resistor connected in parallel.

Description

Vynález se týká zapojení pro vyhodnocení jalové a činné složky proudu alternátoru, složeného z diskriminátoru tvořeného MOS spínači, tvarovacích obvodů realizovaných operačními zesilovači, odporů, diod a kondenzátoru.The invention relates to a circuit for evaluating the reactive and active components of an alternator current comprised of a discriminator consisting of MOS switches, forming circuits implemented by operational amplifiers, resistors, diodes, and a capacitor.

Až dosud se pro tento účel používalo obvodů, které obsahovaly fázové diskriminátory s diodami nebo tranzistorovými spínači. U těchto fázových diskriminátorů se pro oddělení stejnosměrné složky klíčovacích impulsů používaly impulsní transformátory, což mělo za následek velké výrobní náklady a velké rozměry obvodů.Until now, circuits that contained phase discriminators with diodes or transistor switches have been used for this purpose. In these phase discriminators, pulse transformers were used to isolate the DC component of the keying pulses, resulting in large manufacturing costs and large circuit dimensions.

Uvedené nevýhody odstraňuje předmět vynálezu, jehož podstata spočívá v tom, že vstupní svorka a druhá výstupní svorka zapojení jsou připojeny na společný nulový potenciál spolu s neinvertujícím vstupem čtvrtého operačního zesilovače, jehož výstup je připojen jednak na první výstupní svorku a jednak na paralelní kombinaci zpětnovazebního odporu čtvrtého operačního zesilovače a zpětnovazebního kondenzátoru, připojenou na invertující vstup čtvrtého operačního zesilovače spolu s emitorem prvého MOS spínače. Kolektor prvého MOS je spojen se sériovým odporem prvého MOS spínače, připojeným na vstupní svorku proudu fáze „R“, Hradlo prvého MOS spínače je propojeno s výstupem prvého operačního zesilovače, který má na svém invertujícím vstupu připojen jednak první odpor prvého operačního zesilovače, připojený na vstupní svorku napětí U rs a jednak na katodu první diody prvého operačního zesilovače, anodu druhé diody prvého operačního zesilovače a druhý odpor prvého operačního zesilovače. Tento odpor je zapojený v sérii s třetím odporem prvého operačního zesilovače tak, že druhá strana třetího odporu prvého operačního zesilovače je připojena jednak na čtvrtý odpor prvého operačního zesilovače, připojený na vstupní svorku napětí U jr a jednak na anodu prvé diody prvého operačního zesilovače, katodu druhé diody prvého operačního zesilovače a jednak na neinvertující vstup prvého operačního zesilovače. Společný bod druhého a třetího odporu prvého operačního zesilovače je připojen na společný nulový potenciál, stejně jako společný bod druhého a třetího odporu druhého operačního zesilovače, které jsou zapojeny spolu v sérii. Druhá strana druhého odporu druhého operačního zesilovače je připojena jednak na první odpor druhého operačního zesilovače, připojený na vstupní svorku napětí U a jednak na invertující vstup druhého operačního zesilovače spolu s anodou druhé diody druhého operačního zesilovače a katodou prvé diody druhého operačního zesilovače. Anoda prvé diody druhého operačního zesilovače a katoda druhé diody druhého operačního zesilovače jsou připojeny na neinvertující vstup druhého operačního zesilovače, na kterém je připojen jednak čtvrtý odpor druhého operačního zesilovače, připojený na vstupní svorku napětí U gj a jednak třetí odpor druhého operačního zesilovače. Výstup z druhého operačního zesilovače je připojen na hradlo druhého MOS spínače, jehož kolektor je přes sériový odpor druhého MOS spínače připojen na vstupní svorku proudu fáze „S“. Jeho emitor je připojen na invertující vstup čtvrtého operačního zesilovače spolu s emitorem třetího MOS spínače. Kolektor třetího MOS spínače je připojen přes sériový odpor třetího MOS spínače na vstupní svorku proudu fáze „T“. Hradlo třetího MOS spínače je připojeno na výstup třetího operačního zesilovače. Na invertujícím vstupu třetího operačního zesilovače je připojen první odpor třetího operačního zesilovače, který je druhou stranou připojen na vstupní svorku napětí UgR, katoda prvé diody třetího operačního zesilovače a anoda druhé diody třetího operačního zesilovače. Obě diody jsou propojené jednak s druhým odporem třetího operačního zesilovače, jehož druhá strana je propojena s třetím odporem třetího operačního zesilovače propojeným jednak přes čtvrtý odpor operačního zesilovače na vstupní svorku napětí Urs a jednak na neinvertující vstup třetího operačního ' ' zesilovače. Na neinvertujícím vstupu třetího operačního zesilovače je připojena katoda druhé diody třetího operačního zesilovače a anoda prvé diody třetího operačního zesilovače. Společný bod druhého a třetího odporu třetího operačního zesilovače je propojen s bodem společného nulového potenciálu.These disadvantages are overcome by the object of the invention that the input terminal and the second output terminal of the wiring are connected to a common zero potential together with the non-inverting input of a fourth opamp whose output is connected both to the first output terminal and to a parallel combination of feedback a fourth opamp and feedback capacitor connected to the inverting input of the fourth opamp together with the emitter of the first MOS switch. The collector of the first MOS is connected to a series resistor of the first MOS switch connected to the input current phase of the “R”. The gate of the first MOS switch is connected to the output of the first operational amplifier. a voltage input terminal U rs and on the cathode of the first diode of the first opamp, the anode of the second diode of the first opamp, and the second resistor of the first opamp. This resistor is connected in series with the third resistor of the first opamp so that the other side of the third resistor of the first opamp is connected both to the fourth resistor of the first opamp connected to the input terminal U jr and to the anode of the first diode of the first opamp. and a second non-inverting input of the first opamp. The common point of the second and third resistors of the first opamp is connected to a common zero potential, as well as the common point of the second and third resistors of the second opamp that are connected together in series. The other side of the second resistor of the second opamp is connected both to the first resistor of the second opamp connected to the voltage input terminal U and to the inverting input of the second opamp together with the anode of the second opamp of the second opamp and the cathode of the first diode of the second opamp. The anode of the first opamp of the second opamp and the cathode of the second diode of the second opamp are connected to the non-inverting input of the second opamp to which the fourth resistor of the second opamp is connected. The output of the second operational amplifier is connected to the gate of the second MOS switch, whose collector is connected to the input current of the phase “S” through the series resistance of the second MOS switch. Its emitter is connected to the inverting input of the fourth opamp together with the emitter of the third MOS switch. The collector of the third MOS switch is connected through the series resistor of the third MOS switch to the phase input terminal “T”. The gate of the third MOS switch is connected to the output of the third operational amplifier. At the inverting input of the third opamp, a first resistor of the third opamp is connected, which is connected to the input terminal UgR, the cathode of the first diode of the third opamp, and the anode of the second diode of the third opamp. Both diodes are connected to the second resistor of the third operational amplifier, the other side of which is coupled to the third resistor of the third operational amplifier, connected via the fourth resistor of the operational amplifier to the input terminal Urs and to the non-inverting input of the third operational amplifier. At the non-inverting input of the third opamp, the cathode of the second diode of the third opamp and the anode of the first diode of the third opamp are connected. The common point of the second and third resistances of the third opamp is coupled to the common zero potential point.

Příklad praktického provedení předmětu vynálezu je na obr. přiloženého výkresu.An example of a practical embodiment of the invention is shown in the accompanying drawing.

Vstupní svorka 4 a druhá výstupní svorka 12 zapojení jsou připojeny na společný nulový potenciál spolu s neinvertujícím vstupem čtvrtého operačního zesilovače 17. Výstup čtvrtého operačního zesilovače 17 je připojen jednak na první výstupní svorku 11 a jednak na paralelní kombinaci odporu 16 zpětnovazebního čtvrtého operačního zesilovače 17 a zpětnovazebního kondenzátoru 15, připojenou na invertující vstup čtvrtého operačního zesilovače 17 spolu s emitorsm prvého MOS spínače 14. Kolektor prvého MOS spínače 14 je spojen se sériovým odporem 13 prvého MOS spínače 14 připojeným na vstupní svorku 1 proudu fáze „R“. Hradlo prvého MOS spínače 14 je propojeno s výstupem prvého operačního zesilovače 28, který má na svém invertujícím vstupu připojen jednak první odpor prvého operačního zesilovače 28, připojený na vstupní svorku 5 napětí U RSa jednak katodu první diody 26 prvého operačního zesilovače 28, anodu druhé diody 27 prvého operačního zesilovače 28 a druhý odpor 23 prvého operačního zesilovače 28. Druhý odpor 23 prvého operačního zesilovače 28 je zapojený v sérii s třetím odporem 24 prvého operačního zesilovače 28 tak, že druhá strana třetího odporu 24 prvého operačního zesilovače ' 28 je propojena jednak na čtvrtý odpor 25 prvého operačního zesilovače 28, připojený na vstupní svorku napětí UTR a jednak na anodu prvé diody 26 prvého operačního zesilovače 28, katodu druhé diody 27 prvého operačního zesilovače 28, katodu druhé diody 27 prvého operačního zesilovače 28 a jednak na neinvertující vstup prvého operačního zesilovače 28. . Společný bod druhého a třetího odporu 23, 24 prvého operačního zesilovače 28 je připojen na společný nulový potenciál, stejně jako společný bod druhého a třetího odporu 30, 31 druhého operačního zesilovače 35 zapojených spolu v sérii. Druhá strana druhého odporu 30 druhého operačního zesilovače 35 je připojena jednak na první odpor 29 druhého operačního zesilovače 35, připojený na vstupní svorku 7 napětí UTRa jednak na invertující vstup druhého operačního zesilovače 35 spolu s anodou druhé diody 34 druhého operačního zesilovače 35 -a katodou prvé diody 33 druhého operačního zesilovače 35. Anoda prvé diody 33 druhého operačního zesilovače 35 a katoda druhé diody 34 druhého operačního zesilovače 35 jsou připojeny na neinvertující vstup druhého operačního zesilovače 35, na kterém je připojen jednak čtvrtý odpor 32 druhého operačního zesilovače 35, připojený na vstupní svorku 8 napětí Ugj a jednak třetí odpor 31 druhého operačního zesilovače 35. Výstup z druhého operačního zesilovače 35 je připojen na hradlo druhého MOS spínače 19. Jeho kolektor je přes sériový odpor 18 druhého MOS spínače 19 připojen na vstupní svorku 2 proudu fáze „S“. Emitor druhého. MOS spínače 19 je připojen na invertující vstup čtvrtého operačního zesilovače 17 spolu s emitorem třetího MOS spínače 21, jehož kolektor je připojen přes sériový odpor 20 třetího MOS spínače 21 na vstupní svorku 3 proudu fáze „T“. Hradlo třetího MOS spínače 21 je připojeno na výstup třetího operačního zesilovače 42, který má na invertující vstup připojen první odpor 36 třetího operačního zesilovače 42 připojený druhou stranou na vstupní svorku 9 napětí U gT katodu prvé diody 40 třetího operačního zesilovače 42 a anodu druhé diody 41 třetího operačního . zesilovače 42, propojené jednak s druhým odporem 37 třetího operačního zesilovače 42, jehož druhá strana je propojena s třetím odporem 38 třetího operačního ' zesilovače 42 propojeným přes čtvrtý odpor 39 třetího operačního zesilovače 42 na vstupní svorku 10 napětí U Rg a jednak na neinvertující vstup třetího operačního . zesilovače 42. Na neinvertujícím vstupu třetího operačního zesilovače 42 je připojena katoda druhé diody 41 třetího operačního zesilovače 42 a anoda prvé diody a třetího odporu 37 a 38 třetího operačního zesilovače 42 je propojen s bodem společného nulového potenciálu.The input terminal 4 and the second wiring output terminal 12 are coupled to a common zero potential along with the non-inverting input of the fourth opamp 17. The output of the fourth opamp 17 is connected to the first output terminal 11 and the parallel combination of the resistor 16 of the feedback fourth opamp 17. a feedback capacitor 15 connected to the inverting input of the fourth operational amplifier 17 together with the emitters of the first MOS switch 14. The collector of the first MOS switch 14 is coupled to the series resistor 13 of the first MOS switch 14 connected to the input terminal 1 of phase current "R". The gate of the first MOS switch 14 is coupled to the output of the first opamp 28, which has on its inverting input connected both the first resistor of the first opamp 28 connected to the input terminal 5 of voltage UR S and the cathode of the first diode 26 of the first opamp 28 the diodes 27 of the first opamp 28 and the second resistor 23 of the first opamp 28. The second resistor 23 of the first opamp 28 is connected in series with the third resistor 24 of the first opamp 28 so that the other side of the third resistor 24 of the first opamp 28 is connected. to a fourth resistor 25 of the first opamp 28 connected to the input terminal U TR and to the anode of the first diode 26 of the first opamp 28, the cathode of the second diode 27 of the first opamp 28, the cathode of the second diode 27 of the first opamp 28 and first o Peripheral amplifier 28.. The common point of the second and third resistors 23, 24 of the first operational amplifier 28 is connected to a common zero potential, as well as the common point of the second and third resistors 30, 31 of the second operational amplifier 35 connected together in series. The second side of the second resistor 30 of the second operational amplifier 35 is connected both to the first resistor 29 of the second operational amplifier 35 connected to input terminal 7 of the voltage U T R on the one hand the inverting input of the second operational amplifier 35 together with the anode of the second diode 34 of the second operational amplifier 35-a the cathode of the first diode 33 of the second operational amplifier 35. The anode of the first diode 33 of the second operational amplifier 35 and the cathode of the second diode 34 of the second operational amplifier 35 are connected to the non-inverting input of the second operational amplifier 35. to the input terminal 8 the voltage Ugj and, on the other hand, the third resistor 31 of the second operational amplifier 35. The output of the second operational amplifier 35 is connected to the gate of the second MOS switch 19. "S". The second emitter. The MOS switch 19 is connected to the inverting input of the fourth operational amplifier 17 together with the emitter of the third MOS switch 21, whose collector is connected via a series resistor 20 of the third MOS switch 21 to the input terminal 3 of the phase current "T". The gate of the third MOS switch 21 is connected to the output of a third operational amplifier 42 having an inverting input connected to the first resistor 36 of the third operational amplifier 42 connected by the other side to the UgT voltage input terminal 9 of the first diode 40 of the third operational amplifier 42 and the anode of the second diode 41 the third operational. The amplifier 42 is connected to the second resistor 37 of the third operational amplifier 42, the other side of which is connected to the third resistor 38 of the third operational amplifier 42 connected via the fourth resistor 39 of the third operational amplifier 42 to the input terminal 10 operational. The non-inverting input of the third opamp 42 is coupled to the cathode of the second diode 41 of the third opamp 42 and the anode of the first diode and the third resistor 37 and 38 of the third opamp 42 is coupled to the common zero potential point.

Z každá ze vstupních svorek fází „R“, „S“, „T“, 1, 2, 3 jsou přiváděna napětí úměrná fázovým proudům alternátoru přes jeden ze tří sériových kombinací odporů 13,18, 20 a MOS spínačů 14, 19, 21 na invertující vstup čtvrtého operačního zesilovače 17. Čtvrtý operační zesi198903 lovač 17 má neinvertující vstup propojen s bodem společného nulového potenciálu. Výstup čtvrtého operačního zesilovače 17 je vyveden na první výstupní svorku 11 a zároveň je pročtvrtého operačního zesilovače 17 a zpětnovalelní kombinaci zpětnovazebního odporu' 16 pojen se svým invertujícím vstupem přes parazebního kondenzátoru 15. Hradla MOS spínačů 14, 19, 21 jsou propojena s výstupy tří operačních zesilovačů 28, 35, 42 bez zpětných vazeb, které mají na svých výstupech střídavá obdélníková napětí pro' klíčování těchto hradel. Každý' z těchto operačních zesilovačů 28, 35, 42 má na invertující a neinvertující vstup připojenu paralelní kombinaci opačně polarizovaných diod 26, 27, 33, 34, 40, 41 a každý invertující i ' neinvertující vstup těchto tří operačních zesilovačů 28, 35, 42 je připojen přes odpor na společný nulový potenciál a přes další odporyFrom each of the input terminals “R”, “S”, “T”, 1, 2, 3, voltages are applied proportional to the alternator phase currents through one of three series combinations of resistors 13, 18, 20 and MOS switches 14, 19, 21 to the inverting input of the fourth operational amplifier 17. The fourth operational amplifier 17 has a non-inverting input coupled to a common zero potential point. The output of the fourth operational amplifier 17 is connected to the first output terminal 11 and at the same time the fourth operational amplifier 17 and the backward combination of the feedback resistor 16 are coupled to their inverting input via the parasonic capacitor 15. The MOS switches 14, 19, 21 of feedback amplifiers 28, 35, 42 having alternating rectangular voltages at their outputs for keying these gates. Each of these operational amplifiers 28, 35, 42 has a parallel combination of oppositely polarized diodes 26, 27, 33, 34, 40, 41 connected to the inverting and non-inverting input and each inverting and non-inverting input of the three operational amplifiers 28, 35, 42 it is connected via a resistor to a common zero potential and through other resistors

22, 25, 29, 32, 36, . 39 na vstupní svorky - 5, 6, 7, 8, 9, . 10 napětí.22, 25, 29, 32, 36,. 39 for input terminals - 5, 6, 7, 8, 9,. 10 voltage.

Jestliže jsou na tyto svorky přiváděna napětí úměrné fázovým napětím alternátoru mezi fázemi „S—T“, „T—R“, „R—S“ a na vstupní svorky 1, 2, 3 napětí úměrná proudům alternátoru, pak napětí na prvé výstupní svorce 11 vůči druhé výstupní svorce 12, která je bodem společného nulového potenciálu, má stejnosměrnou složkou úměrnou činné složce proudu alternátoru.If voltages are applied to these terminals proportional to the alternator phase voltages between phases “S — T”, “T — R”, “R — S” and to input terminals 1, 2, 3, proportional to alternator current, then the voltage at the first output terminal 11 with respect to the second output terminal 12, which is a point of common zero potential, has a DC component proportional to the active component of the alternator current.

Chceme-li obvod realizovat jako čidlo jalového proudu, pak musíme spojit s bodem společného nulového potenciálu, tj. se vstupní svorkou 4 a výstupní svorkou 12 vstupní svorky 6, 8, 10 napětí a na vstupní svorku 5 napětí připojit napětí fází U na vstupní svorku 7 napětí, připojit nápětí fází UTRa na vstupní svorku 9 napětí přivést napětí fází URg.If we want to realize the circuit as a reactive current sensor, then we have to connect to the point of common zero potential, ie the input terminal 4 and the output terminal 12 of the input terminal 6, 8, 10 voltage and to the input voltage 5 7 voltage, connect the phase voltage U T Ra to the voltage input terminal 9 to apply phase voltage U R g.

Claims (1)

Zapojení pro vyhodnocení jalové a činné složky proudu alternátoru, složené s diskriminátoru tvořeného MOS spínači, tvarovacích obvodů realizovaných operačními zesilovači, odporů, diod a kondenzátoru, vyznačené tím, že vstupní svorka (4) a druhá výstupní svorka (12) zapojení jsou připojeny na společný nulový potenciál spolu s neinvertujícím vstupem čtvrtého operačního zesilovače (17), jehož výstup je připojen jednak na výstupní svorku (11) a jednak na paralelní kombinaci zpětnovazebního odporu (16) čtvrtého operačního zesilovače (17) a zpětnovazebního kondenzátoru (15), připojenou na invertující vstup čtvrtého operačního zesilovače (17) spolu s emitorem prvého MOS spínače I14J, jehož kolektor je spojen se sériovým odporem (13) prvého MOS spínače (14), připojeným na vstupní svorku (1) proudu fáze „R“ a má hradlo propojeno s výstupem prvého operačního zesilovače (28), který má na svém invertujícím vstupu připojen jednak první odpor prvého operačního zesilovače (28), připojený na vstupní svorku (5) napětí a jednak na katodu první diody (26) prvého operačního zesilovače (28) anodu druhé diody ' (27) prvého operačního zesilovače (28) a druhý odpor (23) prvého operačního zesilovače (28) zapojený v sérii v třetím odporem (24) prvého operačního zesilovače (28) tak, že druhá strana třetíhoodporu (24) prvého operačního zesilovače (28) je připojena jednak na čtvrtý odpor (25) prvého operačního zesilovače (28), připojený na vstupní svorku (6) napětí U jpa jednak na anodu prvé diody (26) prvého operačního zesilovače, katodu druhé diody (27) prvého operačního zesilovače (28) a jednak na neinvertující vstup operačního zesilovače (28), zatímco společný bod druhého a třetího odporu (23, 24) prvého operačního zesilovače- - (28) je připojen na - společný nulový ynálezu potenciál, stejně jako společný bod druhého a třetího odporu - (30, 31) druhého operačního zesilovače (35) zapojených spolu v sérii, zatímco druhá strana druhého odporu (30) druhého operačního zesilovače (35) je připojena jednak na první odpor (29) druhého operačního zesilovače (35), připojený na vstupní svorku (7) napětí U r-Ra jednak na invertující vstup druhého operačního zesilovače (35) spolu s anodou druhé diody (34) druhého operačního - zesilovače (35) a katodou prvé diody (33) druhého operačního zesilovače (35), zatímco ' anoda prvé diody (33) druhého operačního zesilovače (35) a katoda druhé - diody (34) druhého operačního zesilovače (35) jsou připojeny na neinvertující vstup druhého operačního zesilovače (35), na kterém je připojen jednak čtvrtý odpor (32) druhého operačního zesilovače (35), připojený na vstupní svorku (8) napětí Ust a jednak třetí odpor (31) druhého operačního zesilovače (35), přičemž výstup z druhého operačního zesilovače (35) je připojen na hradlo druhého MOS spínače (19), jehož kolektor je přes sériový odpor (18) druhého MOS spínače (19) připojen na vstupní svorku (2) - proudu fáze „S“ a jeho emitor je připojen na invertující vstup čtvrtého operačního zesilovače (17) spolu s emitorem třetího MOS spínače (21), ' jehož kolektor je připojen přes sériový odpor (20) třetího MOS spínače (21) na vstupní svorku (3) proudu fáze „T“, zatímco hradlo třetího MOS spínače (21) je připojeno na výstup třetího operačního - zesilovače (42), který má na invertující vstup připojen první odpor (36) třetího operačního zesilovače (42) připojený druhou stranou na vstupní svorku (9) napětí U St> katodu prvé diody (40) třetího operačního zesilovače (42) ' a anodu ' druhé diody (41) třetího operačního - zesilovače (42) propojené jednak s druhým odporem (37) třetího operačního zesilovače (42), jehož druhá strana je propojena s třetím odporem (38) třetího operačního zesilovače (42), přičemž tento odpor (38) je propojen přes čtvrtý odpor (39) třetího operačního zesilovače (42) na vstupní svorku (10) napětí URg a jednak na neinverujtící vstup třetího operačního zesilovače (42), ná kterém je připojena katoda druhé diody (41) třetího operačního zesilovače (42) a anoda prvé diody (40) třetího operačního zesilovače, přičemž společný bod druhého a třetího odporu (37 a 38) třetího operačního zesilovače (42) je propojen s bodem společného nulového potenciálu.Circuit for evaluating the reactive and active current components of an alternator, composed of a discriminator consisting of MOS switches, op-amp circuits, resistors, diodes, and capacitor, characterized in that the input terminal (4) and the second output terminal (12) are connected to a common zero potential together with the non-inverting input of the fourth operational amplifier (17), the output of which is connected both to the output terminal (11) and to a parallel combination of the feedback resistor (16) of the fourth operational amplifier (17) and the feedback capacitor (15) connected to the inverting input of the fourth operational amplifier (17) together with the emitter of the first MOS switch I14J, the collector of which is connected to a series resistor (13) of the first MOS switch (14) connected to the input terminal (1) of phase current R and has a gate connected to output a first opamp (28) having inverting on it a first resistor of the first operational amplifier (28) connected to the voltage input terminal (5) and a cathode of the first diode (26) of the first operational amplifier (28) and an anode of the second diode (27) of the first operational amplifier (28) a second resistor (23) of the first opamp (28) connected in series in a third resistor (24) of the first opamp (28) so that the other side of the third state (24) of the first opamp (28) is connected to the fourth resistor (25) the first operational amplifier (28) connected to the input terminal (6) of the voltage Ujpa on both the anode of the first diode (26) of the first operational amplifier, the cathode of the second diode (27) of the first operational amplifier (28) and on the non-inverting input of the operational amplifier ), while the common point of the second and third resistors (23, 24) of the first opamp - (28) is connected to - the common zero invention potential as well as the common point d the second and second resistors (30, 31) connected together in series, while the other side of the second resistor (30) of the second operational amplifier (35) is connected to the first resistor (29) of the second operational amplifier (35) connected to the input terminal (7) of the voltage U r-Ra both on the inverting input of the second operational amplifier (35) together with the anode of the second diode (34) of the second operational amplifier (35) and the cathode of the first diode (33) of the second operational amplifier ), while the anode of the first diode (33) of the second operational amplifier (35) and the cathode of the second diode (34) of the second operational amplifier (35) are connected to the non-inverting input of the second operational amplifier (35). 32) a second opamp (35) connected to the Ust terminal (8) and a third resistor (31) of the second opamp (35), the output of the second opamp The amplifier (35) is connected to the gate of the second MOS switch (19), whose collector is connected to the input terminal (2) - phase current „S“ through the series resistor (18) of the second MOS switch (19) and its emitter is connected to inverting the input of the fourth opamp (17) together with the emitter of the third MOS switch (21), the collector of which is connected via a series resistor (20) of the third MOS switch (21) to the input terminal (3) of phase current MOS switch (21) is connected to the output of the third operational - amplifier (42), which has the inverting input connected to the first resistor (36) of the third operational amplifier (42) connected to the second side of the input terminal (9) of the voltage U S t> cathode first diodes (40) of the third opamp (42) 'and anode' of the second diode (41) of the third opamp (42) coupled to the second resistor (37) of the third opamp (42), the other side of which is The resistor (38) is connected via a fourth resistor (39) of the third operational amplifier (42) to the input terminal (10) of the voltage URg and secondly to a non-inverting input of the third operational amplifier (42). (42) connected to the second opto-amplifier (42) cathode of the second opamp (42) and the third op amp (40) anode of the first opamp (40), the common point of the second and third resistors (37 and 38) of the third opamp (42) being linked to a point of common zero potential.
CS778829A 1977-12-27 1977-12-27 Connection for evaluation of the wattless and active component of the alternator current CS196903B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CS778829A CS196903B1 (en) 1977-12-27 1977-12-27 Connection for evaluation of the wattless and active component of the alternator current
DE19782843192 DE2843192A1 (en) 1977-12-27 1978-10-04 Evaluation of reactive and effective alternator current components - using phase discriminator with peak transformers in MOS circuit
SE7810763A SE7810763L (en) 1977-12-27 1978-10-16 COUPLING FOR EVALUATION OF THE REACTIVE AND ACTIVE POWER COMPONENTS OF A SYNCHRONIZED GENERATOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS778829A CS196903B1 (en) 1977-12-27 1977-12-27 Connection for evaluation of the wattless and active component of the alternator current

Publications (1)

Publication Number Publication Date
CS196903B1 true CS196903B1 (en) 1980-04-30

Family

ID=5439384

Family Applications (1)

Application Number Title Priority Date Filing Date
CS778829A CS196903B1 (en) 1977-12-27 1977-12-27 Connection for evaluation of the wattless and active component of the alternator current

Country Status (3)

Country Link
CS (1) CS196903B1 (en)
DE (1) DE2843192A1 (en)
SE (1) SE7810763L (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008022221A1 (en) 2008-05-06 2009-11-12 Universität des Saarlandes Inhibitors of human aldosterone synthase CYP11B2
US8541404B2 (en) 2009-11-09 2013-09-24 Elexopharm Gmbh Inhibitors of the human aldosterone synthase CYP11B2

Also Published As

Publication number Publication date
SE7810763L (en) 1979-06-28
DE2843192A1 (en) 1979-07-05

Similar Documents

Publication Publication Date Title
US3676702A (en) Comparator circuit
US4766415A (en) Digital-to-analog converter with temperature compensation
US5134323A (en) Three terminal noninverting transistor switch
CS196903B1 (en) Connection for evaluation of the wattless and active component of the alternator current
US4104575A (en) Constant current semiconductor circuit arrangement
KR920008587A (en) Transconductor-Capacitor Integrator
KR940019061A (en) Analog Multiplier Using Quadritail Circuits
US4613776A (en) Voltage to current conversion circuit
DE3280314D1 (en) SCAN AND STOP CIRCUIT.
US4404477A (en) Detection circuit and structure therefor
JPH07120935B2 (en) Switching circuit
SU598230A1 (en) Frequency doubler
SU1651371A1 (en) Optical switch
JPH0136069B2 (en)
JPH056640Y2 (en)
SU1582350A1 (en) Voltage switchboard
SU714291A1 (en) Comparator
JP2635185B2 (en) Pressure detector
SU1522122A1 (en) Converter of parameters of complex electric circuits to frequency
JPH055503Y2 (en)
SU1396294A1 (en) Device for fixing direct component
GB1400565A (en) Analogue-to-digital converters
SU1007035A1 (en) Balanced measuring dc bridge
SU1480069A1 (en) Two-clock self-excited inverter
JP2730107B2 (en) Current mirror circuit