DE2828607C3 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- DE2828607C3 DE2828607C3 DE2828607A DE2828607A DE2828607C3 DE 2828607 C3 DE2828607 C3 DE 2828607C3 DE 2828607 A DE2828607 A DE 2828607A DE 2828607 A DE2828607 A DE 2828607A DE 2828607 C3 DE2828607 C3 DE 2828607C3
- Authority
- DE
- Germany
- Prior art keywords
- resistance
- crystal
- crystal axis
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000013078 crystal Substances 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 150000001875 compounds Chemical class 0.000 claims description 9
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- 239000000057 synthetic resin Substances 0.000 claims description 8
- 238000010125 resin casting Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005266 casting Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000530268 Lycaena heteronea Species 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LNUFLCYMSVYYNW-ZPJMAFJPSA-N [(2r,3r,4s,5r,6r)-2-[(2r,3r,4s,5r,6r)-6-[(2r,3r,4s,5r,6r)-6-[(2r,3r,4s,5r,6r)-6-[[(3s,5s,8r,9s,10s,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,5,6,7,8,9,11,12,14,15,16,17-tetradecahydro-1h-cyclopenta[a]phenanthren-3-yl]oxy]-4,5-disulfo Chemical compound O([C@@H]1[C@@H](COS(O)(=O)=O)O[C@@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1[C@@H](COS(O)(=O)=O)O[C@@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1[C@@H](COS(O)(=O)=O)O[C@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1C[C@@H]2CC[C@H]3[C@@H]4CC[C@@H]([C@]4(CC[C@@H]3[C@@]2(C)CC1)C)[C@H](C)CCCC(C)C)[C@H]1O[C@H](COS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@H](OS(O)(=O)=O)[C@H]1OS(O)(=O)=O LNUFLCYMSVYYNW-ZPJMAFJPSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Halbleitervorrichtung, bestehend aus einem Siliziumsubstrat mit wenigstens einer langgestreckten, dotierten Widerstandsschicht vom p-Leitfähigkeitstyp in einer seiner Hauptflächen, aus Elektroden an den Schmalseiten der Widerstandsschicht und aus einer das Siliziumsubstrat einkapselnden Kunstharz-Gießmasse.The invention relates to a semiconductor device consisting of a silicon substrate with at least an elongated, doped resistance layer of the p-conductivity type in one of its main surfaces, from electrodes on the narrow sides of the resistance layer and from one encapsulating the silicon substrate Synthetic resin casting compound.
Aus der DE-OS 19 54445 ist eine derartige Halbleitervorrichtung mit einem Halbleitersubstrat bekannt, in dem ein Widerstandselement angebracht ist das ein Halbleitergebiet enthält, in dem elektrisch aktive Verunreinigungen zur Bestimmung des Leitfähigkeitstyps und zum Erhalten freier Ladungsträger und elektrisch inaktive Verunreinigungen zur Herabsetzung des Temperaturkoeffizienten des Widerstandselementes vorhanden sind. Um den Temperaturkoeffizienten des Widerstandes einstellen zu können, jedoch dabei trotzdem einen bestimmten spezifischen Widerstand zu erzielen, bestehen bei dieser bekannten Halbleitervorrichtung die elektrisch inaktiven Verunreinigungen wenigstens zu einem wesentlichen Teil aus neutralen Verunreinigungen. Widerstandsänderungen aufgrund von Spannungen im Halbleiterkörper werden bei dieser bekannten Halbleitervorrichtung nicht ausgeschaltet. From DE-OS 19 54445 such a semiconductor device is known with a semiconductor substrate in which a resistor element is mounted the a Contains semiconductor area in which electrically active impurities for determining the conductivity type and for obtaining free charge carriers and electrical inactive impurities to lower the temperature coefficient of the resistance element present are. In order to be able to set the temperature coefficient of the resistance, but nevertheless To achieve a certain specific resistance exist in this known semiconductor device the electrically inactive impurities are at least to a substantial extent neutral Impurities. Changes in resistance due to tensions in the semiconductor body are in this case known semiconductor device not turned off.
Aus der DE-OS 14 65 112 ist ein formänderungsabhängiges Widerstandselement auf Halbleiterbasis bekannt, dessen wesentliche Merkmale darin bestehen, daß eine Isolierschicht als Träger einer im Vakuum niedergeschlagenen Halbleiterschicht und zur Isolierung dieser Schicht von dem Werkstoff, auf dem das Element angeordnet ist, dient, daß das Element aus einer im Vakuum niedergeschlagenen Schicht besteht, deren Widerstand formänderungsabhängig ist wie z. B. der Widerstand der Halbleiter der kubischen Gruppe und der der Halbmetalle, daß weiter Elektroden an der Halbleiterschicht angeschlossen sind, um dieser einen elektrischen Strom zuzuleiten und um ein der Formänderung entsprechendes elasto- oder piezoelektrisches Zeichen aufzunehmen, das longitudinaler, transversaler oder hydrostatischer Art oder eine Kombination davon sein kann und der Zug- oder Druckbelastung am Element entspricht. Es wird hier also ein formänderungsabhängiges Widerstandselement auf Halbleiterbasis realisiert, welches möglichst auf Formänderungen ansprechen soll.From DE-OS 14 65 112 is a deformation-dependent Resistance element based on semiconductor known, the main features of which are that an insulating layer as a support for a semiconductor layer deposited in a vacuum and for insulation this layer of the material on which the element is arranged serves that the element is made of a layer deposited in a vacuum, the resistance of which is dependent on the deformation, such as e.g. B. the resistance of the semiconductors of the cubic group and that of the semimetals that further electrodes on the Semiconductor layer are connected to this to conduct an electric current and to change the shape to record the corresponding elasto- or piezoelectric character, the longitudinal, transversal or hydrostatic type or a combination thereof and the tensile or compressive load on the element. So here it becomes a deformation-dependent resistor element on a semiconductor basis realized, which should respond as possible to changes in shape.
Gemäß einem Ausführurigsbeispiel werden bei der Herstellung der Elasto-Widerstandselemente diese aus einem Halbleiterkristall in einer Richtung herausgeschnitten, die einen maximalen Meßfaktor erwarten läßt Der Maximaleffekt tritt auf, wenn beispielsweise s der Strom parallel zur eingeleiteten mechanischen Spannung verläuft und Belastung in der (111)-Richtung eingelegt wird.According to an exemplary embodiment, these are made of during the manufacture of the elasto-resistance elements cut out a semiconductor crystal in a direction expecting a maximum measurement factor The maximum effect occurs when, for example, the current s parallel to the introduced mechanical Stress is and stress is in the (111) direction is inserted.
Aus der DE-AS 15 14 082 ist ein Feldeffekt-Transistor und ein Planar-Transistor aus einem Silizium-Einkristallkörper
bekannt bei denen die Donatorendichte an der Oberfläche der Kanalschicht unterhalb einer
Isolatorschicht möglichst weitgehend herabgesetzt wird, um den Kanaleffekt auszuschalten. Dies wird dadurch
erreicht daß die Hauptfläche des Silizium-Einkristallkörpers im wesentlichen parallel zu einer {100}-Kristallebene
oder zu einer {110}-Kristallebene ausgerichtet ist. Dies bewirkt eine Verringerung des Reststromes.
Schließlich ist es aus dem Buch »Einführung in die Mikroelektronik« von A. Lewicki, A. Oldenbourg, Verlag
München/ Wien, 1966, Seite 280, bekannt, integrierte
Halbleiterschaltungen in Kunstharz zu vergießen und mit Kunststoffkapseln auszustatten.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Halbleitervorrichtung der eingangs
genannten Art zu schaffen, die ihre Eigenschaften auch nach der Einbettung in eine Kunstharz-Gießmasse beibehält
i:nd die sich nach einem einfachen Verfahren ohne die Notwendigkeit zusätzlicher, zeitraubender
Arbeitsgänge herstellen läßt.From DE-AS 15 14 082 a field effect transistor and a planar transistor made of a silicon single crystal body are known in which the donor density on the surface of the channel layer below an insulator layer is reduced as much as possible in order to eliminate the channel effect. This is achieved in that the main surface of the silicon single crystal body is aligned essentially parallel to a {100} crystal plane or to a {110} crystal plane. This causes a reduction in the residual current.
Finally, from the book "Introduction to Microelectronics" by A. Lewicki, A. Oldenbourg, Verlag München / Wien, 1966, page 280, it is known to encapsulate integrated semiconductor circuits in synthetic resin and to equip them with plastic capsules.
The object of the invention is to create a semiconductor device of the type mentioned, which retains its properties even after embedding in a synthetic resin casting compound, and which can be produced by a simple method without the need for additional, time-consuming operations.
Ausgehend von der Halbleitervorrichtung der eingangs definierten Art wird diese Aufgabe erfindungsgemäß
dadurch gelöst, daß die die Widerstandsschicht aufweisende Hauptfläche des Siliziumsubstrates durch
die Kristallebene {511} oder die Kristallebene {811} gebildet
ist und daß die Längsachse der Widerstandsschicht in Richtung einer um 45° von einer allgemeinen
Kristallachse (OU) versetzten Kristallachse verläuft
Die Ausdrücke »Kristallebene« und »Kristallachse« beziehen sich nicht zwingend auf eine ganz bestimmte
Ebene bzw. Achse, sondern schließen auch die innerhalb eines Fehlerbereichs von ±5° innerhalb dieses
Bereiches liegenden Ebenen bzw. Achsen ein.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert
Es zeigenBased on the semiconductor device of the type defined at the outset, this object is achieved according to the invention in that the main surface of the silicon substrate having the resistance layer is formed by the crystal plane {511} or the crystal plane {811} and that the longitudinal axis of the resistance layer in the direction of 45 ° from a general crystal axis (OU) offset crystal axis runs
The terms “crystal plane” and “crystal axis” do not necessarily refer to a specific plane or axis, but also include the planes or axes within an error range of ± 5 ° within this area.
In the following, preferred embodiments of the invention are explained in more detail with reference to the drawing
F i g. 1 und 2 schematische Darstellungen einer Halbleitervorrichtung mit Merkmalen nach der Erfindung, wobei F i g. 1 einen Querschnitt durch die Halbleitervorrichtung und F i g. 2 eine Aufsicht auf ein in dieser Halbleitervorrichtung vorgesehenes Halbleiterelement zeigen,F i g. 1 and 2 are schematic representations of a semiconductor device with features according to the invention, where F i g. 1 shows a cross section through the semiconductor device and FIG. 2 a top view of a show semiconductor element provided in this semiconductor device,
F i g. 3 eine schematische Darstellung der Beziehung zwischen der Richtung, in welcher sich eine Wider-Standsschicht erstreckt, und der Kristallrichtung, längs welcher ein Strom durch die Widerstandsschicht fließt, und zwar zum einen für die Halbleitervorrichtung und zum anderen für eine außerhalb des Erfindungsrahmens liegende Vorrichtung, zur Verdeutlichung des Grundgedankens der Erfindung,F i g. Figure 3 is a schematic illustration of the relationship between the direction in which a resistive layer moves extends, and the crystal direction along which a current flows through the resistance layer, on the one hand for the semiconductor device and on the other hand for one outside the scope of the invention lying device, to illustrate the basic idea of the invention,
F i g. 4 eine graphische Darstellung zur theoretischen Erläuterung des Erfindungsgedankens,F i g. 4 a graphical representation for the theoretical explanation of the inventive concept,
F i g. 5 eine graphische Darstellung der Ergebnisse der theoretischen Bestimmung der längs verschiedenerF i g. 5 is a graphic representation of the results of the theoretical determination of the longitudinally different
Kristallachsen auftretenden Änderungen der Widerstandsgröße von in der Hauptkristallebene {511} eines Silizium-Halbleitersubstrats ausgebildeten Widerstandsschichten, Changes in the resistance value occurring in the main crystal plane {511} of a crystal axes Silicon semiconductor substrate formed resistance layers,
Fig.6 eine graphische Darstellung einer Kennlinie für eine Kristallebene {511} in Abhängigkeit vom Rotationswinkel,6 shows a graphic representation of a characteristic curve for a crystal plane {511} depending on the rotation angle,
Fig.7 eine graphische Darstellung der Ergebnisse von Messungen des Unterschieds in den Widerstandswerten einer in der Kristallebent {511} geformten Widerstandsschicht eines auf einer Tragplatte montierten Halbleiterelements vor dem Einkapseln des Halbleiterelements in eine Kunstharz-Gießmasse bzw. nach einem solchen Einkapseln, und ι ο7 is a graph of the results of measurements of the difference in resistance values of one formed in the crystal life {511} Resistance layer of a semiconductor element mounted on a carrier plate before the encapsulation of the Semiconductor element in a synthetic resin casting compound or after such encapsulation, and ι ο
Fig.8 eine Fig.7 ähnelnde Darstellung, die jedoch für eine Kristallebene {811} giltFIG. 8 shows a representation similar to FIG. 7, but which for a crystal plane {811} holds
In F i g. 1 ist ein Halbleiterelement 10 dargestellt, das in der Weise hergestellt worden ist, daß Widerstandsschichten 12a, 12fc vom p-Leitfähigkeitstyp und ein anderes funktionelles Element 13 nach dem an sich bekannten selektiven Diffusionsverfahren in der oberen Hauptfläche eines n-Silizium-Halbleitersubstrats 11 ausgebildet wurden, das mit Phosphor in einer Konzentration von 1015 Atome/cm3 dotiert ist Die Hauptfläche des Silizium-Halbleitersubstrats 11 besteht dabei aus einer Kristallebene {511}. Die Widerstandsschichten 12a, 12f> sind in der Hauptkristallebene 511 mit einer Oberflächenkonzentration von 1018 Atome/cm3 mit einer Tiefe von 2,7 μΐη durch thermische Diffusion oder Ionenimplantation von Bor ausgebildetIn Fig. 1 shows a semiconductor element 10 which has been manufactured in such a way that resistance layers 12a, 12fc of the p-conductivity type and another functional element 13 have been formed in the upper main surface of an n-type silicon semiconductor substrate 11 by the selective diffusion method known per se , which is doped with phosphorus in a concentration of 10 15 atoms / cm 3. The main surface of the silicon semiconductor substrate 11 consists of a crystal plane {511}. The resistance layers 12a, 12f> are formed in the main crystal plane 511 with a surface concentration of 10 18 atoms / cm 3 with a depth of 2.7 μm by thermal diffusion or ion implantation of boron
Das Halbleiterelement 10 ist auf einer aus z. B. Kupfer- oder Nickellegierung bestehenden Tragplatte 14 montiert, wobei die Bodenfläche des Elements 10 mit Hilfe eines leitfähigen Epoxyharzes mit der Tragplatte 14 verklebt ist Die Widerstandsschichten 12a, 12ö und das funktionell Element 13 sind im allgemeinen durch eine Elektrode 17 elektrisch verbunden, die durch selektive Erhaltung z. B. einer thermisch auf das Substrat U aufgedampften Aluminiumschicht gebildet ist Beide Widerstandsschichten 12a, 12b und das Element 13 sind weiterhin mit einer Leiterplatte 15 über einen Teil einer nicht dargestellten Meta'lleitung, auch als Verbindungsanschluß bezeichnet, und einem Verbindungsdraht 16 verbunden. Das Halbleiterelement 10, die Tragplatte 14 und der Verbindungsdraht 16 sind in eine Kunstharz-Gießmasse 18 eingekapselt.The semiconductor element 10 is based on one of e.g. B. copper or nickel alloy existing support plate 14 mounted with the bottom surface of the element 10 connected to the support plate by means of a conductive epoxy resin 14 is glued The resistance layers 12a, 12ö and the functional element 13 are generally through an electrode 17 electrically connected by selective maintenance e.g. B. one thermally on the Substrate U vapor-deposited aluminum layer is formed Both resistance layers 12a, 12b and the Element 13 are also connected to a printed circuit board 15 via part of a metal line (not shown) referred to as a connection terminal, and a connecting wire 16 connected. The semiconductor element 10, the The support plate 14 and the connecting wire 16 are encapsulated in a synthetic resin casting compound 18.
Gemäß F i g. 2 sind die Widerstandsschichten 12a, 12i> streifenförmig so ausgebildet, daß sie auf einer von einer Kristallachse um 45° verschobenen Kristallachse verlaufen. Die Elektroden 17 sind an die Widerstandsschichten 12a, 126 angeschlossen, so daß der Strom letztere durchließen kann.According to FIG. 2 are the resistance layers 12a, 12i> strip-shaped so that they are on a crystal axis shifted by 45 ° from a crystal axis get lost. The electrodes 17 are connected to the resistance layers 12a, 126 so that the current the latter can pass through.
Eine andere Halbleitervorrichtung wurde auf dieselbe Weise wie die vorstehend beschriebene Ausführungsform hergestellt, wobei jedoch die Widerstandsschicht so ausgebildet wurde, daß kein Stromfluß längs der genannten Kristallachse stattfinden konnte. Sodann wurden die Widerstandsänderungen der Schicht 12 gemessen. Fig.3 zeigt die Beziehung zwischen der Richtung, in welcher die Widerstandsschicht 12 in der Hauptkristallebene eines als Vergleichsmuster hergestellten Silizium-Halbleitersubstrats 11 verläuft, nämlich der Stromflußrichtung, und der Kristallachse des genannten Substrats 11. In der Mitte der Darstellung ist eine senkrecht zur Zeichnungsebene von Fig.3 verlaufende Kristallachse (511) angegeben. Eine innerhalb des Erfindungsrahmens liegende Widerstandsschicht ist eine solche, die längs der Kristallachse verläuft, die um 45° von der Kristallachse (011) abweichen, wie sie bei 21 bzw. 22 angedeutet sind. Eine außerhalb des Erfindungsrahmens liegende Widerstandsschicht 23 ist dagegen eine solche, die längs derAnother semiconductor device was manufactured in the same manner as the embodiment described above, but with the resistance layer was designed so that no current flow could take place along said crystal axis. Then the changes in resistance of layer 12 were measured. Fig.3 shows the relationship between the Direction in which the resistance layer 12 runs in the main crystal plane of a silicon semiconductor substrate 11 produced as a comparison pattern, namely the direction of current flow and the crystal axis of said substrate 11. Is in the center of the illustration a crystal axis (511) running perpendicular to the plane of the drawing of FIG. A resistive layer lying within the scope of the invention is one which is along the crystal axis which deviate by 45 ° from the crystal axis (011), as indicated at 21 and 22, respectively. One On the other hand, resistance layer 23 lying outside the scope of the invention is one that extends along the Kristallachse (011) verläuft, bzw. eine Schicht 24, die längs der Kristallachse '255) verläuft.Crystal axis (011) runs, or a layer 24 which runs along the crystal axis' 255).
Im folgenden ist der Fall betrachtet, in welchem die Hauptfläche eines Siliziumsubstrats in der Kristallebene {511} gewählt wird. Im Hinblick auf die Halbleitervorrichtung gemäß Fig.2 sei angenommen, daß die Richtung, in welcher sich die eine Widerstandsschicht 12a erstreckt, mit x. eine in derselben Ebene wie die Richtung x, aber senkrecht dazu liegende Richtung, in welcher sich die andere Halbleiterschicht 126 erstreckt, mit y und eine senkrecht zu beiden Richtungen x. y verlaufende, d.h. senkrecht zur Zeichnungsebene von Fig.2 stehende Richtung mit ζ bezeichnet sind. Weiterhin sei vorausgesetzt, daß die in den Richtungen x, y, ζ wirkenden Druckspannungen mit 51,52 bzw. 53 und die entsprechenden, einwirkenden Scher- bzw. Schubspannungen mit 54 (Syz), 55 (Szx) bzw. S6(Sxy) bezeichnet sind. Die Druckspannung 53 besitzt im allgemeinen eine wesentlich kleinere Größe als 51, 52, weil 53 auf der breiten bzw. großen Fläche des Siliziumsubstrats 11 auftritt, die eine äußere Kraft aufrechterhält, während 51, 52 auf der schmalen, die äußere Kraft aufrechterhaltenden Querebene des Substrats 11 auftreten. Aus demselben Grund sind 54, 55 kleiner als 51,52. Die Widerstandsänderungen der Widerstaiidsschicht 12 rühren daher hauptsächlich von 51, 52, 56 her, so daß eine Verringerung der Widerstandsänderung für 51,5 2,5 6 möglich wird.In the following, the case is considered in which the main surface of a silicon substrate is selected in the crystal plane {511}. With regard to the semiconductor device according to FIG. 2, it is assumed that the direction in which the one resistance layer 12a extends is denoted by x. one in the same plane as the direction x, but perpendicular thereto, in which the other semiconductor layer 126 extends, with y and one perpendicular to both directions x. y extending direction, ie perpendicular to the plane of the drawing of Figure 2 are denoted by ζ . It is also assumed that the compressive stresses acting in the directions x, y, ζ are denoted by 51, 52 and 53 and the corresponding acting shear or shear stresses are denoted by 54 (Syz), 55 (Szx) and S6 (Sxy) are. The compressive stress 53 is generally much smaller than 51, 52 because 53 occurs on the wide or large surface of the silicon substrate 11 that maintains an external force, while 51, 52 occurs on the narrow, external force-maintaining transverse plane of the substrate 11 occur. For the same reason 54, 55 are smaller than 51.52. The changes in resistance of the resistance layer 12 therefore originate mainly from 51, 52, 56, so that a reduction in the change in resistance for 51.5 2.5 6 is possible.
Die durch Spannungskräfte hervorgerufenen Widerstandsänderungen wurden bereits sowohl theoretisch als auch experimentell mit dem piezoelektrischen Effekt erklärt. Die Widerstandsänderungen von in den Richtungen χ und y liegenden Widerstandsschichten, die durch eine mit Rx bzw. Ry bezeichnete Spannungskraft hervorgerufen werden, lassen sich durch folgende Gleichungen ausdrücken:The changes in resistance caused by tension forces have already been explained both theoretically and experimentally with the piezoelectric effect. The changes in resistance of resistance layers lying in the directions χ and y, which are caused by a tension force denoted by Rx or Ry , can be expressed by the following equations:
ORx=(ARzR)x=ORx = (ARzR) x =
in welcher Pij eine Größe ist, die durch den Flächenoder Ebenenkoeffizienten der Hauptfläche des Siliziumsubstrats 11, die Kristallachse, längs welcher sich die (betreffende) Widerstandsschicht erstreckt, und den durch die Konzentration eines in die Widerstandsschicht eindiffundierten Fremdatoms bestimmten piezoelektrischen Koeffizienten bestimmt wird. Wenn daher die Widerstandsschicht so ausgebildet wird, daß sie längs derjenigen Kristallachse vom Strom durchflossen wird, in welcher die mit Pij bezeichneten Faktoren zu Null oder auf eine äußerst kleine Größe reduziert werden, können die Widerstandsänderungen der Widerstandsschicht 12 unabhängig von äußeren Kräften auf Null verringert werden.in which Pij is a quantity determined by the area or plane coefficient of the main surface of the silicon substrate 11, the crystal axis along which the resistive layer extends, and the piezoelectric coefficient determined by the concentration of an impurity diffused into the resistive layer. Therefore, if the resistive layer is formed so that the current flows through it along the crystal axis in which the factors denoted by Pij are reduced to zero or to an extremely small size, the resistance changes of the resistive layer 12 can be reduced to zero regardless of external forces .
In Verbindung mit einem Siliziumsubstrat 11 vom n-Leitfähigkeitstyp, dessen Hauptfläche aus einer Kristallebene {511} besteht, sind nachstehend in Verbindung mit Fig.4 eine in der Kristallebene {511} liegende Kristallachse a, ein aus der Kristallachse a und einer senkrecht dazu liegenden Kristallachse b bestehendes Koordinatensystem a—b, ein durch Drehen der Kristallebene {511} über einen Winkel C erhaltenes Koordinatensystem A — Bund eine Widerstandsschicht 1* erläutert, die in Längsrichtung von einem Strom durchflossen wird.In connection with a silicon substrate 11 of the n-conductivity type, the main surface of which consists of a crystal plane {511}, a crystal axis a lying in the crystal plane {511}, one consisting of the crystal axis a and one lying perpendicular thereto are shown below in connection with FIG Coordinate system a- b existing on the crystal axis b, a coordinate system A obtained by rotating the crystal plane {511} over an angle C - and a resistance layer 1 * is explained through which a current flows in the longitudinal direction.
Die Kristallachse a des Koordinatensystems a—b wurde auf eine Kristallachse (011) verlegt, während die Kristallachse b dieses Koordinatensystems auf eine Kristallachse (255) ausgerichtet wurde. Die Kristall-The crystal axis a of the coordinate system a-b was shifted to a crystal axis (011), while the crystal axis b of this coordinate system was aligned to a crystal axis (255). The crystal
achse A wurde von einer Kristallachse (011) auf eine Kristallachse (255) verschoben. Das Koordinatensystem A—B wurde über einen Winkel C von 0—90° relativ zum Koordinatensystem a—b verdreht. Berechnet wurden diejenigen Abweichungen oder Änderungen des Widerstandswerts der Widerstandsschicht 12, die im oben geschilderten Fall eintraten; die Ergebnisse sind in F i g. 5 angegeben.Axis A has been shifted from a crystal axis (011) to a crystal axis (255). The coordinate system A — B was rotated through an angle C of 0-90 ° relative to the coordinate system a — b . Those deviations or changes in the resistance value of the resistance layer 12 which occurred in the above-described case were calculated; the results are shown in FIG. 5 specified.
Das Koordinatensystem A—B\si dem in Verbindung mit der Halbleitervorrichtung gemäß F i g. 2 beschriebenen System x—y äquivalent. In F i g. 5 gibt die Ordinate Änderungen 6Rx (6Ry) im Widerstandswert der Widerstandsschicht an. Auf der Abszisse ist ein Rotationswinkel C aufgetragen. Unter der Voraussetzung t/= 1/2(S 1+52)= -1000 kg/cm2 (Druckspannung), W= SSf(S i+S2) = Q /56=0), und bei Festlegung der durch die Gleichung V= (S 1 - 5 2)/(S 1+52) bestimmten Werte oder Größen mit 1,0,0,2,0,1,0, -0,1, -0,2 und -1,0 sowie -1,0, -0,2, -0,1,0,0,1,0,2 und 1,0 sind bei 32 bis 38 Kurven wiedergegeben, welche die Größe der Widerstandsänderungen Rx und Ry in Abhängigkeit vom Rotationswinkel C angeben. Auch wenn 56 = 0 vorausgesetzt wird, ist es unmöglich, stets die durch eine vorgegebene Spannungskraft verursachten Änderungen des Widerstandswerts der Widerstandsschicht zu verringern, welche sich in einer wahlfreien Richtung in der Kristallebene {511} des Siliziumsubstrats 11 erstreckt. Im Fall von V= —0,2 bis 0,2 können die Widerstandsänderungen 6Rx und 6Ry der Widerstandsschicht praktisch zu Null reduziert werden, wenn der Rotationswinkel etwa 45° beträgt Insbesondere in dem Fall, in welchem sich die in der Hauptkristallebene (511} des Siliziumsubstrats ausgebildete Widerstandsschicht längs einer um 45° von einer Kristallachse (011) verschobenen Kristallachse erstreckt, können die Widerstandsänderungen Rx und Ry relativ zu jeder Größe von Voder 51,52 praktisch auf Null verringert werden.The coordinate system A-B \ si in connection with the semiconductor device according to FIG. The system x-y described in 2 is equivalent. In Fig. 5, the ordinate indicates changes 6Rx (6Ry) in the resistance value of the resistance layer. An angle of rotation C is plotted on the abscissa. Assuming t / = 1/2 (S 1 + 52) = -1000 kg / cm 2 (compressive stress), W = SSf (S i + S2) = Q / 56 = 0), and when defining the by the equation V = (S 1 - 5 2) / (S 1 + 52) certain values or quantities with 1,0,0,2,0,1,0, -0.1, -0.2 and -1.0 as well as -1.0, -0.2, -0.1.0.0.1.0.2 and 1.0 are shown for 32 to 38 curves which indicate the magnitude of the changes in resistance Rx and Ry as a function of the angle of rotation C. . Even if 56 = 0 is assumed, it is impossible to always reduce the changes in the resistance value of the resistance layer which extends in the crystal plane {511} of the silicon substrate 11 in an optional direction caused by a given tension force. In the case of V = -0.2 to 0.2, the resistance changes 6Rx and 6Ry of the resistance layer can be reduced practically to zero when the angle of rotation is about 45 ° Resistance layer formed silicon substrate extends along a crystal axis shifted by 45 ° from a crystal axis (011), the resistance changes Rx and Ry can be reduced to practically zero relative to any size of V or 51.52.
Fi g. 6 veranschaulicht die Änderung von P16 in der Kristallebene {511} in Abhängigkeit von einer angelegten Scherspannung, wenn der Rotationswinkel C zwischen einer Kristallachse (011) und einer Krisiaiiachse (255) variiert In Fig.6 sind auf der Ordinate die Größe von P16 und auf der Abszisse der Rotationswinkel C aufgetragen.Fi g. 6 the change of P16 illustrated in the crystal plane {511} as a function of an applied shear stress, when the rotation angle C between a crystal axis (011) and a Krisiaiiachse (255) varies in Figure 6 are the ordinate indicates the size of P 16 and The angle of rotation C is plotted on the abscissa.
Aus F i g. 6 geht folgendes hervor: Da die Größe von P16 im Fall von C= 45° praktisch zu Null wird, kann der Einfluß der Scherspannung verhindert werden, wenn die Widerstandsschicht in der Kristallebene' {511} so ausgebildet ist, daß sie sich längs der um 45° von der Kristallachse (011) versetzten Kristallachse erstrecktFrom Fig. 6 shows the following: Since the size of P 16 becomes practically zero in the case of C = 45 °, the influence of the shear stress can be prevented if the resistance layer in the crystal plane '{511} is formed so that it extends along the extends by 45 ° from the crystal axis (011) offset crystal axis
Die vorstehenden Ausführungen stützen sich auf verschiedene Voraussetzungen bzw. Annahmen: Zur experimentellen Bestätigung der Gültigkeit dieser Voraussetzungen oder Annahmen wurden daher vier Proben bzw. Muster von Halbleitervorrichtungen bereitgestellt, bei denen Widerstandsschichten 23, 21, 24,22 (F i g. 3) vom p-Leitf ähigkeitstyp in der Hauptkristallebene 511 des n-Typ-Siliziumsubstrats so ausgebildet waren, daß sie sich zum einen längs einerThe above statements are based on various conditions or assumptions: Zur experimental confirmation of the validity of these assumptions or assumptions were therefore four Samples of semiconductor devices provided in which resistor layers 23, 21, 24, 22 (FIG. 3) of the p-type conductivity were formed in the main crystal plane 511 of the n-type silicon substrate in such a way that, on the one hand, they extend along a Kristallachse (011), zum anderen längs einer von der Kristallachse (011) um 45° versetzten Kristallachse, zum anderen längs einer Kristallachse (255) bzw. schließlich längs einer von der Kristallachse (255) um 45° versetzten Kristallachse erstreckten. Die Änderungen der Widerstandswerte der betreffenden Widerstandsschichten wurden anhand von Messungen ermittelt, mit denen der ursprüngliche Widerstand der Widerstandsschicht eines eben in einem Plättchen hergestelltenCrystal axis (011), on the other hand along a crystal axis offset by 45 ° from the crystal axis (011), for others along a crystal axis (255) or finally along one of the crystal axis (255) by 45 ° offset crystal axis extended. The changes in the resistance values of the resistance layers in question were determined on the basis of measurements, with which is the original resistance of the resistive layer of a plate that has just been produced
ίο Halbleiterelements, der betreffende Widerstand nach der Montage des Halbleiterelements an einer Tragplatte, jedoch vor dem Einkapseln in eine Kunstharz-Gießmasse, und der betreffende Widerstand nach dem Einkapseln des Halbleiterelements mit der Tragplatte inίο semiconductor element, check the resistance in question the assembly of the semiconductor element on a support plate, but before encapsulation in a synthetic resin molding compound, and the resistance in question after Encapsulating the semiconductor element with the support plate in die genannte Gießmasse bestimmt wurden; die Ergebnisse sind in F i g. 7 angegeben. Die Ordinate von F i g. 7 gibt die prozentuale Widerstandsänderung an, während auf der Abszisse die Fertigungsschritte bei der Herstellung der Halbleitervorrichtung angegeben sind.said casting compound has been determined; the results are shown in FIG. 7 specified. The ordinate of FIG. 7th indicates the percentage change in resistance, while on the abscissa the manufacturing steps in Manufacture of the semiconductor device are indicated.
Der in der Beschreibung benutzte Ausdruck »nach dem Einkapseln des Halbleiterelementes in eine Kunstharz-Gießmasse« bedeutet »nach dem Aushärten der das Halbleiterelement einkapselnden Gießmasse«. Aus F i g. 7 geht hervor, daß nur eine Widerstandsschicht, dieThe expression "after the semiconductor element has been encapsulated in a synthetic resin casting compound" as used in the description means "after the hardening of the Semiconductor element encapsulating casting compound «. From Fig. 7 shows that only one resistive layer, the sich längs der um 45° von der Kristallachse (OU) verschobenen Kristallachse erstreckt, auch nach dem Einkapseln des Halbleiterelements in die Gießmasse eine unwesentliche Widerstandsänderung zeigt, wodurch die obige Theorie eindeutig gestützt wird.extends along the crystal axis shifted by 45 ° from the crystal axis (OU), also after the Encapsulation of the semiconductor element in the potting compound shows an insignificant change in resistance, which clearly supports the above theory.
Vorstehend ist der Erfindungsgedanke für den Fall beschrieben, daß eine Kristallebene {511} benutzt wird und eine Widerstandsschicht sich längs einer Kristallachse erstreckt, die um 45° von einer Kristallachse (011) versetzt angeordnet ist Die Erfindung ist jedoch auchThe concept of the invention is described above for the case that a crystal plane {511} is used and a resistive layer extends along a crystal axis that is 45 ° from a crystal axis (011) is staggered. However, the invention is also auf den Fall anwendbar, in welchem eine Widerstandsschicht auf der aus einer Kristallebene {811} bestehenden Hauptfläche eines Substrats ausgebildet ist und sich längs einer Kristallachse erstreckt, die um 45° von der Kristallachse (011) versetzt istapplicable to the case where a resistive layer is formed on the main surface of a substrate consisting of a crystal plane {811} and is extends along a crystal axis which is offset by 45 ° from the crystal axis (011)
Dieselben theoretischen Berechnungen wie im Fall der vorstehend beschriebenen Ausführungsform zeigten, daß in dem zuletzt geschilderten Fall dieselben Eigenschaften bzw. Kennlinien wie in Fig.5 und 6 gewährleistet werden. In diesem letzteren Fall wurdeThe same theoretical calculations as in the case of the above-described embodiment showed that in the latter case, the same Properties or characteristics as in Fig. 5 and 6 are guaranteed. In this latter case it was die Widerstandsschicht so ausgebildet, daß sie sich in einer Richtung erstreckt, die über einen vorbestimmten Winkel von der Kristallachse (011) zu einer Kristallachse (144) verschoben ist Fig.8 ist eine graphische Darstellung von Wider-the resistive layer is formed so that it extends in a direction over a predetermined Angle is shifted from the crystal axis (011) to a crystal axis (144) Fig. 8 is a graphic representation of cons Standskurven, die im Verlauf der Fertigung einer Halbleitervorrichtung zu einem gewissen Grad von den Kurven gemäß F i g. 7 abweichen.Stability curves, which in the course of the production of a Semiconductor device to some extent deviates from the curves of FIG. 7 differ.
Bei der vorstehend beschriebenen Ausführungsform ist eine p-Typ-Widerstandsschicht unmittelbar auf bzw.In the embodiment described above, a p-type resistor layer is directly on or in der Hauptfläche eines n-Typ-Süizium-Halbleitersubstrats ausgebildet Erfindungsgemäß ist es jedoch auch möglich, eine n-Typ-Schicht in einem p-Typ-Siliziumsubstrat auszubilden und (in dieser Schicht) die p-Typ-Widerstandsschicht herzustellen.formed in the main surface of an n-type silicon semiconductor substrate, however, it is also in accordance with the invention possible to form an n-type layer in a p-type silicon substrate and (in this layer) the Making p-type resistive layer.
Claims (1)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7662177A JPS5412576A (en) | 1977-06-29 | 1977-06-29 | Semiconductor device |
| JP8359277A JPS5419379A (en) | 1977-07-14 | 1977-07-14 | Semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2828607A1 DE2828607A1 (en) | 1979-01-04 |
| DE2828607B2 DE2828607B2 (en) | 1981-02-05 |
| DE2828607C3 true DE2828607C3 (en) | 1982-08-12 |
Family
ID=26417758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2828607A Expired DE2828607C3 (en) | 1977-06-29 | 1978-06-29 | Semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE2828607C3 (en) |
| FR (1) | FR2396418A1 (en) |
| GB (1) | GB2000638B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122134A (en) * | 1980-02-29 | 1981-09-25 | Toshiba Corp | Resin-sealed type semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1465112A1 (en) * | 1963-10-04 | 1969-01-23 | Anritsu Electric Company Ltd | Semiconductor layers deposited in a vacuum for elasto resistance elements |
| NL154867B (en) * | 1964-02-13 | 1977-10-17 | Hitachi Ltd | PROCESS FOR THE MANUFACTURE OF A SEMICONDUCTOR DEVICE AS WELL AS MADE IN ACCORDANCE WITH THIS PROCEDURE, FIELD EFFECT TRANSISTOR AND PLANAR TRANSISTOR. |
| US3612960A (en) * | 1968-10-15 | 1971-10-12 | Tokyo Shibaura Electric Co | Semiconductor device |
| GB1249317A (en) * | 1968-11-19 | 1971-10-13 | Mullard Ltd | Semiconductor devices |
| NL7306948A (en) * | 1973-05-18 | 1974-11-20 | ||
| US3965453A (en) * | 1974-12-27 | 1976-06-22 | Bell Telephone Laboratories, Incorporated | Piezoresistor effects in semiconductor resistors |
| US4236832A (en) * | 1977-06-29 | 1980-12-02 | Tokyo Shibaura Denki Kabushiki Kaisha | Strain insensitive integrated circuit resistor pair |
-
1978
- 1978-06-29 FR FR7819525A patent/FR2396418A1/en active Granted
- 1978-06-29 GB GB7828265A patent/GB2000638B/en not_active Expired
- 1978-06-29 DE DE2828607A patent/DE2828607C3/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2828607B2 (en) | 1981-02-05 |
| GB2000638A (en) | 1979-01-10 |
| FR2396418A1 (en) | 1979-01-26 |
| DE2828607A1 (en) | 1979-01-04 |
| FR2396418B1 (en) | 1985-02-15 |
| GB2000638B (en) | 1982-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2828605C3 (en) | Semiconductor device | |
| DE2536361C2 (en) | ||
| DE2235783C2 (en) | Metal oxide varistor element | |
| DE977615C (en) | Method of manufacturing a semiconductor element intended for signal transmission devices | |
| DE112018001784T5 (en) | Current sensing resistor | |
| DE1207014B (en) | Method for producing a semiconductor integrated circuit arrangement | |
| DE102004028927B4 (en) | accelerometer | |
| DE2518478A1 (en) | HALL ELEMENT | |
| EP0185787B1 (en) | Plastic encapsulated semiconductor component | |
| DE2500775B2 (en) | High-voltage-resistant planar semiconductor component | |
| DE3850641T2 (en) | Structure for sealing an electrostrictive element. | |
| DE3047300A1 (en) | SEMICONDUCTOR DEVICE | |
| DE2828607C3 (en) | Semiconductor device | |
| DE3413167A1 (en) | Method for fabricating a superconducting contact | |
| DE2828606C3 (en) | Semiconductor device | |
| DE2828608B2 (en) | Semiconductor device | |
| DE2608813C3 (en) | Low blocking zener diode | |
| DE1910447C3 (en) | Semiconductor component | |
| DE1813551B2 (en) | PLANAR TRANSISTOR | |
| DE102014109990B4 (en) | Measuring resistor with vertical current flow, semiconductor package with a measuring resistor and method for manufacturing a measuring resistor | |
| DE2606885B2 (en) | Semiconductor component | |
| DE2364920A1 (en) | VOLTAGE MULTIPLIER RECTIFIER DEVICE | |
| DE69106212T2 (en) | Load carrier arrangement. | |
| DE1639176A1 (en) | Integrated solid-state circuit with only two electrode leads | |
| DE4124773C2 (en) | Superconducting ceramic Josephson element with perovskite-like structure and process for its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8263 | Opposition against grant of a patent | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |