DE2828606C3 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- DE2828606C3 DE2828606C3 DE19782828606 DE2828606A DE2828606C3 DE 2828606 C3 DE2828606 C3 DE 2828606C3 DE 19782828606 DE19782828606 DE 19782828606 DE 2828606 A DE2828606 A DE 2828606A DE 2828606 C3 DE2828606 C3 DE 2828606C3
- Authority
- DE
- Germany
- Prior art keywords
- resistance
- layer
- crystal axis
- crystal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 239000013078 crystal Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 8
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- 239000000057 synthetic resin Substances 0.000 claims description 8
- 238000010125 resin casting Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 238000005266 casting Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000530268 Lycaena heteronea Species 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LNUFLCYMSVYYNW-ZPJMAFJPSA-N [(2r,3r,4s,5r,6r)-2-[(2r,3r,4s,5r,6r)-6-[(2r,3r,4s,5r,6r)-6-[(2r,3r,4s,5r,6r)-6-[[(3s,5s,8r,9s,10s,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,5,6,7,8,9,11,12,14,15,16,17-tetradecahydro-1h-cyclopenta[a]phenanthren-3-yl]oxy]-4,5-disulfo Chemical compound O([C@@H]1[C@@H](COS(O)(=O)=O)O[C@@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1[C@@H](COS(O)(=O)=O)O[C@@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1[C@@H](COS(O)(=O)=O)O[C@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1C[C@@H]2CC[C@H]3[C@@H]4CC[C@@H]([C@]4(CC[C@@H]3[C@@]2(C)CC1)C)[C@H](C)CCCC(C)C)[C@H]1O[C@H](COS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@H](OS(O)(=O)=O)[C@H]1OS(O)(=O)=O LNUFLCYMSVYYNW-ZPJMAFJPSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pressure Sensors (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft eine Halbleitervorrichtung, bestehend aus einem Sihziumsubstrat mit wenigstens einer langgestreckten dotierten Widerstandsschicht rom n-Leitfähigkeitstyp in einer seiner Hauptflächen, aus Elektroden an den Schmalseiten der Widerstandsschicht und aus einer das Siliziumsubstrat einkapselnden Kunstharz-Gießmasse.The invention relates to a semiconductor device consisting of a Sihziumsubstrat with at least an elongated doped resistance layer of n conductivity type in one of its main faces, from electrodes on the narrow sides of the resistance layer and from one encapsulating the silicon substrate Synthetic resin casting compound.
Aus der DE-OS 19 54 445 ist eine derartige Halbleitervorrichtung mit einem Halbleiterkörper bekannt, in dem ein Widerstandselement angebracht ist, das ein Halbleitergebiet enthält, in dem elektrisch aktive Verunreinigun6en zur Bestimmung des Leitfähigkeitslyps und zum Erhalten freie' Ladungsträger und elektrisch inaktive Verunreinigungen zur Herstellung des Temperaturkoeffizienten des Widerstandselements vorhanden sind. Um bei dieser bekannten Halbleitervorrichtung die Konzentration an freien Ladungsträgern und den Temperaturkoeffizienten nahezu unabhängig voneinander einstellen zu können und den Temperaturkoeffizienten selbst herabsetzen zu können, bestehen bei der bekannten Halbleitervorrichtung die elektrisch inaktiven Verunreinigungen wenigstens zu einem wesentlichen Teil aus neutralen Verunreinigungen. From DE-OS 19 54 445, such a semiconductor device with a semiconductor body is known in which a resistor element is attached which contains a semiconductor region in which electrically active Impurities 6 s to determine the conductivity glyps and to obtain free 'charge carriers and electrically inactive impurities for producing the temperature coefficient of the resistance element are available. In order to be able to adjust the concentration of free charge carriers and the temperature coefficient almost independently of one another in this known semiconductor device and to be able to reduce the temperature coefficient itself, the electrically inactive impurities in the known semiconductor device consist at least to a substantial extent of neutral impurities.
Aus der DE-OS 14 65 112 ist ein formänderungsabhängiges Widerstandselement auf Halbleiterbasis bekannt, welches auch als sogenannter Halbleiterdehnmeßstreifen verwendet werden kann. Das Wesentliche bei diesem bekannten Widerstandselement besteht darin, daß eine Isolierschicht als Träger einer in Vakuum niedergeschlagenen Halbleiterschicht und zur Isolierung dieser Schicht von dem Werkstoff, auf dem das Element angeordnet ist, dient, daß das Element aus einer im Vakuum niedergeschlagenen Schicht besteht, deren Widerstand formänderungsabhängig ist, wie z. B. der Widerstand der Halbleiter der kubischen Gruppe und der der Halbmetalle, daß Elektroden an der Halbleiter-Schicht angeschlossen sind, um diesen einen elektrischen Strom zuzuleiten und um ein der Formänderung entsprechendes elasto- oder piezoelektrisches Zeichen aufzunehmen, das iongiludinaier, transversaler oder hydrostatischer Art oder eine Kombination davon sein kann Und der Zug' odef Druckbelästüng am Element entspricht. Hier wird also eine maximale Druckabhän* gigkeit des Widerstandswertes des Widerstandselements angestrebtFrom DE-OS 14 65 112 is a deformation-dependent Resistance element based on semiconductor known, which is also known as a so-called semiconductor strain gauge can be used. The essence of this known resistance element consists in that an insulating layer is used as a support for a semiconductor layer deposited in a vacuum and for insulation This layer of the material on which the element is arranged serves that the element consists of a there is a layer deposited in a vacuum, the resistance of which is dependent on the deformation, such as, for. B. the Resistance of the semiconductors of the cubic group and that of the semimetals that electrodes on the semiconductor layer are connected in order to supply them with an electric current and to change their shape corresponding elasto or piezoelectric symbol include, the iongiludinaier, transversal or hydrostatic type or a combination thereof and the tension or pressure stress on the element is equivalent to. So here is a maximum pressure dependency * aimed at the resistance of the resistance element
Aus der Zeitschrift »Einführung in die Mikroelektro^ nik«, von A, Lewicki, A. Oldefibourg, Verlag München^ Wien 1966, S. 280 ist schließlich bekannt, daß man bei integrierten Halbleiterschaltungen Kunststoffkapseln anwenden kann, also die Halbleiterchips in Kunstharze einkapseltFrom the magazine "Introduction to Microelectronics" nik ", by A, Lewicki, A. Oldefiborg, Verlag München ^ Vienna 1966, p. 280, it is finally known that plastic capsules are used in integrated semiconductor circuits can apply, so the semiconductor chips are encapsulated in synthetic resins
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Halbleitervorrichtung der eingangs genannten Art zu schaffen, die ihre Eigenschaften auch nach der Einbettung in eine Kunstharz-Gießmasse beibehält und die sich nach einem einfachen Verfahren ohne dieThe object on which the invention is based is to provide a semiconductor device of the type mentioned at the beginning To create a type that retains its properties even after being embedded in a synthetic resin casting compound and which is based on a simple procedure without the
ίο Notwendigkeit zusätzlicher, zeitraubender Arbeitsgänge herstellen läßt.ίο Necessity of additional, time-consuming operations can be produced.
Ausgehend von der Halbleitervorrichtung der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß die die WiderstandsschichtBased on the semiconductor device of the type defined at the outset, this object is achieved according to the invention solved in that the the resistive layer
■>> aufweisende Hauptfläche des Siliziumsubstrates durch 'die Kristallebene {110} gebildet ist und daß die Längsachse der Widerstandsschicht in Richtung einer um 45° von einer allgemeinen Kristallachse (001) versetzten Kristallachse verläuft.■ >> having the main surface of the silicon substrate 'The crystal plane {110} is formed and that the longitudinal axis of the resistance layer in the direction of a runs by 45 ° from a general crystal axis (001) offset crystal axis.
Die benutzten Ausdrücke »Kristallebene« und »allgemeine Kristallachse« beziehen sich nicht zwingend auf eine ganz bestimmte Ebene bzw. Achse, sondern schließen auch die innerhalb eines Fehlerbereiches von ± 5° innerhalb dieses Bereiches liegenden Ebenen bzw. Achsen ein.The terms "crystal plane" and "general crystal axis" used do not necessarily refer to a very specific level or axis, but also include those within an error range of Planes or axes lying within this range ± 5 °.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung
näher erläutert Es zeigt
F i g. 1 und 2 schematische Darstellungen einer Halbleitervorrichtung mit Merkmalen nach der Erfindung,
wobei F i g. 1 einen Querschnitt durch die Halbleitervorrichtung und Fig. 2 eine Aufsicht auf ein
in dieser Halbleitervorrichtung vorgesehenes Widerstands- bzw. Halbleiterelement zeigen,In the following, the invention is explained in more detail using exemplary embodiments with reference to the drawing. It shows
F i g. 1 and 2 are schematic representations of a semiconductor device having features according to the invention, FIG. 1 shows a cross section through the semiconductor device and FIG. 2 shows a plan view of a resistor or semiconductor element provided in this semiconductor device,
F i g. 3 eine schematische Darstellung der Beziehung zwischen der Richtung, in welcher sich eine Widerstandsschicht erstreckt, und der Kristallachse, längs welcher ein Strom durch die Widerstandsschicht fließt, und zwar zum einen für die Halbleitervorrichtung mitF i g. Fig. 3 is a schematic illustration of the relationship between the direction in which a resistive layer extends extends, and the crystal axis along which a current flows through the resistance layer, on the one hand for the semiconductor device with
«ο Merkmalen nach der Erfindung uiü zum anderen für
außerhalb des Erfindungsrahmens liegende Vorrichtungen, zur Verdeutlichung des Grundgedankens der
Erfindung,
F i g. 4 eine graphische Darstellung zur theoretischen«Ο features according to the invention uiü on the other hand for devices lying outside the scope of the invention, to clarify the basic idea of the invention,
F i g. 4 is a graphical representation of the theoretical
Ί5 Erläuterung des F.rfindungsgedankens,Ί5 Explanation of the concept of the invention,
F i g. 5 eine graphische Darstellung der Ergebnisse der theoretischen Bestimmung der längs verschiedener Kristallachsen auftretenden Änderungen der Widerstandsgröße von in der Hauptkristallebene (110} einesF i g. 5 is a graphic representation of the results of the theoretical determination of the longitudinally different Changes in the resistance value occurring in the main crystal plane (110} of a crystal axes
so Silizium-Halbleitersubstrats ausgebildeten Widerstandsschichten, resistance layers formed in this way on the silicon semiconductor substrate,
F i g. 6 eine graphische Darstellung des Ergebnisses von Berechnungen der Beziehung zwischen den bei Ausübung einer festen Scherspannung auf die Wider-F i g. 6 is a graph showing the result of calculations of the relationship between the two Exerting a fixed shear stress on the counter
Standsschicht auftretenden Änderungen im Widerstandswert einer in der Kristallebene (110) des Siliziumsubstrats ausgebildeten Widerstandsschicht und der Kristallachse in welcher sich die Widerstandsschicht erstreckt, undChanges in the resistance value of a in the crystal plane (110) of the standing layer Resistance layer formed on the silicon substrate and the crystal axis in which the resistance layer is located extends, and
F i g. 7 eine graphische Darstellung der Ergebnisse von Messungen des Unterschieds in den Widerstandswerten einer Widerstandsschicht eines auf einer Tragplatte montierten Halbleiterelements vor dem Einkapseln des Halbleiterelements in eine Kunstharz^ Gießmasse bzw. nach einem solchen Einkapseln.F i g. Fig. 7 is a graph showing the results of measurements of the difference in resistance values of a resistive layer one on top of another Support plate mounted semiconductor element before Encapsulating the semiconductor element in a synthetic resin casting compound or after such encapsulation.
In Fi g. 1 ist ein Halbleiterelement 10 dargestellt das in der Weise hergestellt worden ist, daß Widerstands* schichten 12a, 12b und ein anderes furiktiönellesIn Fi g. 1 shows a semiconductor element 10 which has been manufactured in such a way that resistive layers 12a, 12b and another furictional element
Element 13 nach dem an sich bekannten selektiven Diffusionsverfahren in der oberen Hauptfläche eines p-Typs-Silizium-Halbleitersubstrats 11 ausgebildet wurden, das mit Bor in einer Konzentration von 1015 Atome/cm3 dotiert ist Die Hauptfläche des Silizium-Halbleitersubstrats 11 besteht dabei aus einer Kristallebene (100). Die Widerstandsschichten 12a, 126 sind in der Hauptkristallebene {100} mit einer Oberflächenkonzentration von 1018 Atome/cm3 mit einer Tiefe von 2,7 μιτι durch tnermische Diffusion oder lonenimplantation von Phosphor ausgebildetElement 13 were formed according to the known selective diffusion method in the upper main surface of a p-type silicon semiconductor substrate 11 which is doped with boron in a concentration of 10 15 atoms / cm 3 a crystal plane (100). The resistance layers 12a, 126 are formed in the main crystal plane {100} with a surface concentration of 10 18 atoms / cm 3 with a depth of 2.7 μm by thermal diffusion or ion implantation of phosphorus
Das Halbleiterelement 10 ist auf einer aus z. B. Kupfer- oder Nickellegierung bestehenden Tragplatte 14 montiert, wobei die Bodenfläche des Elements 10 mit Hilfe eines leitfähigen Epoxyharzes mit der Tragplatte 14 verklebt ist Die Widerstandsschichten und das funktionelle Element 13 sind im allgemeinen durch eine Elektrode 17 elektrisch verbunden, die durch selektive Erhaltung z.B. einer thermisch auf das Substrat 11 aufgedampften Aluminiumschicht gebildet ist Beide Widerstandsschichten 12a, 126 und das Element 13 sind weiterhin mit einer Leiterplatte 15 über einen Teil einer nicht dargestellten Metalleitung und einem Verbindungsdraht 16 verbunden. Das Halbleiterelement 10, die Tragplatte 14 und der Verbindungsdraht 16 sind in eine Kunstharz-Gießmasse 18 eingekapseltThe semiconductor element 10 is based on one of e.g. B. copper or nickel alloy existing support plate 14 mounted with the bottom surface of the element 10 connected to the support plate by means of a conductive epoxy resin 14 is glued The resistance layers and the functional element 13 are generally by a Electrode 17 electrically connected by selective maintenance, e.g., thermally applied to substrate 11 Both resistance layers 12a, 126 and the element 13 are formed by vapor-deposited aluminum layer furthermore with a circuit board 15 via part of a metal line (not shown) and a connecting wire 16 connected. The semiconductor element 10, the support plate 14 and the connecting wire 16 are in one Synthetic resin casting compound 18 encapsulated
Gemäß F i g. 2 sind die Widerstandsschichten 12a, 12b streifenförmig so ausgebildet, daß sie auf einer zur Kristallachse (010) um 45° versetzten Kristallachse verlaufen. Die Elektrode 17 ist an die Widerstands- jo schichten 12a, 12b so angeschlossen, daß der Strom letztere durchfließen kann.According to FIG. 2, the resistance layers 12a, 12b are strip-shaped in such a way that they run on a crystal axis which is offset by 45 ° from the crystal axis (010). The electrode 17 is connected to the resistance layers 12a, 12b in such a way that the current can flow through the latter.
Eine andere Halbleitervorrichtung wurde auf dieselbe Weise wie die vorstehend beschriebene Ausführungsform hergestellt, wobei jedoch die Widerstandsschicht so ausgebildet wurde, daß kein Stromfluß längs der genannten Kristallachse stattfinden konnte. Sodann wurden die Widerstandsänderungen der Widerstandsschicht gemessen. Fig. 3 zeigt die Beziehung zwischen der Richtung, in welcher die Widerstandsschicht in der Hauptkristuilebene eines als Vergleichsmuster hergestellten Silizium-Halbleitersubstrats 11 verläuft nämlich der Stromflußrichtung, und der Kristal'achse des genannten Substrats 11. In der Mitte der Darstellung ist eine senkrecht zur Zeichnungsebene von F i g. 3 verlaufende Kristallachse (110) angegeben. Eine innerhalb des Erfindungsrahmens liegende Widerstandsschicht ist eine solche, die längs Kristallachsen verläuft, die um 45° von der Kristailachse(OOl) versetzt sind, wie dies bei 21 bzw. 22 angedeutet ist. Eine außerhalb des Erfindungsrahmens liegende Widerstandsschicht ist dagegen eine Schicht 23 längs der Kristallachse (110) und eine längs der Kristallachse (001) liegende Widerstandsschicht 24.Another semiconductor device was manufactured in the same manner as the embodiment described above, but with the resistance layer was designed so that no current flow could take place along said crystal axis. Then the changes in resistance of the resistance layer were measured. Fig. 3 shows the relationship between the direction in which the resistance layer in the main crystal plane of a comparative sample produced Silicon semiconductor substrate 11 runs in the direction of current flow and the crystal axis of the named substrate 11. In the middle of the illustration is one perpendicular to the plane of the drawing of FIG. 3 running crystal axis (110) indicated. One within The resistive layer lying within the scope of the invention is one that runs along crystal axes, which are offset by 45 ° from the crystal axis (OO1), as indicated at 21 and 22, respectively. One outside of the In contrast, the resistance layer lying within the scope of the invention is a layer 23 along the crystal axis (110) and a resistive layer 24 along the crystal axis (001).
Im folgenden ist der Fall betrachtet, in welchem für die Hauptfläche eines Silizium-Halbleitersubstrats die Kristallebene (110) gewählt ist Bezüglich der Halbleitervorrichtung nach Fig. 2 sei angenommen, daß die Verlaufsrichtung der einen Widerstandsschicht 12a mit x, eine in derselben Ebene wie die Richtung x, aber senkrecht dazu liegende und die Widerstandsschicht 126 enthaltende Richtung y und eine senkrecht zu den Achsen y, χ liegende Achse, d. h. eine senkrecht zur Zeichnungsebene von F i g. 2 liegende Achse mit ζ bezeichnet sind. Weiterhin sollen die auf den Achsen x,y und ζ liegenden Druckspannungen mit S1,52 bzw. S3 und die einwirkenden Scher- oder Schubspannungen mit 54 (Syz), 55 (Szx) E,zw. 56 (Sxy) bezeichnet sein.In the following the case is considered in which selected the crystal plane (110) for the main surface of a silicon semiconductor substrate with respect to the semiconductor device of FIG. 2, it is assumed that the running direction of the resistance layer 12a x, one in the same plane as the direction x, but lying perpendicular thereto and the resistance layer 126 y direction and containing a y perpendicular to the axis, χ axis lying, ie perpendicular to the plane of F i g. 2 lying axis are denoted by ζ. Furthermore, the compressive stresses on the axes x, y and ζ should be S 1.52 or S3 and the acting shear or shear stresses should be 54 (Syz), 55 (Szx) E, zw. 56 (Sxy) .
Die Druckspannung 53 besitzt im allgemeinen eine wesentlich kleinere Größe als S1,52, weil 53 auf einer großen Hache des Silizium-Halbleitersubstrats <1 auftritt, die eine äußere Kraft aufnimmt während 51, 52 auf der schmalen, eine äußere Kraft erhaltenden Querebene des Substrats 11 auftreten. Aus demselben Grund sind 54, 55 kleiner als 51, 52. Die Widerstandsänderungen der Widerstandsschicht 12 rühren daher hauptsächlich von 51, 52 und 56 her, so daß eine Verringerung der Widerstandsänderungen für 51,52,56 nötig wird.The compressive stress 53 generally has a significantly smaller size than S1,52 because 53 on a large part of the silicon semiconductor substrate <1 occurs, which absorbs an external force during 51, 52 occur on the narrow transverse plane of the substrate 11 that receives an external force. From the same Reasons are 54, 55 smaller than 51, 52. The changes in resistance of the resistance layer 12 therefore mainly come from 51, 52 and 56, see above that a decrease in the resistance changes is necessary for 51,52,56.
Die durch Spannungskräfte hervorgerufenen Widerstandsänderungen wurden bereits sowohl theoretisch als auch experimentell mit dem piezoelektrischen Effekt erklärt Die Widerstandsänderungen von in den Richtungen χ und y liegenden Widerstandsschichten, die durch eine mit Rx bzw. Ry bezeichnete Spannungskraft hervorgerufen werden, lassen sich durch folgende Gleichung ausdrucken:The changes in resistance caused by tension forces have already been explained both theoretically and experimentally with the piezoelectric effect.The changes in resistance of resistance layers lying in the directions χ and y , which are caused by a tension force denoted by Rx or Ry , can be expressed by the following equation:
ORx = (ARZR)x = PUSX + P1252 + P1656
ARy = (AR/RK = P2XSX + P&S2 + P2656 ORx = (ARZR) x = PUSX + P1252 + P 1656
ARy = (AR / RK = P2XSX + P & S2 + P2656
in welcher Pij eine Größe ist die durch den Ebenenkoeffizienten der Hauptfläche des Siliziumsubstrats 11, die Kristallachse, längs welcher sich die Widen-.'andsschicht erstreckt, und den durch die Konzentration eines in die Widerstandsschicht eindiffundierten Fremdatoms bestimmten piezoelektrischen Koeffizienten bestimmt wird. Wenn daher die Widerstandsschicht so ausgebildet wird, daß sie längs derjenigen Kristallachse vom Strom durchflossen wird, in welcher die mit Pij bezeichneten Faktoren zu Null oder auf eine äußerst kleine Größe reduziert werden, können die Widerstandsänderungen der Widerstandsschicht 12 unabhängig von äußeren Kräften auf Null verringert werden.in which Pij is a quantity determined by the plane coefficient of the main surface of the silicon substrate 11, the crystal axis along which the widening layer extends, and the piezoelectric coefficient determined by the concentration of an impurity diffused into the resistance layer. Therefore, if the resistive layer is formed so that the current flows through it along the crystal axis in which the factors denoted by Pij are reduced to zero or to an extremely small size, the resistance changes of the resistive layer 12 can be reduced to zero regardless of external forces .
In Verbindung mit einem Siliziumsubstrat 11 vom p-Leitfähigkeitstyp, dessen Hauptfläche aus einer Kristallebene (110| besteht sind nachstehend in Verbindung mit Fig.4 eine in der Kristallebene {ItOf liegende Kristallachse a, ein aus der Kristallachse 3 und ei· er senkrecht dazu liegenden Kristallachse b bestehendes Koordinatensystem a—b, ein durch Drehen der Kristallebene {110} über einen Winkel C erhaltenes Koordinatensystem A-Bund eine Widerstandsschicht 12 erläutert die so ausgebildet ist, daß der Strom in ihrer Längsrichtung fließt.In conjunction with a silicon substrate 11 of p-conductivity type, whose main surface of a crystal plane (110 | there are described below in connection with Figure 4 an in-crystal plane {It Of crystal axis a, one of the crystal axis 3 and ei · he perpendicular thereto lying crystal axis b existing coordinate system a-b, a coordinate system A-Bund obtained by rotating the crystal plane {110} over an angle C explains a resistance layer 12 which is designed so that the current flows in its longitudinal direction.
Die Kristallachse a des Koordinatensystems a -b wurde auf die Kristallachse (110) verlegt, während die Kristallachse b dieses Koordinatensystems auf eine Kristallachse (001) ausgerichtet wurde. Die Kristallachse A wurde von der Achse (110) auf die Kristallachse (001) verschoben. Das Koordinatensystem A — B wurae über <;inen Winkel C von 0-90° relativ zum Koordinatensystem a-b verdreht. Berechnet wurden diejenigen Ände^ingen des Widerstandswerts der Widerstandsschicht 12, die im oben geschilderten Fall eintraten; die Ergebnisse sind in F i g. 5 angegeben.The crystal axis A of the coordinate system a-b was transferred to the crystal axis (110), while the crystal axis b is this coordinate system to a crystal axis (001) aligned. The crystal axis A has been shifted from the axis (110) to the crystal axis (001). The coordinate system A - B wurae about <; inen angle C of 0-90 ° relative to the coordinate system from twisted. Those changes in the resistance value of the resistance layer 12 which occurred in the case described above were calculated; the results are shown in FIG. 5 specified.
Das Koordinatensystem A -B ist dem in Verbindung mit der Halbleite' /orrichtung gemäß F i g. 2 beschriebenen System χ —y äquivalent. In F i g. 5 gibt die Ordinate Änderungen 6Rx {öRy) im Widerstandswert der Widerstandsschicht an. Auf der Abszisse ist ein Rotationswinkel C aufgetragen. Unter der Voraussetzung LZ=* 1/2(51+52)=-1000 kg/cm2 (Druckspannung). W= S6/(St-^S2)^0(56=0), und bei Festlegung der durch die Gleichung V=(St -S2)I(S 1 + 52) bestimmten Wert voll K mit IA 0,2, 0,1, 0, -0,1, -0,2,The coordinate system A-B is that in connection with the semiconductor device according to FIG. 2 described system χ -y equivalent. In Fig. 5 indicates the ordinate changes 6Rx (öRy) in the resistance value of the resistance layer. An angle of rotation C is plotted on the abscissa. Assuming LZ = * 1/2 (51 + 52) = - 1000 kg / cm 2 (compressive stress). W = S6 / (St- ^ S 2) ^ 0 (56 = 0), and when defining the value determined by the equation V = (St -S2) I (S 1 + 52) fully K with IA 0.2, 0.1, 0, -0.1, -0.2,
- 1,0 und - 1,0, -0,2, -0,1, 0, 0,1 0,2 und 1,0 sind bei 32 bis 38 Kurven wiedergegeben, welche die Größe der Widerstandsänderungen öRx und 6Ry in Abhängigkeit vom Rotätionswinkel C angeben. Die Kurven 38, 32 geben Änderungen von Pi 1, P12 an. Auch wenn 56 = 0 vorausgesetzt wird, ist es unmöglich, stets die durch eine vorgegebene Spannungskraft verursachten Änderungen des Widerstandswerts der Widerstandsschicht zu verringern, welche sich in einer wahlfreien Richtung in der Krislallebene {110} des Siliziürn-Hälbleitersubstrats il erstreckt Im Fall von V= -0,2-0,2 können solche Widerstandsänderungen öRx der Widerstandsschicht praktisch zu Null reduziert werden, wenn der Rotationswinkel C zwischen 35° und 45° liegt, und Änderungen 6Ry können praktisch zu Null reduziert werden, wenn der Rotationswinkel C zwischen 45° und 60° liegt, insbesondere im Fall von C=45°, d.h. wenn die Widsrstsndsschicht in dsr Hsuntkri£ts!!ebene M !Q^ de° Siliziumsubstrats auf einer von der Kristallachse (001) um 45" versetzten Richtung verlaufend ausgebildet ist. können die Widerstandsänderungen 6Rx und 6Ry relativ zu jeder Größe von Voder 51,52 praktisch auf Null verringert werden.- 1.0 and - 1.0, -0.2, -0.1, 0, 0.1, 0.2 and 1.0 are shown for 32 to 38 curves which show the magnitude of the changes in resistance ORx and 6Ry as a function of the rotation angle C. The curves 38, 32 indicate changes in Pi 1, P 12. Even if 56 = 0 is assumed, it is impossible to always reduce the changes in the resistance value of the resistance layer caused by a given tension force, which extends in an optional direction in the crystal plane {110} of the silicon semiconductor substrate il in the case of V = -0.2-0.2 such changes in resistance öRx of the resistance layer can be reduced practically to zero when the angle of rotation C is between 35 ° and 45 °, and changes 6Ry can be reduced practically to zero when the angle of rotation C between 45 ° and 60 °, in particular in the case of C =, ie when the Widsrstsndsschicht in dsr Hsu n tkri £ ts !! plane M! Q ^ de ° silicon substrate is formed to extend to a position offset from the crystal axis (001) by 45 "in the direction 45 ° the changes in resistance 6Rx and 6Ry can be reduced to virtually zero relative to any magnitude of V or 51.52.
F i g. 6 gibt für die Bedingung W= 1 und U= - 1000 kg/cm2 das Ausmaß an, in welchem sich der Widerstandswert der Widerstandsschicht in Abhängigkeit von einer ausgeübten Scherspannung ändert, wenn der Rotationswinkel C zwischen einer Kristallachse (110) und einer Kristallachse (001) liegt. In Fig.6 sind auf der Ordinate die Widerstandsänderungen aufgrund einer Scherspannung und auf der Abszisse der Rotationswinkel Caufgetragen, wobei die Ziffern 41,42 für Rx bzw. Ry gelten. Die Kurven 43, 44 von F i g. 6 veranschaulichen die Abhängigkeit der Widerstandsänderungen 6Rx. 6Ry vom Rotationswinkel C. Dieses Abhängigkeitsschema koinzidiert mit der Änderung von P16, P26. Aus Fig.5 bzw. 6 geht auch folgendes hervor: Wenn der Strom durch die in der Kristallebene {110} ausgebildete Widerstandsschicht bei einem Rotationswinkel C von 45°. nämlich längs der von der Kristallachse (001) versetzten Richtung, hindurchgeleitet wird, wird die Wirkung einer Scherspannung bei P16. P26 unterdrückt Wenn die Veriaufsrichtung der Widerstandsschicht gegenüber der Kristallachse (001) um 45° verschoben ist wird die o. g. Wirkung erreicht unabhängig davon, ob Koinzidenz zwischen der Veriaufsrichtung der Widerstandsschicht und der Richluhgsachse oder der x^-Achse bei der Halbleitervorrichtung gemäß F i g. 2 besteht oder nichtF i g. For the condition W = 1 and U = - 1000 kg / cm 2, 6 indicates the extent to which the resistance value of the resistance layer changes as a function of an exerted shear stress when the rotation angle C is between a crystal axis (110) and a crystal axis ( 001). In FIG. 6, the resistance changes due to a shear stress are plotted on the ordinate and the angle of rotation C is plotted on the abscissa, the numbers 41, 42 applying to Rx and Ry . The curves 43, 44 of FIG. 6 illustrate the dependency of the changes in resistance 6Rx. 6Ry from the angle of rotation C. This dependency scheme coincides with the change in P16, P26. The following also emerges from FIGS. 5 and 6: If the current flows through the resistance layer formed in the crystal plane {110} at a rotation angle C of 45 °. namely, along the direction offset from the crystal axis (001), the effect of a shear stress becomes at P16. P26 suppressed If the direction of progress of the resistive layer is shifted by 45 ° with respect to the crystal axis (001), the above-mentioned effect is achieved regardless of whether there is coincidence between the direction of progress of the resistive layer and the directional axis or the x ^ axis in the semiconductor device according to FIG. 2 exists or not
Die vorstehenden Ausführungen stützen sich auf verschiedene Annahmen. Zur experimentellen Betäti-■" > gung der Gültigkeit dieser Annahmen wurden daher vier Proben oder Muster von Halbleitervorrichtungen bereitgehalten, bei denen Widerstandsschichten 23, 21, 24,22 vom n-Leitfähigkeitstyp (F i g. 3) in der Hauptkristallebene {110} eines Siliziumsubstrats vom p-Leitfähigkeitstyp ausgebildet waren, und zwar einmal in der Kristallachse (110), dann in einer Kristallachse (001) und zum anderen in einer von dieser Richtung um 45° versetzten Kristallachse verlaufend. Die Änderungen der Widerstandswerte der betreffenden Widerstandsschichten wurden anhand von Messungen ermittelt, mit denen der ursprüngliche Widerstand der Widerstandsschicht eines oben eben in einem Plättchen hergestellten Hälblsitereienienis, der betreffende Widerstand nsch der Montage des Halbleiterelements an einer Tragplatte, jedoch vor dem Einkapseln in eine Kunstharz-Gießmasse, und der betreffende Widerstand nach dem Einkapseln des Halbleiterelements mit der Tragplatte in die genannte Gießmasse bestimmt wurden; die Ergebnisse sind in F i g. 7 angegeben. Die Ordinate von F i g. 7The foregoing is based on various assumptions. For experimental actuation To validate these assumptions, four samples of semiconductor devices were therefore examined kept ready in which resistance layers 23, 21, 24, 22 of the n-conductivity type (FIG. 3) in the main crystal plane {110} of a p-conductivity type silicon substrate were formed, namely once in the crystal axis (110), then in a crystal axis (001) and on the other hand, running in a crystal axis offset by 45 ° from this direction. The changes the resistance values of the resistance layers in question were determined on the basis of measurements, with which is the original resistance of the resistive layer of a platelet made above Halblsitereiienis, the resistance in question nsch the assembly of the semiconductor element on a support plate, but before encapsulation in a synthetic resin casting compound, and the relevant resistor after encapsulating the semiconductor element with the support plate in said casting compound has been determined; the results are shown in FIG. 7 specified. The ordinate of FIG. 7th
2r> gibt die prozentualen Widerstandsänderungen an, während die Abszisse den Widerstandswert der Widerst'ndsschicht eines Halbleiterelements in seinem an der Tragplatte montierten, aber noch nicht in die Gießmasse eingekapselten Zustand bzw. nach dem2 r > indicates the percentage changes in resistance, while the abscissa indicates the resistance value of the resistance layer of a semiconductor element in its state when it is mounted on the support plate but not yet encapsulated in the casting compound or after
w Einkapseln in die Kunstharz-Gieflmasse veranschaulicht. Der in der Beschreibung benutzte Ausdruck »nach dem Einkapseln« bedeutet » nach dem Aushärten der das Halbleiterelement einkapselnden Gießmasse«. Aus F i g. 7 geht hervor, daß nur die sich längs derw Encapsulation in the synthetic resin cast illustrated. The expression "after encapsulation" used in the description means "after the hardening of the the casting compound encapsulating the semiconductor element «. From Fig. 7 shows that only those along the
J5 Kristallachse (001) erstreckende Widerstandsschicht auch nach dem Einkapseln des Halbleiterelements eine geringfügige Widerstandsänderung zeigt, wodurch die obigen theoretischen Ausführungen eindeutig gestützt werden.J5 crystal axis (001) extending resistive layer shows a slight change in resistance even after encapsulating the semiconductor element, whereby the the above theoretical explanations are clearly supported.
-40 Bei der vorstehend beschriebenen Ausführungsform ist eine η-Typ-Widerstandsschicht unmittelbar auf bzw. in der Hauptlläche eines p-iyp-Silizium-Haibleitersubstrats ausgebildet Es ist jedoch auch möglich, eine p-Typ-Schicht in einem n-Typ-Süizium-Halbleitersubstrat auszubilden und (in dieser Schicht) die n-Typ-Widerstandsschicht herzustellen.- 40 In the above embodiment, a η-type resistive layer is directly on or in the Hauptlläche a p-IYP silicon Haibleitersubstrats formed but it is also possible to use a p-type layer in an n-type Süizium- Forming semiconductor substrate and (in this layer) producing the n-type resistance layer.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8359477A JPS5439584A (en) | 1977-07-14 | 1977-07-14 | Semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2828606A1 DE2828606A1 (en) | 1979-01-18 |
| DE2828606B2 DE2828606B2 (en) | 1981-01-29 |
| DE2828606C3 true DE2828606C3 (en) | 1981-10-01 |
Family
ID=13806805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782828606 Expired DE2828606C3 (en) | 1977-07-14 | 1978-06-29 | Semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5439584A (en) |
| DE (1) | DE2828606C3 (en) |
| GB (1) | GB2001195B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122134A (en) * | 1980-02-29 | 1981-09-25 | Toshiba Corp | Resin-sealed type semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1465112A1 (en) * | 1963-10-04 | 1969-01-23 | Anritsu Electric Company Ltd | Semiconductor layers deposited in a vacuum for elasto resistance elements |
| GB1249317A (en) * | 1968-11-19 | 1971-10-13 | Mullard Ltd | Semiconductor devices |
-
1977
- 1977-07-14 JP JP8359477A patent/JPS5439584A/en active Pending
-
1978
- 1978-06-28 GB GB7828099A patent/GB2001195B/en not_active Expired
- 1978-06-29 DE DE19782828606 patent/DE2828606C3/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2001195A (en) | 1979-01-24 |
| DE2828606A1 (en) | 1979-01-18 |
| DE2828606B2 (en) | 1981-01-29 |
| GB2001195B (en) | 1982-01-20 |
| JPS5439584A (en) | 1979-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2828605C3 (en) | Semiconductor device | |
| DE2326731C3 (en) | Semiconductor arrangement with several Hall elements | |
| DE3204231A1 (en) | LAMINATE STRUCTURE MADE OF MATRIX-FIBER COMPOSITE LAYERS AND A METAL LAYER | |
| DE1959900A1 (en) | Pressure sensor | |
| DE3241184C2 (en) | Power MOS FET | |
| DE3783076T2 (en) | HIGH-LOAD RESISTANCE MOUNTED ON A SURFACE. | |
| DE3145648A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE2223922C2 (en) | Contact device for a measuring instrument | |
| DE60126207T2 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE1764378C3 (en) | Integrated boundary layer diode matrix and process for its manufacture | |
| DE2002810C3 (en) | Semiconductor diode for generating or amplifying microwaves and methods for their operation | |
| DE2518478A1 (en) | HALL ELEMENT | |
| DE2828606C3 (en) | Semiconductor device | |
| DE3413167A1 (en) | Method for fabricating a superconducting contact | |
| EP0185787A1 (en) | Plastic encapsulated semiconductor component | |
| DE2947291C2 (en) | Hall effect component made from a III-V semiconductor material | |
| DE2828608B2 (en) | Semiconductor device | |
| DE2828607C3 (en) | Semiconductor device | |
| DE1262388B (en) | Method for generating a non-rectifying transition between an electrode and a doped thermo-electrical semiconductor for a thermoelectric device | |
| DE2534783C2 (en) | Electro-optical display device | |
| DE1665750C3 (en) | Magnetic field-dependent resistor with strip-shaped metal grid to short-circuit the Hall voltage | |
| DE1813551B2 (en) | PLANAR TRANSISTOR | |
| DE4130390C2 (en) | resistive element | |
| DE1910447C3 (en) | Semiconductor component | |
| DE69026148T2 (en) | Method and construction of an electrical connection to an oxide superconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |