DE2753607C2

DE2753607C2 -

Info

Publication number: DE2753607C2
Application number: DE19772753607
Authority: DE
Inventors: Charles Raymond Cupertino Calif. Us Schmitz
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1976-12-01
Filing date: 1977-12-01
Publication date: 1990-05-17
Also published as: DE2753607A1; GB1547730A; FR2373124B1; JPS5831679B2; FR2373124A1; IT1090712B; JPS5369552A

Description

Die Erfindung betrifft eine monolithische integrierte Schaltung mit den Merkmalen des Oberbegriffs des Patentanspruchs 1.The invention relates to a monolithic integrated circuit with the features of the preamble of the claim 1.

Eine Schaltung dieser Art ist beispielsweise aus der US-PS 35 99 182 bekannt.A circuit of this type is for example from the US-PS 35 99 182 known.

Solche Schaltungen enthalten eine Adressierschaltung für die Speicherelemente eines Speicherfelds und eine Leistungssteuerschaltung, mittels welcher die Adressierschaltung ein- und ausgeschaltet wird, wobei die Leistungssteuerschaltung einen durch ein Steuersignal geschalteten Transistor enthält, dessen Schaltzustand durch zwei verschiedene Signalwerte des Steuersignals bestimmt ist.Such circuits contain an addressing circuit for the Memory elements of a memory array and a power control circuit, by means of which the addressing circuit and is turned off with the power control circuit one contains transistor switched by a control signal, the Switching status through two different signal values of the control signal is determined.

Zweck der bekannten Schaltungsausbildung ist es, die Leistungsaufnahme, insbesondere bei den in großem Umfang verwendeten ROM- und PROM-Bausteinen während deren Ruhezustand zu vermindern. Es ergibt sich jedoch bei den bekannten Schaltungen ein vergleichsweise komplizierter Schaltungsaufbau, wenn die Programmierung des betreffenden Bauteils bei dessen Auslegung in die Konstruktion mit einbezogen wird.The purpose of the known circuit design is to reduce the power consumption, especially those used on a large scale To reduce ROM and PROM blocks during their idle state. However, it results in the known circuits comparatively complicated circuit structure when programming of the component in question when designing it in the construction is included.

Aufgabe der Erfindung ist es daher, eine Schaltung mit den Merkmalen des Oberbegriffs von Patentanspruch 1 derart auszugestalten, daß sie für die Verwirklichung monolithischer Baueinheiten zur Verwendung in Fällen, bei denen hohe Arbeitsgeschwindigkeit gefordert ist, geeignet ist.The object of the invention is therefore a circuit with the features the preamble of claim 1 to design such that they are for the realization of monolithic building units for use in cases where high working speed is required is suitable.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil von Patentanspruch 1 angegebenen Merkmale gelöst.This object is achieved by the characterizing Part of claim 1 specified features solved.

Vorteilhafte Ausgestaltungen bzw. Weiterbildungen der Schaltung der vorliegenden Art sind in den dem Anspruch 1 nachgeordneten Ansprüchen gekennzeichnet.Advantageous refinements or developments of the circuit of the present type are subordinate to claim 1 Labeled claims.

Nachfolgend wird ein Ausführungsbeispiel der vorliegend angegebenen Schaltung unter Bezugnahme auf die Zeichnung erläutert. Im einzelnen:An exemplary embodiment of the one specified here is given below Circuit explained with reference to the drawing. In detail:

Fig. 1 zeigt ein Blockschaltbild eines programmierbaren Festwertspeichers (PROM), Fig. 1 shows a block diagram of a programmable read only memory (PROM),

Fig. 2 zeigt ein Diagramm, das die Beziehung zwischen Fig. 2A und 2B darstellt, FIG. 2 is a diagram showing the relationship between FIGS. 2A and 2B;

Fig. 2A und 2B zeigen - zusammengesetzt - ein Schaltschema des in Fig. 1 dargestellten PROM′s Figure 2A and 2B show -. Assembled - a circuit diagram of the PROM shown in Figure 1.

Fig. 3 zeigt - in etwas verzerrter Darstellung - einen Querschnitt durch einen pnp-Transistor, der bei dem in Fig. 1 dargestellten PROM Verwendung findet, Fig. 3 shows - to a somewhat distorted representation - a cross section through a PNP transistor, which in the illustrated in Figure 1 PROM is used.

Fig. 4 zeigt - in etwas verzerrter Darstellung - einen Querschnitt durch einen npn-Transistor, der bei dem in Fig. 1 dargestellten PROM Verwendung findet. FIG. 4 shows - in somewhat distorted representation - a cross section through an NPN transistor which is used in the PROM shown in FIG. 1.

Der in Fig. 1 dargestellte programmierbare Festwertspeicher (PROM) 10 ist unter Anwendung üblicher Fertigungsverfahren zur Herstellung monolithisch integrierter Schaltungen auf einem einzigen kristallinen Halbleitersubstrat aus p-leitendem Silicium ausgebildet.The programmable read-only memory (PROM) 10 shown in FIG. 1 is formed on a single crystalline semiconductor substrate made of p-type silicon using customary manufacturing methods for producing monolithically integrated circuits.

Das PROM 10 beinhaltet ein Feld 14 von Speicherelementen zur Speicherung von 2048 Bits in einer Anordnung von 512 Wörtern zu je 4 Bits, eine Adressierschaltung 16 zur Ansteuerung des Speicherfelds 14 in Abhängigkeit von Binärsignalen, die von einer (nicht dargestellten) Adressensignalquelle an Eingangsanschlüsse A₀ bis A₈ geliefert werden, eine ROM-Ausgangsaktivierungsschaltung zur Aktivierung eines ausgewählten Exemplars der 512 Vier-Bit-Wörter, das über Ausgangspufferschaltungen 20 a bis 20 d mit Ausgangsanschlüssen O₁ bis O₄ zu verbinden ist, eine ROM-Programmaktivierungsschaltung zur Einspeicherung von Bit-Informationen in das Speicherfeld 14 in Abhängigkeit von einem an einem Aktivierungsanschluß angelegten Programmaktivierungssignal, eine Schaltung 24 zur Leistungsanschaltung, mittels derer die Adressierschaltung 16 in Abhängigkeit von einem von einer (nicht dargestellten) Ruhe- oder Chip-Steuerungssignalquelle an den Aktivierungsanschluß gelieferten Ruhe- oder Chip-Steuersignal an eine (nicht dargestellte) +5V-Versorgungsspannung anschaltbar ist, eine +V _cc-Leitung 26 zur Zuführung des positiven Potentials der +5V-Versorgungsspannung über einen mit "V _cc" bezeichneten Anschluß, sowie einen Erdleiter 28 zur Zuführung des negativen Potentials (Masse) der +5V-Versorgungsspannung über einen mit "GND" bezeichneten Anschluß. Die einzelnen Schaltfunktionen werden weiter unten erläutert.The PROM10th includes a field14 of storage elements for Storage of 2048 bits in an arrangement of 512 words 4 bits each, an addressing circuit16 to control the Storage field14 depending on binary signals from an address signal source (not shown) on input terminals A₀ toA₈ are supplied, a ROM output activation circuit to activate a selected copy of the 512 four-bit words that output buffers20th a to20th d with output connectionsO₁ toO₄ is to be connected, a ROM program activation circuit for storing Bit information in the memory field14 in dependence of one on an activation port applied program activation signal, a circuit24th for power connection, by means of which the addressing circuit16 in dependence of one from a (not shown) quiescent or chip control signal source to the activation port delivered rest or chip control signal to a (not shown) + 5V supply voltage can be switched on, a +V _cc-Management26 to Supply of the positive potential of the + 5V supply voltage about one with"V _cc"designated connection, and an earth conductor 28 to supply the negative potential (mass) of the + 5V supply voltage via a connection labeled "GND". The individual switching functions are explained below.

Die Adressierschaltung 16 beinhaltet eine X-Adresseninverterschaltung 30, eine X-Decodierschaltung 32, eine Y-Adresseninverterschaltung 34 sowie eine Y-Decodierschaltung 36, deren Einzelheiten in Fig. 2A dargestellt sind.Addressing circuit 16 includes an X address inverter circuit 30 , an X decoder circuit 32 , a Y address inverter circuit 34, and a Y decoder circuit 36 , the details of which are shown in FIG. 2A.

Zunächst sei die X-Adresseninverterschaltung 30 näher beschrieben. Sie umfaßt eine Mehrzahl (im Beispiel 5) von X-Adresseninvertern 38 a bis 38 e, die in der dargestellten Weise mit den betreffenden Eingangsanschlüssen A₄ bis A₈ verbunden sind. Der X-Adresseninverter 38 e ist beispielhaft dargestellt. Er besitzt einen pnp-Transistor 40, dessen Basiselektrode 40 b mit dem Eingangsanschluß A₈, dessen Emitterelektrode 40 e über einen Widerstand 42 mit der +V _cc-Leitung und dessen Kollektorelektrode 40 c mit dem Erdleiter 28 in Verbindung stehen. Die Ausbildung eines derartigen Transistors 40 in dem Halbleitersubstrat 12 ist in Fig. 3 dargestellt. Der Transistor 40 ist von anderen in dem Substrat 12 gebildeten aktiven Elementen durch p⁺-leitende Regionen 42 elektrisch isoliert, die in eine n-leitende Epitaxie-Schicht 44 in der dargestellten Weise eindiffundiert sind. Eine n⁺-leitende Region 46, die in der dargestellten Weise in die Epitaxie-Schicht 44 eindiffundiert ist, bildet die Basiszone des Transistors 40. Eine in der dargestellten Weise in die Epitaxie-Schicht 44 eindiffundierte p-leitende Region 48 bildet die Emitterzone des Transistors 40. Die Basiselektrode 40 b ist über der Oxidschicht 49 ausgebildet und steht in ohmschen Kontakt mit der Basiszone 46. Die Emitterelektrode 40 e steht in der dargestellten Weise in ohmschen Kontakt mit dem p⁺-leitenden Isolationsbereich. Zur Herstellung finden die üblichen Fertigungsverfahren für monolithisch integrierte Schaltungen Anwendung. Das p-leitende Substrat 12 bildet daher die Kollektorzone des Transistors 40, die Kollektorelektrode 40 c ist mit dem Erdleiter 56 (Fig. 2A) verbunden und steuert damit das Zusammenschalten zwischen dem Erdleiter 28 und der Kollektorzone des Transistors 40 (d. h. dem Substrat 12) über den p⁺-leitenden Isolationsbereich 42.First, the X address inverter circuit 30 will be described in more detail. It comprises a plurality (in Example 5) of X address inverters 38 a to 38 e , which are connected in the manner shown to the relevant input connections A ₄ to A ₈. The X address inverter 38 e is shown as an example. It has a pnp transistor 40 , the base electrode 40 b with the input terminal A ₈, the emitter electrode 40 e via a resistor 42 with the + V _{cc line} and the collector electrode 40 c with the ground conductor 28 in connection. The formation of such a transistor 40 in the semiconductor substrate 12 is shown in FIG. 3. Transistor 40 is electrically isolated from other active elements formed in substrate 12 by p⁺-type regions 42 that are diffused into an n-type epitaxial layer 44 in the manner shown. An n⁺-conducting region 46 , which is diffused into the epitaxial layer 44 in the manner shown, forms the base zone of the transistor 40 . A p-type region 48 diffused into the epitaxial layer 44 in the manner shown forms the emitter zone of the transistor 40 . The base electrode 40 b is formed over the oxide layer 49 and is in ohmic contact with the base zone 46 . The emitter electrode 40 e is in ohmic contact with the p⁺-conducting insulation region in the manner shown. The usual manufacturing processes for monolithically integrated circuits are used for the production. The p-type substrate 12 therefore forms the collector zone of the transistor 40 , the collector electrode 40 c is connected to the earth conductor 56 ( FIG. 2A) and thus controls the interconnection between the earth conductor 28 and the collector zone of the transistor 40 (ie the substrate 12 ) over the p⁺-conducting insulation region 42 .

Es sei noch einmal auf den in Fig. 2A dargestellten X-Adresseninverter 38 e Bezug genommen: Die Emitterelektrode 40 e des Transistors 40 ist ferner mit der Basiselektrode eines npn-Vielfachemittertransistors 48 verbunden, der mit einer Schottky- Klemmdiode ausgestattet ist. Die Kollektorelektrode des Transistors 48 ist über einen Widerstand 43 mit der +V _cc-Leitung verbunden. Eine Emitterelektrode des Transistors 48 ist mit einem Schaltungspunkt 54 mit der Kollektorelektrode eines Transistors 52 verbunden. Der Schaltungspunkt 54 ist über einen Widerstand 45 an die +V _cc-Leitung 26 sowie an eine Leitung ′₈ angeschlossen. Der zweite Emitter des Transistors 48 steht mit der Basiselektrode des Transistors 52 sowie über einen Widerstand 47 mit einem geschalteten Erdleiter 56 in Verbindung. Die Emitterelektrode des Transistors 52 ist ebenfalls mit dem geschalteten Erdleiter 56 verbunden. Es sei hier unter Hinweis auf Fig. 1 erwähnt, daß der in der Adressierschaltung 16 vorgesehene schaltbare Erdleiter 56 von der Schaltung 24 zur Leistungsanschaltung mit dem Erdleiter 28 verbunden wird, wenn das PROM 10 aktiviert wird, und daß der geschaltete Erdleiter 56 von der Schaltung 24 zur Leistungsanschaltung von dem Erdleiter 28 wieder abgetrennt wird, wenn das PROM 10 in den Ruhezustand gelangen soll. Diese Schaltzustände werden von einem Ruhe- oder Chip-Steuersignal gesteuert, das dem Anschluß zugeführt wird. Die Art dieser Steuerung wird weiter unten erläutert. Hier sei nur soviel erwähnt, daß dann, wenn der geschaltete Erdleiter 56 mit dem Erdleiter 28 verbunden (und damit das PROM 10 aktiviert) ist, das PROM 10 an die (nicht dargestellte) +5V-Versorgungsspannung angeschlossen ist. Das auf der Leitung ′₈ erscheinende Signal ist dann aus folgenden Gründen das Komplement des an dem Eingangsanschluß A₈ anliegenden Signals: (1) Wenn das Signal an dem Eingangsanschluß A₈ einen hohen Pegelwert besitzt (also eine logische "1" darstellt), gelangt der Transistor 40 in seinen "AUS"-Zustand und die Transistoren 48 und 52 in ihren "EIN"-Zustand und verbinden damit den Schaltungspunkt 54 mit dem geschalteten Erdleiter 56 und daher mit Erdpotential, so daß auf der Leitung ′₈ ein niedriger Pegelwert (d. h. eine logische "0") erzeugt wird; (2) wenn das Signal an dem Eingangsanschluß A₈ einen niedrigen Pegelwert hat, wird der Transistor 40 eingeschaltet und steuert die Transistoren 48 und 52 in den "AUS"-Zustand, wodurch der Schaltungspunkt 54 von der Leitung 56 abgetrennt wird und ein Signal mit hohem Pegelwert auf der Leitung ′₈ erzeugt. Wenn das PROM sich im Ruhezustand befindet und der geschaltete Erdleiter 56 von dem Erdleiter 28 abgetrennt ist, sind die Transistoren 48 und 52 im wesentlichen nichtleitend, so daß an den Widerständen 43, 45 und 47 im wesentlichen auch kein Leistungsverlust auftritt. Die Kollektorelektrode des Transistors 48 ist in der dargestellten Weise über einen Widerstand 57 mit der Basiselektrode des Transistors 50 verbunden. Die Kollektorelektrode des Transistors 50 ist mit der Basiselektrode eines Transistors 60 und über einen Widerstand 58 mit der +V _cc-Leitung 26 verbunden. Eine Emitterelektrode des Transistors 50 ist mit der Emitterelektrode 60 und am Schaltungspunkt 64 mit der Kollektorelektrode des Transistors 62 verbunden. Eine zweite Emitterelektrode des Transistors 50 ist mit der Basiselektrode des Transistors 62 und über einen Widerstand 66 mit dem geschalteten Erdleiter 56 verbunden. Die Emitterelektrode des Transistors 62 steht ebenfalls mit dem geschalteten Erdleiter 56 in Verbindung. Die Leitung A′₈ ist mit dem Schaltungspunkt 54 verbunden; wenn der geschaltete Erdleiter durch die Schaltung 24 zur Leistungsanschaltung (Fig. 1) mit dem Erdleiter 28 zusammengeschaltet ist, stimmt das Signal auf dieser Leitung A′₈ mit dem Signal am Eingangsanschluß A₈ überein. Die Arbeitsweise der Transistoren 50 und 62 in Abhängigkeit von dem Signal an der Basiselektrode des Transistors 50 ist mit der Arbeitsweise der Transistoren 48 und 52 in Abhängigkeit von dem Signal an der Basiselektrode des Transistors 48 äquivalent. Wenn sich das PROM 10 im Ruhezustand befindet, der geschaltete Erdleiter 56 also von dem Erdleiter 28 abgetrennt ist, sind die Transistoren 50, 60 und 62 im wesentlichen nichtleitend und somit findet in den Widerständen 57, 58 und 66 im wesentlichen kein Leistungsverbrauch statt.It is again on the inFig. 2A shown X address inverter 38 e Reference: the emitter electrode40 e of Transistor40 is also with the base electrode of an npn multiple emitter transistor 48 connected with a Schottky Clamping diode is equipped. The collector electrode of the transistor 48 is about a resistance43 with the +V _cc-Management connected. An emitter electrode of the transistor48 is with one Circuit point54 with the collector electrode of a transistor 52 connected. The circuit point54 is about a resistance 45 to the +V _cc-Management26 as well as a line′₈ connected. The second emitter of the transistor48 stands with the base electrode of the transistor52 as well as a resistance 47 with a switched earth conductor56 in connection. The emitter electrode of the transistor52 is also with the switched earth conductor56 connected. It is under here Reference toFig. 1 mentions that in the addressing circuit16 Switchable earth conductor provided56 from the circuit24th to Power connection with the earth conductor28 is connected when the PROM10th is activated, and that the switched earth conductor56 from the circuit24th for power connection from the earth conductor 28 is disconnected again when the PROM10th to the idle state should arrive. These switching states are from one Quiescent or chip control signal controlled that the connection fed becomes. The type of this control is explained below. It should only be mentioned here that when the switched Earth conductor56 with the earth wire28 connected (and so that the PROM10th activated), the PROM10th to the (not shown) + 5V supply voltage is connected. The on the line′₈ appearing signal is then from the following Establish the complement of that on the input portA₈ adjacent Signals: (1) When the signal on the input terminalA₈ has a high level value (i.e. represents a logical "1"), the transistor arrives40 in its "OFF" state and the Transistors48 and52 in their "ON" state and connect thus the circuit point54 with the switched earth conductor56 and therefore with earth potential, so that on the line′₈ a low level value (i.e., a logic "0") is generated; (2) when the signal is on the input terminalA₈ a low Level, the transistor40 switched on and controls the transistors48 and52 in the "OFF" state, causing the Circuit point54 from the management56 is separated and a high level signal on the line′₈ generated. When the PROM is idle and the switched Earth conductor56 from the earth wire28 is separated, they are Transistors48 and52 essentially non-conductive, so that on the resistors43, 45 and47 essentially none Loss of performance occurs. The collector electrode of the transistor 48 is in the manner shown via a resistor57 with the base electrode of the transistor50 connected. The Collector electrode of the transistor50 is with the base electrode of a transistor60 and about a resistance58 with the +V _cc-Management26 connected. An emitter electrode of the transistor 50 is with the emitter electrode60 and at the circuit point64 with the collector electrode of the transistor62 connected. A second emitter electrode of the transistor50 is with the base electrode of the transistor62 and about a resistance66 with the switched earth conductor56 connected. The emitter electrode of the transistor62 also stands with the switched Earth conductor56 in connection. The administrationA ′₈ is with the circuit point 54 connected; when the switched earth wire goes through the circuit24th for power connection (Fig. 1) with the earth wire 28 is interconnected, the signal on this is correct managementA ′₈ with the signal at the input connectionA₈ match. How the transistors work50 and62 dependent on from the signal at the base electrode of the transistor50 is with the operation of the transistors48 and52 dependent on from the signal at the base electrode of the transistor48 equivalent to. If the PROM10th is in the idle state, the switched Earth conductor56 so from the earth conductor28 separated is, are the transistors50, 60 and62 essentially non-conductive and thus takes place in the resistors57, 58 and66 essentially no power consumption takes place.

Im folgenden sei die Y-Adresseninverterschaltung 34 näher betrachtet: Sie umfaßt eine Vielzahl von (im Beispiel 4) identisch aufgebauten Y-Adresseninvertern 70 a bis 70 d. Diese Inverter 70 a bis 70 d sind in der dargestellten Weise mit den betreffenden Eingangsanschlüssen A₀ bis A₃ verbunden. Ein Exemplar der Inverter 70 a bis 70 d - nämlich der Inverter 70 d - ist ausführlicher dargestellt: Er umfaßt einen pnp-Transistor 72, der in ähnlicher Weise ausgebildet ist, wie der Transistor 40 (Fig. 3). Die Basiselektrode dieses Transistors 72 ist in der dargestellten Weise mit dem Eingangsanschluß A₃ verbunden. Seine Kollektorelektrode ist über einen Widerstand mit der +V _cc-Leitung 26 sowie mit der Basiselektrode eines Transistors 74 verbunden. Dessen Kollektorelektrode ist sowohl mit der Basiselektrode eines Transistors 76 als auch über einen Widerstand 73 mit der +V _cc-Leitung 26 verbunden. Die Emitterelektrode des Transistors 74 ist mit der Basiselektrode eines Transistors 78 und über einen Widerstand 80 mit dem geschalteten Erdleiter 56 verbunden. Die Kollektorelektrode des Transistors 76 ist mit der +V _cc-Leitung 26 verbunden, seine Emitterelektrode ist über eine Schottky-Diode 86 mit einem Schaltungspunkt 84 verbunden. Die Kollektorelektrode des Transistors 78 ist mit dem Schaltungspunkt 84, seine Emitterelektrode mit dem geschalteten Erdleiter 56 verbunden. Die Leitung ′₃ ist an den Schaltungspunkt 84 angeschlossen. Wenn das PROM 10 aktiviert, d. h. der geschaltete Erdleiter 56 mit dem Erdleiter 28 zusammengeschaltet ist, ist das Signal auf der Leitung ′₃ aus folgenden Gründen das Komplement des Signals am Eingangsanschluß A₃: (1) Wenn das Signal am Eingangsanschluß A₃ einen hohen Pegelwert hat, gelangt der Transistor 72 in seinen "AUS"-Zustand, und die Transistoren 74 und 78 werden eingeschaltet und verbinden den Schaltungspunkt 84 mit Erdpotential; (2) wenn das Signal am Eingangsanschluß A₃ einen niedrigen Pegelwert hat, wird der Transistor 74 eingeschaltet, wodurch die Transistoren 74 und 78 in ihren nichtleitenden Zustand gesteuert werden, so daß der Schaltungspunkt 84 auf einen hohen Pegelwert gelangt. Das Signal am Schaltungspunkt 84 wird der Basiselektrode des Transistors 74′ über eine Schottky-Diode 90 und einen Widerstand 92 zugeführt. (Der gemeinsame Verbindungspunkt zwischen der Schottky-Diode 90 und dem Widerstand 92 ist über einen Widerstand 94 in der dargestellten Weise mit der +V _cc-Leitung 26 verbunden.) Die Transistoren 74′, 76′ und 78′, die Widerstände 80′, 73′ und die Diode 86′ sind genauso angeordnet wie die oben beschriebenen Transistoren 74, 76 und 78, die Widerstände 80, 73 und die Diode 86. Daraus folgt, daß dann, wenn das PROM 10 sich im Arbeitszustand befindet (d. h., der geschaltete Erdleiter 56 mit dem Erdleiter 28 zusammengeschaltet ist), das Signal auf Leitung A′₃ (das ist das Signal an der Kollektorelektrode des Transistors 78′) genau dem Signal am Eingangsanschluß A₃ entspricht. In gleicher Weise folgt daraus, daß dann, wenn das PROM 10 sich im Ruhezustand befindet, im wesentlichen keine Leistung in den Widerständen 73′ und 80′ verbraucht wird.In the following, the Y address inverter circuit is considered in more detail 34: It comprises a plurality of (in Example 4) identically structured Y address inverters 70 a to 70 d. These inverters 70 a to 70 d are connected in the manner shown to the relevant input connections A ₀ to A ₃. A copy of the inverter 70 a to 70 d - namely, the inverter 70 d - is shown in more detail: it comprises a pnp transistor 72, which is formed in a manner similar to the transistor 40 (Fig. 3). The base electrode of this transistor 72 is connected to the input terminal A ₃ in the manner shown. Its collector electrode is connected via a resistor to the + V _{cc line} 26 and to the base electrode of a transistor 74 . Its collector electrode is connected both to the base electrode of a transistor 76 and to the + V _{cc line} 26 via a resistor 73 . The emitter electrode of transistor 74 is connected to the base electrode of a transistor 78 and via a resistor 80 to the switched ground conductor 56 . The collector electrode of transistor 76 is connected to the + V _cc -Leitung 26, its emitter electrode coupled through a Schottky diode 86 to a node 84th The collector electrode of transistor 78 is connected to node 84 , and its emitter electrode is connected to switched ground conductor 56 . The line ' ₃ is connected to node 84 . When the PROM 10 is activated, ie the switched earth conductor 56 is interconnected with the earth conductor 28 , the signal on the line ' ₃ is the complement of the signal at the input connection A ₃ for the following reasons: (1) If the signal at the input connection A ₃ is high Level, transistor 72 goes "OFF", and transistors 74 and 78 are turned on and connect node 84 to ground; (2) when the signal at input terminal A ₃ has a low level, transistor 74 is turned on, thereby controlling transistors 74 and 78 to their non-conductive state so that node 84 goes high. The signal at node 84 is supplied to the base electrode of transistor 74 ' via a Schottky diode 90 and a resistor 92 . (The common connection point between the Schottky diode 90 and the resistor 92 is connected to the + V _{cc line} 26 via a resistor 94 in the manner shown.) The transistors 74 ′, 76 ′ and 78 ′ , the resistors 80 ′, 73 ' and the diode 86' are arranged in exactly the same way as the transistors 74, 76 and 78 described above, the resistors 80, 73 and the diode 86 . It follows that when the PROM 10 is in the working state (ie, the switched ground conductor 56 is connected to the ground conductor 28 ), the signal on line A ' ₃ (this is the signal at the collector electrode of transistor 78' ) is accurate corresponds to the signal at the input terminal A ₃. In the same way, it follows that when the PROM 10 is at rest, essentially no power is consumed in the resistors 73 ' and 80' .

Im folgenden sei nun die X-Decodierschaltung 32 näher beschrieben: Sie beinhaltet eine Vielzahl von (hier 32) identisch aufgebauten logischen NAND-Gliedern 100₀ bis 100₃₁. Das NAND- Glied 100₀ ist exemplarisch dargestellt: Es umfaßt einen Vielfachemitter- Eingangstransistor 102, dessen Basiselektrode über einen Widerstand 104 mit der +V _cc-Leitung 26 verbunden ist. In der vorliegenden Darstellung besitzt der Transistor 102 fünf Emitterelektrodeen, von denen jede über eine Verbindungsanordnung 105 an einen der X-Adresseninverter 38 a bis 38 e angeschlossen ist. Die Verbindungsanordnung 105 umfaßt eine Vielzahl von (nicht dargestellten) Verbindern. Diese dienen zur Verbindung der Leitungen ′₄, ′₅, ′₆, ′₇ und ′₈ mit jeweils einer der fünf Emitterelektroden des Transistors 102. Die Kollektorelektrode des Transistors 102 ist über einen Widerstand 110 mit der Basiselektrode eines Transistors 108 verbunden. Die Kollektorelektrode des Transistors 108 steht über einen Widerstand 112 mit der +V _cc-Leitung 26 und über eine Schottky-Diode 116 mit der Kollektorelektrode eines Transistors 114 in Verbindung. Die Emitterelektrode des Transistors 108 ist mit der Basiselektrode des Transistors 114 und über einen Widerstand 117 mit dem geschalteten Erdleiter 56 verbunden. Die Emitterelektrode des Transistors 114 ist mit dem geschalteten Erdleiter 56 verbunden, seine Kollektorelektrode steht mit der +V _cc-Leitung 26 in Verbindung. Wenn das PROM 10 aktiviert ist, d. h. der geschaltete Erdleiter 56 mit dem Erdleiter 58 zusammengeschaltet ist, wird der Transistor 114 in Abhängigkeit von Signalen mit hohem Pegelwert auf jeder der Leitungen ′₄, ′₅, ′₆, ′₇ und ′₈ in seinen leitenden Zustand gesteuert. Er gelangt wieder in seinen "AUS"-Zustand, wenn das Signal auf irgendeiner dieser Leitungen einen niedrigen Pegelwert annimmt. Das Signal an der Kollektorelektrode des Transistors 114 wird an die Leitung R₀ weitergegeben. Die Leitung R₀ hat deshalb einen niedrigen Pegelwert, wenn an den Eingangsanschlüssen A₄ bis A₈ ein Binärwort 00000 erscheint. Für jedes andere Binärwort an diesen Eingangsanschlüssen besitzt das Signal auf Leitung R₀ hingegen einen hohen Pegelwert. Wenn das PROM 10 aktiviert ist, liefern die NAND-Glieder 100₀ bis 100₃₁ in Abhängigkeit von den an den Eingangsanschlüssen A₄ bis A₈ anliegenden Binärsignalen auf den Leitungen R₀ bis R₃₁ Signale mit hohem Pegelwert nach folgender Tabelle: In the following, the X decoding circuit 32 will now be described in more detail: It contains a plurality of (here 32) identically constructed logic NAND gates 100 ₀ to 100 ₃₁. The NAND gate 100 ₀ is shown as an example: It comprises a multiple emitter input transistor 102 , the base electrode of which is connected to the + V _{cc line} 26 via a resistor 104 . In the present illustration, the transistor 102 has five emitter electrodes, each of which is connected to one of the X address inverters 38 a to 38 e via a connection arrangement 105 . The connector assembly 105 includes a plurality of connectors (not shown). These are used to connect the lines ' ₄, ' ₅, ' ₆, ' ₇ and ' ₈ to one of the five emitter electrodes of transistor 102 . The collector electrode of transistor 102 is connected to the base electrode of a transistor 108 via a resistor 110 . The collector electrode of transistor 108 is connected via a resistor 112 to the + V _cc -Leitung 26 and through a Schottky diode 116 to the collector electrode of a transistor 114 in combination. The emitter electrode of transistor 108 is connected to the base electrode of transistor 114 and via a resistor 117 to the switched ground conductor 56 . The emitter electrode of transistor 114 is connected to the switched ground conductor 56 , and its collector electrode is connected to the + V _{cc line} 26 . When the PROM 10 is activated, ie the switched earth conductor 56 is connected together with the earth conductor 58 , the transistor 114 will be dependent on signals with a high level value on each of the lines ' ₄, ' ₅, ' ₆, ' ₇ and ' ₈ in its conductive state controlled. It returns to its "OFF" state when the signal on any of these lines goes low. The signal at the collector electrode of transistor 114 is passed on line R ₀. The line R deshalb therefore has a low level value if a binary word 00000 appears at the input connections A ₄ to A ₈. For every other binary word on these input connections, however, the signal on line R ₀ has a high level value. When the PROM 10 is activated, the NAND elements 100 ₀ to 100 ₃₁ deliver signals with high level values according to the following table, depending on the binary signals present on the input connections A ₄ to A ₈ on the lines R ₀ to R ₃₁:

Die Leitungen R₀ bis R₃₁, die mit den Ausgangssignalen der NAND-Glieder 100₀ bis 100₃₁ beaufschlagt werden, sind mit dem Speicherfeld 14 verbunden. Wenn das PROM 10 sich im Ruhezustand befindet, sind die Transistoren 102, 108 und 114 nichtleitend, deshalb wird in den Widerständen 104, 110, 112 und 117 im wesentlichen keine Leistung verbraucht.The lines R ₀ to R ₃₁, which are acted upon by the output signals of the NAND elements 100 ₀ to 100 ₃₁, are connected to the memory array 14 . When the PROM 10 is in the quiescent state, the transistors 102, 108 and 114 are non-conductive, so essentially no power is consumed in the resistors 104, 110, 112 and 117 .

Bevor die Einzelheiten des Y-Multiplexers und der Decodierschaltung 36 erläutert werden, sei erwähnt, daß das Speicherfeld 14 vier identisch ausgebildete Diodenmatrizen 400 a bis 400 d besitzt. Die exemplarisch dargestellte Diodenmatrix 400 c besteht aus einer rechtwinkligen Matrix von Zeilen- und Spaltenleitern, und zwar besitzt sie 32 Zeilenleiter, die in der dargestellten Weise mit den Leitungen R₀ bis R₃₁ verbunden sind, und sechzehn mit C₀ bis C₁₅ bezeichnete Spaltenleiter. Die Zeilen- und Spaltenleiter sind vor der Programmierung an den Kreuzungspunkten mit üblichen schmelzbaren Leitungen und Dioden miteinander verbunden, wie diese beispielsweise in der Literaturstelle "The Integrated Circuit Catalogue For Design Engineers", Texas Instruments, Incorporated, Dallas, Texas, Seite 9-366, beschrieben ist. Das Programmieren und Auslesen des Speicherfelds wird weiter unten erläutert; hier genügt es darauf hinzuweisen, daß das Speicherfeld 14 dadurch programmiert wird, daß durch ausgewählte Exemplare der schmelzbaren Verbindungen Ströme hindurchgeschickt werden, durch welche diese schmelzbaren Verbindungen aufgetrennt werden, und daß die Daten aus dem Speicherfeld ausgelesen werden, indem festgestellt wird, ob eine ausgewählte schmelzbare Verbindung aufgetrennt ist.Before the details of the Y multiplexer and the decoding circuit 36 are explained, it should be mentioned that the memory array 14 has four identically designed diode arrays 400 a to 400 d . The diode matrix 400 c shown as an example consists of a right-angled matrix of row and column conductors, namely it has 32 row conductors which are connected in the manner shown to the lines R ₀ to R ₃₁, and sixteen column conductors labeled C ₀ to C ₁₅ . Before programming, the row and column conductors are connected to one another with conventional fusible lines and diodes, as described, for example, in the reference "The Integrated Circuit Catalog For Design Engineers", Texas Instruments, Incorporated, Dallas, Texas, pages 9-366 , is described. The programming and reading of the memory field is explained below; it is sufficient to point out here that the memory array 14 is programmed by passing currents through selected instances of the fusible links through which these fusible links are separated and that the data is read from the memory array by determining whether a selected one meltable connection is broken.

Im folgenden seien der Y-Multiplexer und die Decodierschaltung 36 näher erläutert: Letztere beinhaltet eine Mehrzahl von (im hier vorliegenden Beispiel 4) identisch ausgebildeten Dioden- Decodierschaltungen 402 a bis 402 d. Die exemplarische Darstellung der Decodierschaltung 402 c zeigt einen Dioden-Decodierer 404, der über eine Verbindungsanordnung 406 mit der +V _cc-Leitung 26 und den Signalen auf den Leitungen A′₀, ′₀, A′₁, ′₁, A′₂, ′₂, A′₃ und ′₃ verbunden ist. Der Diodendecodierer 404 besteht aus einer Matrix von sechzehn Spaltenleitungen 408₀ bis 408₁₅ und acht Zeilenleitern 410₀ bis 410₇. Die Zeilenleiter 410₀ bis 410₇ sind jeweils mit einer der Leitungen A′₀ bis A′₃ und ′₀ bis ′₃ über die Verbindungsanordnung 406 gemäß folgender Tabelle verbunden:The Y multiplexer and the decoding circuit 36 will be explained in more detail below: The latter comprises a plurality of (in the present example 4) identically designed diode decoding circuits 402 a to 402 d . The exemplary representation of the decoding circuit 402 c shows a diode decoder 404 , which has a connection arrangement 406 with the + V _{cc line} 26 and the signals on the lines A ' ₀, ' ₀, A ' ₁, ' ₁, A ' ₂ , ' ₂, A' ₃ and ' ₃ is connected. The diode decoder 404 consists of a matrix of sixteen column lines 408 ₀ to 408 ₁₅ and eight row conductors 410 ₀ to 410 ₇. The row conductors 410 ₀ to 410 ₇ are each connected to one of the lines A ' ₀ to A' ₃ and ' ₀ to ' ₃ via the connection arrangement 406 according to the following table:

Die Spaltenleiter 408₀ bis 408₁₅ sind in der dargestellten Weise jeweils mit der Basiselektrode eines der Transistoren 412₀ bis 412₁₅ verbunden. Die Emitterelektroden der Transistoren 412₀ bis 412₁₅ sind mit jeweils einer der Leitungen C₀ bis C₁₅ verbunden. Die Kollektorelektroden der Transistoren 412₀ bis 412₁₅ sind gemeinsam mit einer Leitung 416 c verbunden. Die Leitung 416 c führt zu einer Ausgangspufferschaltung 20 c (Fig. 1), die ihrerseits mit dem Ausgangsanschluß O₃ (Fig. 1) verbunden ist. Die Arbeitsweise sowie der Aufbau der Ausgangspufferschaltung wird weiter unten erläutert; hier genügt es, darauf hinzuweisen, daß dann, wenn das PROM zur Programmierung aktiviert ist, Strom von einer (nicht dargestellten) mit dem Ausgangsanschluß O₃ verbundenen +20V-Versorgungsspannung über Leitung 416 c zu einem ausgewählten Exemplar der Transistoren 412₀ bis 412₁₅ und über diesen zu einem ausgewählten Exemplar der sechzehn Spaltenleiter C₀ bis C₁₅ in der Diodenmatrix 400 c fließt. Das entsprechende Exemplar der Transistoren 412₀ bis 412₁₅ wird in Abhängigkeit von den Signalen auf den Leitungen A′₀ bis A′₃ und ′₀ bis ′₃ ausgewählt. Die folgende Tabelle zeigt die Beziehung zwischen den Signalen auf den Leitungen A′₀ bis A′₃ und ′₀ bis ′₃ und dem jeweils ausgewählten Exemplar der Transistoren 412₀ bis 412₁₅: The column conductors 408 ₀ to 408 ₁₅ are each connected in the manner shown to the base electrode of one of the transistors 412 ₀ to 412 ₁ dargestellten. The emitter electrodes of the transistors 412 ₀ to 412 ₁₅ are each connected to one of the lines C ₀ to C ₁₅. The collector electrodes of the transistors 412 ₀ to 412 ₁₅ are connected together with a line 416 c . The line 416 c leads to an output buffer circuit 20 c ( Fig. 1), which in turn is connected to the output terminal O ₃ ( Fig. 1). The operation and the structure of the output buffer circuit is explained below; it is sufficient to point out that when the PROM is activated for programming, current from a (not shown) connected to the output terminal O ₃ + 20V supply voltage via line 416 c to a selected example of the transistors 412 ₀ to 412 ₁₅ and flows over this to a selected example of the sixteen column conductors C ₀ to C ₁₅ in the diode matrix 400 c . The corresponding copy of the transistors 412 ₀ to 412 ₁₅ is selected depending on the signals on the lines A ' ₀ to A' ₃ and ' ₀ to ' ₃. The following table shows the relationship between the signals on lines A ′ ₀ to A ′ ₃ and ′ ₀ to ′ ₃ and the respectively selected copy of transistors 412 ₀ to 412 ₁₅:

Durch das ausgewählte Exemplar der Transistoren 412₀ bis 412₁₅ und damit durch ein ausgewähltes Exemplar der sechzehn Spaltenleiter C bis C₁₅ der Matrix 400 c fließt Strom über ein ausgewähltes Exemplar der Zeilenleiter R₀ bis R₃₁ über die schmelzbare Verbindung, die zwischen dem ausgewählten Zeilenleiter und dem ausgewählten Spaltenleiter liegt. Dieser Strom besitzt eine ausreichende Größe, um die schmelzbare Verbindung aufzutrennen. Einer der zweiunddreißig Zeilenleiter wird ausgewählt, indem der Transistor 114 in einem der 32 NAND-Glieder 100₀ bis 100₃₁ in seinen leitenden Zustand gesteuert wird. Wenn beispielsweise der mit der Leitung R₀ verbundene Zeilenleiter ausgewählt werden soll, haben die Eingangssignale an den Eingangsanschlüssen A₄ bis A₆ den Wert 00000. Daher haben die Signale auf den Leitungen ′₄ bis ′₈ einen hohen Pegelwert, der Transistor 102 wird in seinen nichtleitenden und der Transistor 114 in seinen leitenden Zustand gesteuert, (unter der Annahme, daß das PROM 10 aktiviert, d. h. der geschaltete Erdleiter 56 mit dem Erdleiter 28 verbunden ist). Wenn also die schmelzbare Verbindung F "geöffnet" werden soll, müssen an den Eingangsanschlüssen A₀ bis A₈ die Binärsignale 111100000 anliegen. Strom fließt von der (nicht dargestellten) +20 V-Versorgungsspannung, die mit dem Ausgangsanschluß O₃ verbunden ist, zu der Ausgangspufferschaltung 20 c, dann zur Leitung C₁₅, über die schmelzbare Verbindung F, über die Leitung R₀, den Transistor 114, den geschalteten Erdleiter 56, die Schaltung (24) zur Leistungsanschaltung (Fig. 1) zum Erdleiter 28 und schließlich zu dem (nicht dargestellten) Erdanschluß der +20 V-Versorgungsspannung. Auf diese Weise liefern die Ausgangspufferschaltungen 402 a bis 402 d die "Spaltenadressen" für die schmelzbaren Verbindungen in den betreffenden Matrizen 400 a bis 400 d. Die "Zeilenadressen" der schmelzbaren Verbindungen in allen Matrizen 400 a bis 400 d werden durch die Signale auf den Leitungen R₀ bis R₃₁ ausgewählt, da diese Leitungen in der dargestellten Weise mit allen Matrizen 400 a bis 400 d verbunden sind.Through the selected example of the transistors 412 ₀ to 412 ₁₅ and thus by a selected example of the sixteen column conductors C to C ₁₅ of the matrix 400 c , current flows through a selected example of the row conductors R ₀ to R ₃₁ via the fusible connection between the selected one Row leader and the selected column leader lies. This current is of sufficient size to break the fusible link. One of the thirty-two row conductors is selected by controlling the transistor 114 in one of the 32 NAND gates 100 ₀ to 100 ₃₁ in its conductive state. If, for example, the row conductor connected to the line R ₀ is to be selected, the input signals at the input connections A ₄ to A ₆ have the value 00000. Therefore the signals on the lines ' ₄ to ' ₈ have a high level value, the transistor 102 is in controlled its non-conductive and transistor 114 in its conductive state (assuming that the PROM 10 is activated, ie the switched earth conductor 56 is connected to the earth conductor 28 ). If the fusible connection F is to be “opened”, the binary signals 111100000 must be present at the input connections A ₀ to A ₈. Current flows from the (not shown) +20 V supply voltage, which is connected to the output terminal O ₃, to the output buffer circuit 20 c , then to line C ₁₅, via the fusible connection F , via line R ₀, transistor 114 , the switched earth conductor 56 , the circuit ( 24 ) for power connection ( Fig. 1) to the earth conductor 28 and finally to the (not shown) earth connection of the +20 V supply voltage. In this way, the output buffer circuits 402 a to 402 d provide the "column addresses" for the fusible links in the respective matrices 400 a to 400 d . The "row addresses" of the fusible connections in all matrices 400 a to 400 d are selected by the signals on the lines R ₀ to R ₃₁, since these lines are connected to all matrices 400 a to 400 d in the manner shown.

In Fig. 2B ist exemplarisch eine der Ausgangspufferschaltungen 20 a bis 20 d - nämlich die Ausgangspufferschaltung 20 c - dargestellt. Sie umfaßt einen Programmierabschnitt 502 und einen Leseabschnitt 504. Der Programmierabschnitt 502 beinhaltet ein Transistorpaar 506, 508, das in Darlingtonschaltung angeordnet ist. Die Emitterelektrode des Transistors 508 ist mit Leitung 416 c verbunden, die Kollektorelektroden der Transistoren 506 und 508 sind mit dem Ausgangsanschluß O₃ verbunden. Die Emitterelektrode des Transistors 506 ist in der dargestellten Weise mit einer Diode 510 und der Basiselektrode des Transistors 508 verbunden. Die Basiselektrode des Transistors 506 ist über einen Widerstand 514 und eine Diode 516 mit der zu dem Ausgang der PROM-Programmaktivierungsschaltung 22 führenden Leitung 512 verbunden. Die Kathoden der Dioden 516 und 510 sind miteinander und mit der Leitung 512 verbunden. Der Leseabschnitt 504 beinhaltet einen Transistor 522, dessen Emitterelektrode mit dem Erdleiter 28 und dessen Kollektorelektrode mit einer Schottky-Diode 524 und dem Ausgangsanschluß O₃ verbunden sind. Seine Basiselektrode ist über einen Widerstand 526 mit dem Erdleiter 28, über den Widerstand 530 mit der Basis eines Transistors 528 sowie mit dem Emitter dieses Transistors 528 verbunden. Die Kollektorelektrode des Transistors 528 ist mit der Basiselektrode eines Transistors 534 und der Anode einer Schottky-Diode 536 sowie über einen Widerstand 532 mit der +V _cc-Leitung 26 verbunden. Die Kollektorelektrode des Transistors 534 ist über einen Widerstand 538 mit der +V _cc-Leitung 26 verbunden. Die Emitterelektrode des Transistors 534 ist mit der Anode der Schottky-Diode 524 verbunden. Die Basiselektrode des Transistors 528 ist über eine Diode 542 und einen Widerstand 541 mit der Emitterelektrode eines Transistors 540 verbunden. Die Kollektorelektrode des Transistors 540 ist über einen Widerstand 544 mit der +V _cc-Leitung 26 verbunden. Die Basiselektrode des Transistors 540 schließlich ist über einen Widerstand 546 mit der +V _cc-Leitung 26, über die Schottky-Diode 548 und die Diode 550 mit der Kathode der Diode 536 und über die Schottky- Diode 542 mit der Leitung 416 c verbunden. Die Einzelheiten der PROM-Programmaktivierungsschaltung 22 und der Schaltung 24 zur Leistungsanschaltung werden weiter unten beschrieben. Es genügt hier, darauf hinzuweisen, daß dann, wenn dem Anschluß ein Programmaktivierungssignal zugeführt wird, auf Leitung 512 eine Spannung, im vorliegenden Beispiel +21 V, auftritt und daß der Erdleiter 28 von der Schaltung 24 zur Leistungsanschaltung mit dem geschalteten Erdleiter 56 verbunden wird. Infolge dieser Spannung von +21 V auf Leitung 512 erhalten die Transistoren 506 und 508 Basisstrom. Daraufhin fließt von dem positiven Pol der (nicht dargestellten) mit dem Ausgangsanschluß O₃ verbundenen Versorgungsspannung Strom über die Transistoren 506 und 508 zur Leitung 416 c und zum Erdleiter 28 (d. h. zum negativen Pol der Versorgungsspannung), wodurch eine ausgewählte schmelzbare Verbindung in der Matrix 400 c in der oben beschriebenen Weise aufgetrennt wird. Während dieses Programmierungsvorgangs erzeugt die ROM-Ausgangsaktivierungsschaltung 18 aus Gründen, die anschließend erläutert werden, auf der Leitung 520 eine Spannung mit niedrigem Pegelwert. Die Leitung 520 ist in der dargestellten Weise mit der Kathode der Diode 550 und der Kathode der Schottky-Diode 536 verbunden. Daher spannt die während des Programmiervorgangs auf Leitung 520 liegende niedrige Spannung der Dioden 548 und 550 in Durchlaßrichtung vor, wodurch der Transistor 540 in seinen nichtleitenden Zustand gesteuert wird, während die Diode 542 in Sperr-Richtung vorgespannt wird. Da der Transistor 540 ausgeschaltet ist, werden die Transistoren 528 und 522 in ihren nichtleitenden Zustand gesteuert und verhindern so, daß der positive Pol der (nicht dargestellten) mit dem Ausgangsanschluß O₃ verbundenen Versorgungsspannung über den Transistor 522 an den Erdleiter 28 angeschaltet wird.InFig. 2B is an example of one of the output buffer circuits 20th a to20th d - namely the output buffer circuit20th c - shown. It includes a programming section502 and a reading section504. The programming section502 includes a pair of transistors506, 508that in Darlington circuit is arranged. The emitter electrode of the transistor508 is with line416 c connected, the collector electrodes of the transistors 506 and508 are with the output connectorO₃ connected. The emitter electrode of the transistor506 is shown in the Way with a diode510 and the base electrode of the transistor 508 connected. The base electrode of the transistor506 is over a resistance514 and a diode516 with the to the exit the PROM program activation circuit22 leading line512 connected. The cathodes of the diodes516 and510 are with each other and with the line512 connected. The reading section504 includes a transistor522whose emitter electrode is connected to the earth conductor 28 and its collector electrode with a Schottky diode 524 and the output connectorO₃ are connected. His base electrode is about a resistance526 with the earth wire28, about the resistance530 with the base of a transistor528 as well as with the emitter of this transistor528 connected. The Collector electrode of the transistor528 is with the base electrode of a transistor534 and the anode of a Schottky diode536 as well as a resistance532 with the +V _cc-Management26 connected. The collector electrode of the transistor534 is over a resistance538 with the +V _cc-Management26 connected. The Emitter electrode of the transistor534 is with the anode Schottky diode524 connected. The base electrode of the transistor 528 is via a diode542 and a resistance541 With the emitter electrode of a transistor540 connected. The Collector electrode of the transistor540 is about a resistance 544 with the +V _cc-Management26 connected. The base electrode of the transistor540 after all is about a resistance546 with the +V _cc-Management26, via the Schottky diode548 and the diode550 with the cathode of the diode536 and about the Schottky diode542 with the line416 c connected. The details of the PROM program activation circuit22 and the circuit24th to Power connections are described below. It is sufficient here to point out that when connecting a Program activation signal is supplied on line512 a voltage, in the present example +21 V, occurs and that the earth wire28 from the circuit24th for power connection with the switched earth conductor56 is connected. As a result of this voltage of +21 V on line512 receive the transistors506 and508 Base current. Then flows from the positive pole of the (not shown) to the output terminal O₃ connected supply voltage current over the transistors506 and508 to lead416 c and Earth conductor28 (i.e. to the negative pole of the supply voltage), creating a selected fusible link in the matrix 400 c is separated in the manner described above. While this programming process creates the ROM output enable circuit 18th for reasons explained below be on the line520 a low level voltage. The administration520 is in the manner shown with the Cathode of the diode550 and the cathode of the Schottky diode536 connected. Therefore, the tension during the programming process on line520 lying low voltage of the diodes548 and550 forward, causing the transistor540 is controlled in its non-conductive state while the diode542 is biased in the blocking direction. Since the transistor540 is turned off, the transistors528 and522 controlled and prevent in their non-conductive state so that the positive pole of the (not shown) with the output connectorO₃ connected supply voltage about the transistor522 to the earth wire28 is turned on.

Wenn die Operation "Lesen" gewählt wird, befindet sich die Leitung 512 in einem offenen Stromkreis. Daher fließt kein Steuerstrom zu den Transistoren 506 und 508. Außerdem hat das Signal auf Leitung 520 einen hohen Pegelwert, so daß die Dioden 548, 550 und 536 gesperrt sind. Deshalb kann der Transistor 540 in Abhängigkeit von dem Signalpegel auf Leitung 416 c ein- oder ausgeschaltet werden. Der Signalpegel auf Leitung 416 c hängt davon ab, ob die durch die Signale an den Eingangsanschlüssen A₀ bis A₈ ausgewählte schmelzbare Verbindung aufgetrennt ist oder nicht. Falls beispielsweise das PROM 10 aktiviert, (d. h. der geschaltete Erdleiter 56 mit dem Erdleiter 28 verbunden) ist, ist einer der ausgewählten Zeilenleiter (d. h. eine der Leitungen R₀ bis R₃₁) über den eingeschalteten Transistor 114 mit dem geschalteten Erdleiter 56 verbunden und hat deshalb einen niedrigen Signalpegel. Außerdem kann Strom durch ein ausgewähltes Exemplar der Spaltenleiter C₀ bis C₁₅ fließen. Wenn also beispielsweise der Spaltenleiter R₀ und der Leiter C₁₅ ausgewählt sind, wird in Abhängigkeit davon, ob die schmelzbare Verbindung F aufgetrennt ist oder nicht, durch den Transistor 412₁₅ Strom fließen oder nicht. Der Signalpegel auf Leitung 416 c ist deshalb niedrig, wenn die Verbindung F nicht aufgetrennt ist, so daß der Transistor 540, der Transistor 528 und der Transistor 522 ausgeschaltet sind und am Ausgangsanschluß O₃ eine Spannung mit hohem Pegelwert erzeugt wird. Falls hingegen die Verbindung F aufgetrennt ist, fließt über den Transistor 412₁₅ kein Strom zur Leitung 416 c, die Transistoren 540, 528 und 522 sind leitend und erzeugen damit an dem Ausgangsanschluß O₃ mit niedrigem Pegelwert.When the "read" operation is selected, line 512 is in an open circuit. Therefore, no control current flows to transistors 506 and 508 . In addition, the signal on line 520 is high so that diodes 548, 550 and 536 are blocked. Therefore, the transistor 540 may in response to the signal level on line 416 c on or off. The signal level on line 416 c depends on whether or not the fusible link selected by the signals at the input connections A ₀ to A ₈ is broken. If, for example, the PROM 10 is activated (ie the switched earth conductor 56 is connected to the earth conductor 28 ), one of the selected row conductors (ie one of the lines R ₀ to R ₃₁) is connected to the switched earth conductor 56 via the switched transistor 114 and has therefore a low signal level. In addition, current can flow through a selected example of the column conductors C ₀ to C ₁₅. So if, for example, the column conductor R ₀ and the conductor C ₁₅ are selected, current will flow through the transistor 412 ₁₅ or not depending on whether the fusible connection F is broken or not. The signal level on line 416 c is therefore low when the connection F is not broken, so that the transistor 540 , the transistor 528 and the transistor 522 are switched off and a voltage with a high level value is generated at the output terminal O ₃. If, however, the connection F is broken, no current flows to the line 416 c through the transistor 412 ₁₅, the transistors 540, 528 and 522 are conductive and thus produce at the output terminal O ₃ with a low level.

Im folgenden sei die PROM-Programmaktivierungsschaltung 22 näher beschrieben: Sie beinhaltet eine Zenerdiode 600 (die im vorliegenden Beispiel eine Zenerspannung von 6 V besitzt), eine Diode 602 und einen Widerstand 604. Alle diese Elemente sind in der dargestellten Weise zwischen den Aktivierungsanschluß und die Eingangsklemme 606 der Schaltung 24 zur Leistungsanschaltung geschaltet. Die Leitung 512 führt zu dem Verbindungspunkt zwischen der Zenerdiode 600 und der Diode 602. Die ROM-Ausgangsaktivierungsschaltung 18 umfaßt einen Vielfachemitter-Transistor 607 (der in ähnlicher Weise ausgebildet ist wie der Transistor 40 in Fig. 3), dessen Basiselektrode mit dem Aktivierungsanschluß und dessen Kollektorelektrode mit dem Erdleiter 28 verbunden ist. Eine seiner Emitterelektroden ist über einen Widerstand 608 mit der +V _cc-Leitung 26 und über eine Schottky- Diode 612 mit der Basiselektrode des Transistors 610 verbunden. Seine zweite Emitterelektrode ist in der dargestellten Weise mit der Basiselektrode des Transistors 610 verbunden. Die Kollektorelektrode dieses Transistors 610 ist mit der Basiselektrode des Transistors 614 und über einen Widerstand 613 mit der +V _cc-Leitung 26 verbunden. Die Kollektorelektrode des Transistors 614 ist ebenfalls mit der +V _cc-Leitung 26 verbunden. Seine Emitterelektrode ist über eine Schottky-Diode 618 mit der Kollektorelektrode des Transistors 616 und über eine Schottky-Diode 617 mit der Kollektorelektrode des Transistors 619 verbunden. Die Basiselektrode des Transistors 616 ist mit der Emitterelektrode des Transistors 610, über einen Widerstand 620 mit der Basiselektrode des Transistors 610, über einen Widerstand 623 mit der Basiselektrode des Transistors 619 und über einen Widerstand 621 mit der Erdleitung 28 verbunden. Die Emitterelektrode des Transistors 619 ist ebenfalls mit dem Erdleiter 28 verbunden. Die Basiselektrode des Transistors 619 ist über eine Schottky-Diode 640 mit der Kollektorelektrode des Transistors 642 verbunden. Die Basiselektrode des Transistors 642 ist über einen Widerstand 646 mit seiner Emitterelektrode und über einen Widerstand 644 mit der Leitung 512 verbunden. Die Emitterelektrode des Transistors 642 ist mit dem Erdleiter 28 verbunden. Die Emitterelektrode des Transistors 616 ist ebenfalls mit dem Erdleiter 28 verbunden. Die Schottky-Diode 618 ist mit der Kollektorelektrode des Transistors 616 verbunden, die außerdem unmittelbar mit der Leitung 520 und über einen Widerstand 624 mit der +V _cc-Leitung 26 in Verbindung steht.The following is the PROM program activation circuit22 closer described: It contains a zener diode600 (which in the present Example has a Zener voltage of 6 V), a diode 602 and a resistance604. All of these elements are in the shown way between the activation port and the input terminal606 the circuit24th for power connection switched. The administration512 leads to the connection point between the zener diode600 and the diode602. The ROM output activation circuit 18th includes a multiple emitter transistor 607 (which is constructed in a similar way to the transistor 40 inFig. 3), whose base electrode with the activation connection and its collector electrode with the earth conductor28 connected is. One of its emitter electrodes is over one resistance608 with the +V _cc-Management26 and via a Schottky diode612 with the base electrode of the transistor610 connected. His second emitter electrode is in the manner shown the base electrode of the transistor610 connected. The collector electrode this transistor610 is with the base electrode of the transistor614 and about a resistance613 with the +V _cc-Management26 connected. The collector electrode of the transistor 614 is also with the +V _cc-Management26 connected. His Emitter electrode is via a Schottky diode618 with the collector electrode of the transistor616 and via a Schottky diode 617 with the collector electrode of the transistor619 connected. The base electrode of the transistor616 is with the emitter electrode of the transistor610, about a resistance620 With the base electrode of the transistor610, about a resistance 623 with the base electrode of the transistor619 and about one resistance621 with the earth wire28 connected. The emitter electrode of the transistor619 is also with the earth wire 28 connected. The base electrode of the transistor619 is via a Schottky diode640 with the collector electrode of the Transistor642 connected. The base electrode of the transistor 642 is about a resistance646 with its emitter electrode and about a resistance644 with the line512 connected. The emitter electrode of the transistor642 is with the earth wire 28 connected. The emitter electrode of the transistor616 is also with the earth wire28 connected. The Schottky diode 618 is with the collector electrode of the transistor616 connected, who also directly with the management520 and over a resistance624 with the +V _cc-Management26 in connection stands.

Die Schaltung 24 zur Leistungsanschaltung beinhaltet einen Transistor 700. Dessen Basiselektrode ist über einen von einer Schottky-Diode 704 überbrückten Widerstand 702 mit der Klemme 606 verbunden, seine Kollektorelektrode steht mit der Basiselektrode eines Transistors 707 und über einen Widerstand 706 mit der +V _cc-Leitung 26 in Verbindung. Die Emitterelektrode des Transistors 700 ist mit der Basiselektrode eines Transistors 710 und über einen Widerstand 708 mit dem Erdleiter 28 verbunden. Die Kollektorelektrode des Transistors 707 ist mit der +V _cc-Leitung 26 verbunden, während seine Emitterelektrode mit der Basiselektrode eines Transistors 712 und über einen Widerstand 714 mit der Emitterelektrode des Transistors 712 verbunden ist. Die Kollektorelektrode des Transistors 712 ist mit der +V _cc-Leitung 26 verbunden. Der Transistor 710 ist mit seiner Emitterelektrode mit dem Erdleiter 28 und mit seiner Kollektorelektrode mit dem Widerstand 714, einem Schaltungspunkt 715 und mit der Emitterelektrode des Transistors 712 verbunden. Der Schaltungspunkt 715 steht mit dem geschalteten Erdleiter 56 in Verbindung.The circuit 24 for power connection includes a transistor 700 . Its base electrode is connected to the terminal 606 via a resistor 702 bridged by a Schottky diode 704 , its collector electrode is connected to the base electrode of a transistor 707 and via a resistor 706 to the + V _{cc line} 26 . The emitter electrode of transistor 700 is connected to the base electrode of a transistor 710 and via a resistor 708 to the ground conductor 28 . The collector electrode of transistor 707 is connected to the + V _{cc line} 26 , while its emitter electrode is connected to the base electrode of a transistor 712 and via a resistor 714 to the emitter electrode of transistor 712 . The collector electrode of transistor 712 is connected to the + V _{cc line} 26 . Transistor 710 has its emitter electrode connected to ground conductor 28 and its collector electrode connected to resistor 714 , a node 715, and the emitter electrode of transistor 712 . The node 715 is connected to the switched earth conductor 56 .

Während der Operation "Programmieren" wird an den Aktivierungsanschluß ein +27 V-Signal einer (nicht dargestellten) Versorgungsspannung angelegt, deren Gegenpol mit dem Erdleiter 28 verbunden ist. Durch dieses +27 V-Signal wird der Transistor 642 in seinen leitenden Zustand gesteuert, wodurch der Transistor 619 nichtleitend wird. Infolgedessen fließt Strom über die Zenerdiode 600, die Diode 602, den Widerstand 604 und den Widerstand 702, durch den die Transistoren 700 und 710 in ihren leitenden Zustand gesteuert werden. Hierdurch wird (1) an Leitung 112 ein +21 V-Signal angelegt und (2) der geschaltete Erdleiter 56 über den Transistor 110 mit dem Erdleiter 28 verbunden, wodurch das PROM 10 aktiviert wird. Es sei noch bemerkt, daß der Transistor 607 ausgeschaltet und die Transistoren 610 und 616 eingeschaltet werden, wodurch die Leitung 520 auf einen niedrigen Signalpegel gebracht wird. Wegen des +21 V-Signals auf Leitung 512 und des niedrigen Signalpegels auf Leitung 520 fließt ein Strom von einer (nicht dargestellten) +20 V-Spannungsversorgung, die zwischen die Ausgangsanschlüsse O₁ bis O₄ und den Erdleiter 28 geschaltet ist, über den Programmierungsabschnitt 502 der Ausgangspufferschaltungen 20 a bis 20 d, wodurch in der oben beschriebenen Weise schmelzbare Verbindungen in den Diodenmatrizen des Speicherfelds ausgewählt werden. During the "Programming" operation is on the activation port a +27 V signal from a (not shown) Supply voltage applied, its opposite pole with the earth conductor 28 connected is. With this +27 V signal the transistor642 controlled in its conductive state, thereby the transistor619 becomes non-conductive. Consequently current flows through the zener diode600, the diode602, the resistance604 and the resistance702through which the transistors 700 and710 be controlled in their conductive state. This will (1) on line112 a +21 V signal applied and (2) the switched ground wire56 about the transistor110 with the earth wire28 connected, causing the PROM10th activated becomes. It should also be noted that the transistor607 switched off and the transistors610 and616 be turned on causing the line520 to a low signal level brought. Because of the +21 V signal on line512 and of the low signal level on line520 a current flows from a (not shown) +20 V power supply, between the output terminalsO₁ toO₄ and that Earth conductor28 is switched via the programming section 502 the output buffer circuits20th a to20th d, whereby fusible links in the manner described above selected in the diode arrays of the memory array will.

Während des Lesevorgangs wird dem Aktivierungsanschluß eine Spannung mit niedrigem Pegelwert (im vorliegenden Beispiel +0,3 V) zugeführt, durch die die Zenerdiode 600 gesperrt wird, so daß die Leitung 512 potentialfrei wird. Hierdurch wird erreicht, daß (1) der Transistor 642 in seinen nichtleitenden Zustand gesteuert wird und (2) der Programmierungsabschnitt 502 der Ausgangspufferschaltungen 20 a bis 20 d in ihren inaktiven Zustand gesteuert wird. (In diesem Fall ist selbstverständlich keine Versorgungsquelle mit den Ausgangsanschlüssen O₁ bis O₄ verbunden, da diese Ausgangsanschlüsse logische Signale zu liefern haben, die den einzelnen Bits des aus dem programmierten PROM 10 auszulesenden Vier-Bit-Worts entsprechen.) Das +0,3 V- Signal an dem Aktivierungsanschluß steuert den Transistor 607 in seinen leitenden Zustand, so daß die Transistoren 610, 616 und 619 nichtleitend werden und die Leitung 520 einen hohen Signalpegel führt. Durch den eingeschalteten Transistor 614 und die in Durchlaßrichtung gepolte Diode 617 wird auch die Klemme 606 auf einen hohen Signalpegel "gezogen". Da die Leitung 512 potentialfrei ist und die Leitung 520 sich auf einem hohen Signalpegel befindet, liefert der Leseabschnitt 504 der Ausgangspufferschaltungen 20 a bis 20 d Ausgangssignale an die Ausgangsanschlüsse O₁ bis O₄, die mit den Signalen auf den Leitungen 416 a bis 416 d übereinstimmen. Diese Signale hängen von dem Zustand (stromführend oder aufgetrennt) der schmelzbaren Verbindungen ab, die in der oben beschriebenen Weise durch die Signale an den Eingangsanschlüssen A₀ bis A₇ adressiert sind. Das PROM 10 ist aktiviert, d. h. der geschaltete Erdleiter 56 ist über den Transistor 710 mit dem Erdleiter 28 verbunden, weil die Transistoren 610, 616 und 619 nichtleitend werden, und dadurch über den leitenden Transistor 614 ein hoher Signalpegel an der Anschlußklemme 606 entsteht, sobald der Transistor 607 durch den niedrigen Signalpegel (+0,3 V) an dem Aktivierungsanschluß eingeschaltet wird. Durch den Signalpegel an der Anschlußklemme 606 wird der Transistor 700 in seinen leitenden Zustand gesteuert und schaltet seinerseits den Transistor 710 ein, durch den das PROM 10 aktiviert wird.During the reading process, the activation port a Low level voltage (+0.3 V in this example) fed through which the zener diode600 is blocked, so that the line512 becomes floating. This ensures that (1) the transistor642 in its non-conductive State is controlled and (2) the programming section502 the output buffer circuits20th a to20th d in their inactive Condition is controlled. (In this case it goes without saying no supply source with the output connectionsO₁ toO₄ connected because these output connectors provide logic signals have the individual bits of the from the programmed PROM10th correspond to the four-bit word to be read.) The +0.3 V- Signal on the activation connection controls the transistor607 in its conductive state so that the transistors610, 616 and619 become nonconductive and lead520 a high one Signal level leads. With the transistor turned on614 and the forward polarity diode617 will also be the clamp 606 "pulled" to a high signal level. Because the line512 is floating and the line520 yourself on a high The reading section provides the signal level504 the output buffer circuits 20th a to20th d Output signals to the Output connectionsO₁ toO₄ that with the signals on the cables416 a to416 d to match. These signals hang from the state (live or disconnected) of the fusible Connections made in the manner described above the signals at the input terminalsA₀ toA₇ addressed are. The PROM10th is activated, d. H. the switched earth conductor 56 is about the transistor710 with the earth wire28 connected because the transistors610, 616 and619 non-conductive be, and thereby through the conductive transistor614 a high signal level at the connection terminal606 arises as soon as the transistor607 due to the low signal level (+0.3 V) on the activation terminal is switched on. By the signal level at the connection terminal606 will the transistor700 controlled in its conductive state and in turn switches the transistor710 through which the PROM 10th is activated.

Um das PROM 10 zu inaktivieren oder in seinen Ruhezustand zu steuern (d. h. um die Verbindung zwischen dem geschalteten Erdleiter 56 und dem Erdleiter 28 aufzutrennen), wird dem Aktivierungsanschluß ein Signal mit hohem Pegelwert (das sind 3,5 V) zugeführt. Dadurch wird die Zenerdiode 600 gesperrt, so daß die Leitung 512 potentialfrei und der Transistor 642 nichtleitend wird. Der Transistor 607 wird durch den hohen Signalpegel ebenfalls in seinen nichtleitenden Zustand gesteuert, so daß die Transistoren 610, 616 und 619 leitend werden. Die Umschaltung des Transistors 710 in seinen nichtleitenden Zustand und damit die Inaktivierung des PROM 10 gehen wegen der aktiven Ansprechkonfiguration der Transistoren 712 und 710 und wegen der dem Transistor 710 zugeordneten Schottky-Klemme sehr rasch vonstatten.To the PROM10th to inactivate or to sleep control (i.e. around the connection between the switched earth conductor 56 and the earth wire28 disconnect) becomes the activation port a high level signal (that is 3.5 V). This will make the zener diode600 blocked, so the line512 potential free and the transistor642 becomes non-conductive. The transistor607 is by the high Signal level also controlled in its non-conductive state, so the transistors610, 616 and619 conductive will. Switching the transistor710 in its non-conductive State and thus the deactivation of the PROM10th go because of the active response configuration of the transistors 712 and710 and because of the transistor710 assigned Schottky clamp very quickly.

Fig. 4 zeigt den Aufbau des Transistors 710: Zu seiner Ausbildung auf dem Substrat 12 wird in dieses eine n⁺-leitende Subkollektorzone 800 eindiffundiert. Auf das Substrat 12 ist eine n-leitende epitaktische Schicht 44 aufgewachsen. Es sei erwähnt, daß während dieses Fertigungsschritts bekanntlich eine geringe Diffundierung aus der Subkollektorzone 800 in die epitaktische Schicht 44 stattfindet. Rund um den Transistor 710 werden Isolationsbereiche 42′ gebildet, indem man p⁺-leitendes Material durch die epitaktische Schicht 44 zu dem Substrat 12 diffundieren läßt. In der epitaktischen Schicht 44 wird eine Basiszone 802 gebildet, indem man p-leitendes Material in die epitaktische Schicht 44 eindiffundieren läßt. Die Emitterzone 804 und die Kollektorzone 808 werden dadurch gebildet, daß man n⁺-leitendes Material in die Basiszone 802 bzw. in die epitaktische Schicht 44 hineindiffundieren läßt. Anschließend wird über der Oberfläche eine Schicht aus Silicium- Dioxid SiO₂ gebildet und in der epitaktischen Schicht 44 in einer der üblichen Weise ein Fenster 812 angebracht. FIG. 4 shows the structure of transistor 710 : to form it on substrate 12 , an n + -conducting sub-collector zone 800 is diffused into it. An n-type epitaxial layer 44 has been grown on the substrate 12 . It should be noted that during this manufacturing step, as is known, there is little diffusion from the sub-collector zone 800 into the epitaxial layer 44 . Isolation areas 42 'are formed around the transistor 710 by allowing p⁺-conducting material to diffuse through the epitaxial layer 44 to the substrate 12 . In the epitaxial layer 44 a base region 802 is formed by allowing diffuse 44 is p-type material in the epitaxial layer. The emitter zone 804 and the collector zone 808 are formed by allowing n⁺-conducting material to diffuse into the base zone 802 and the epitaxial layer 44, respectively. A layer of silicon dioxide SiO 2 is then formed over the surface and a window 812 is attached in the epitaxial layer 44 in a conventional manner.

Dieses in der Schicht 810 angebrachte Fenster 812 erstreckt sich in der dargestellten Weise über einen Teil der Basiszone 802 und über einen angrenzenden Teil der epitaktischen Schicht 44. Nach einem der bekannten Verfahren wird in dem von dem Fenster 812 freigelegten Bereich ein Film aus Platinsilizid ausgebildet. In der SiO₂-Schicht 810 werden weitere Fenster 820 und 822 über der Emitterzone 804 bzw. der Kollektorzone 808 ausgebildet. Anschließend werden metallische Kontaktierungen 710 b, 710 e und 710 c für die Basis-, die Emitter- bzw. die Kollektorzone ausgebildet, die als Basis-, Emitter-, bzw. Kollektorelektrode des Transistors 710 dienen. Der Platin- Silizid-Film 814 bildet eine Schottky-Klemmdiode zwischen der Basis- und der Emitterzone des Transistors 710.This window 812 provided in layer 810 extends over a part of base zone 802 and over an adjacent part of epitaxial layer 44 in the manner shown. According to one of the known methods, a film of platinum silicide is formed in the area exposed by the window 812 . In the SiO₂ layer 810 , further windows 820 and 822 are formed over the emitter zone 804 and the collector zone 808 , respectively. Metallic contacts 710 b , 710 e and 710 c are then formed for the base, emitter and collector zones, which serve as the base, emitter and collector electrodes of transistor 710 . Platinum silicide film 814 forms a Schottky clamping diode between the base and emitter regions of transistor 710 .

Claims

1. Monolithic integrated bipolar circuit formed on a semiconductor substrate with a memory field ( 14 ) consisting of a plurality of memory elements and an addressing circuit ( 16 ) for addressing this memory field as a function of address signals, as well as with a power control circuit ( 24 ) which comprises a transistor ( 710 ), which is connected between a power control connection ( 56 ) of the addressing circuit ( 16 ) and an earth conductor ( 28 ), an input of the power control circuit ( 24 ) being able to be supplied with a control signal for switching the transistor ( 710 ) in such a way that

a) as a function of a first level of the control signal, the transistor ( 710 ) connects the power control connection ( 56 ) of the addressing circuit ( 16 ) in the sense of switching on the power of the addressing circuit during a read operation of the memory array ( 14 ) with the ground conductor ( 28 ) and
b) as a function of a second level of the control signal, the transistor ( 710 ) disconnects the power connection ( 56 ) of the addressing circuit ( 16 ) from the earth conductor ( 28 ) during a rest phase,

characterized in that the control signal, when supplied with a third signal level, on the one hand causes the transistor ( 710 ) to connect the power control connection ( 56 ) of the addressing circuit ( 16 ) to the earth conductor ( 28 ) in the sense of a power up and on the other hand to actuate a program activation circuit ( 22 ), which controls the programming of non-erasable storage elements.

2. Circuit according to claim 1, characterized in that the transistor ( 710 ) contains a Schottky diode and that the power control circuit ( 24 ) contains a further transistor ( 712 ) which together with the transistor equipped with the Schottky diode ( 710 ) is in an active pull-up configuration.

3. A circuit according to claim 2, characterized in that the program activation circuit ( 22 ) and an output activation circuit ( 18 ) contain a zener diode and that said control signal is applied via this zener diode to the base of the transistor ( 710 ) equipped with the Schottky diode.

4. Circuit according to one of claims 1 to 3, characterized in that on the semiconductor substrate, a first conductor track ( 26 ) and a second, the earth conductor ( 28 ) forming conductor track are formed, which with the positive or negative pole of a supply voltage source ( V _cc ) are connectable, that a third conductor track ( 56 ) is provided, which can be connected to or detached from the second conductor track ( 28 ) with the aid of the said power control circuit ( 24 ) under the influence of the control signal (on ) and that the addressing circuit is connected between the first ( 26 ) and the third conductor track ( 56 ).

5. A circuit according to claim 4, characterized in that the transistor ( 710 ) equipped with the Schottky diode is arranged between the second conductor track ( 28 ) and the third conductor track ( 56 ) and that this transistor ( 710 ) is dependent on the said one Control signal (on ) can be switched between its conductive and its non-conductive state.