DE2748967B1

DE2748967B1 - Circuit arrangement for a monolithically integrated threshold switch

Info

Publication number: DE2748967B1
Application number: DE19772748967
Authority: DE
Inventors: Gerhard-Juergen Ing Bockelmann; Walter Ing Einfeldt
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1977-11-02
Filing date: 1977-11-02
Publication date: 1979-01-25
Also published as: GB2007452A; CA1128149A; FR2408244B1; FR2408244A1; DE2748967C2; JPS5472946A; GB2007452B; JPS589608B2

Description

4545

Die Erfindung bezieht sich auf eine Schaltungsanordnung für einen monolithisch integrierten Schwellwertschalter, an dessen Eingang eine Gleichspannung unterschiedlicher Größe aus einem Schalter, z. B. aus dem Ausgang einer logischen Schaltung zugeführt wird und an dessen Ausgang ein bestimmter Schaltstrom zur Steuerung einer sogenannten /^-Schaltung abnehmbar ist, wobei der Schwellwertschalter aus Transistoren, Dioden und ohmschen Widerständen derart aufgebaut ist, daß er bei einer festen unteren Schwellwertspannung ab und bei einer oberen Schwellwertspannung durchschaltet.The invention relates to a circuit arrangement for a monolithically integrated threshold switch, at the input of a DC voltage of different sizes from a switch, z. B. off is fed to the output of a logic circuit and at its output a certain switching current for Control of a so-called / ^ - circuit can be removed, the threshold switch made of transistors, Diodes and ohmic resistors is constructed in such a way that it is at a fixed lower threshold voltage from and switches through at an upper threshold voltage.

Derartige Schwellwertschalter bzw. Schaltungsan-Ordnungen mit einem Schwellwertschalter in monolithisch integrierter Form sind bereits bekannt und werden als sogenannte Interface-Schaltungsanordnungen in derart monolithisch integrierten Schaltungen zwischengeschaltet, wenn es darum geht, aus einer Schaltungsanordnung, z. B. einer MOS-Schaltung, die an ihrem Ausgang ein Gleichspannungssignal von z. B. » + 5 V in der Stellung high und von » 0 V in der Stellung low liefert, ein Signal an den Eingang einer sogenannten /^-Schaltung zu liefern, dessen Eingang stark unterschiedlich aussehen kann und die in ihrem Eingang einen konstanten Strom erfordert Es geht also darum, eine derartige ^L-Schaltung gezielt anzusteuern und zu vermeiden, daß eine Ansteuerung auch bei Störsignalen erfolgt und daß unabhängig davon eine leichte Anpassung möglich ist und daß ferner immer zuverlässig geschaltet wird.Such threshold switches or circuit arrangements with a threshold switch in monolithic integrated form are already known and are known as interface circuit arrangements interposed in such monolithic integrated circuits when it comes to a Circuit arrangement, e.g. B. a MOS circuit, which at its output a DC voltage signal of z. B. »+ 5 V in the high position and» 0 V in the low position delivers a signal to the input of a so-called / ^ - circuit, the input of which can look very different and the one in your Input requires a constant current. So the point is to control such a ^ L circuit specifically and to avoid that an activation takes place even in the case of interference signals and that a easy adaptation is possible and that, furthermore, switching is always reliable.

Die bisher bekannten monolithischen integrierten Schwellwertschalter weisen nämlich eine sogenannte feste Hysterese auf, die für die niedrigste auftretende Betriebsspannung von z. B. 4 V ausgelegt sein muß, da sonst das Einschalten bei Betriebsspannungsschwankungen unsicher wird, d. h. bei Auftreten eines bestimmten Signals, also einer Spannung am Ausgang z. B. einer MOS-Schaltung, schaltet der bekannte Schwellwertschalter z. B. bei Überschreiten einer Spannung von +3 V durch und z. B. bei einer Spannung von + 1 V wieder ab. Dies gilt sowohl für eine Betriebsspannung von + 4 V als auch für eine Betriebsspannung von z.B. + 15V und dem Spannungsschwankungsbereich zwischen diesen beiden Eckwerten, d. L·, es wird auch bei einer Betriebsspannung von + 15 V bei + 3 V durchgeschaltet und bei + 1 V wieder abgeschaltet.The previously known monolithic integrated threshold switches namely have a so-called fixed hysteresis, which for the lowest operating voltage of z. B. 4 V must be designed, otherwise switching on in the event of fluctuations in the operating voltage is unsafe, ie when a certain signal occurs, ie a voltage at the output z. B. a MOS circuit, the known threshold switch z. B. when a voltage of +3 V is exceeded and z. B. at a voltage of + 1 V again. This applies both to an operating voltage of + 4 V and to an operating voltage of, for example, + 15V and the voltage fluctuation range between these two corner values, i.e. L ·, it is switched through at + 3 V even with an operating voltage of + 15 V and switched off again at + 1 V.

Dann ist dabei aber der Schaltbereich nur 2 V und Störsignale, die bereits in dieser Größenordnung liegen, können veranlassen den Schwellwertschalter zum unerwünschten Schalten, insbesondere dann, wenn die Betriebsspannung erheblich größer als der Schaltbereich ist.Then the switching range is only 2 V and interference signals that are already in this order of magnitude, can cause the threshold switch to switch undesirably, especially if the Operating voltage is considerably larger than the switching range.

Die Aufgabe der Erfindung bestand also darin, diese sogenannte feste Hysterese, also den zu kleinen Schaltbereich, zu vermeiden und eine Schaltungsanordnung anzugeben, die in entsprechender Abhängigkeit von der Betriebsspannung immer einen möglichst großen Schaltbereich ergibt, was auch als gleitende Hysterese bezeichnet werden kann.The object of the invention was therefore to fix this so-called fixed hysteresis, that is to say the too small one Switching range, to be avoided and a circuit arrangement to be specified which is dependent on of the operating voltage always results in the largest possible switching range, which is also called sliding Hysteresis can be designated.

Zur Lösung dieser Aufgabe ist bei einer Schaltungsanordnung der eingangs genannten Art nach der Erfindung der Schwellwertschalter derart aufgebaut, daß die obere Schwellwertspannung in einem konstanten Abstand Übe zur Batteriespannung Ub liegt und bei Änderung dieser den genannten Abstand konstant hält. Dazu kann der Schwellwertschalter einen Eingang E aufweisen, der mit den Emittern eines aus zwei Transistoren bestehenden ersten Stromspiegel verbunden ist, daß ein aus drei Transistoren bestehender zweiter Stromspiegel mit seinen Emittern mit der Batteriespannung verbunden ist, daß ein Ausgang des ersten Stromspiegels über eine Konstantstromquelle mit Masse und über eine Diode mit einem Ausgang des zweiten Stromspiegels verbunden ist, daß weiterhin zwei hintereinander geschaltete Verstärkertransistoren mit ihren Emittern an Masse liegen, daß die Basis des ersten Verstärkertransistors über eine Diode mit dem ersten Kollektor des zweiten Verstärkertransistors und gleichzeitig mit einem Ausgang des zweiten Stromspiegels und der verbleibende Ausgang dieses zweiten Stromspiegels mit dem Kollektor des ersten und der Basis des zweiten Verstärkertransistors verbunden ist. Nun können im einzelnen verschiedene Maßnahmen getroffen werden, um eine Anpassung der Schaltungsanordnung an die zahlreichen Möglichkeiten zu erhalten. Danach kann der zweite Verstärkertransistor einen zweiten mit dem Ausgang verbundenen Kollektor aufweisen, sein erster Kollektor weiterhin mit demTo solve this problem, in a circuit arrangement of the type mentioned according to the invention, the threshold value switch is constructed in such a way that the upper threshold voltage is at a constant distance Ube from the battery voltage Ub and, when it changes, keeps the said distance constant. For this purpose, the threshold switch can have an input E , which is connected to the emitters of a first current mirror consisting of two transistors, that a second current mirror consisting of three transistors is connected to its emitters with the battery voltage, that an output of the first current mirror is connected to a constant current source Ground and is connected via a diode to an output of the second current mirror, that two amplifier transistors connected in series are connected to ground with their emitters, that the base of the first amplifier transistor via a diode to the first collector of the second amplifier transistor and at the same time to an output of the second Current mirror and the remaining output of this second current mirror is connected to the collector of the first and the base of the second amplifier transistor. Various individual measures can now be taken in order to adapt the circuit arrangement to the numerous possibilities. Thereafter, the second amplifier transistor can have a second collector connected to the output, and its first collector continues to have the

Emitter eines Verstärkertransistors verbunden sein, dessen Kollektor an Masse und dessen Basis am Eingang liegt und die Basis des ersten Verstärkertransistors kann mit dem verbleibenden Ausgang des ersten Stromspiegels verbunden sein. Es kann weiterhin der zweite Verstärkertransistor einen zweiten mit dem Ausgang verbundenen Kollektor aufweisen, sein erster Kollektor weiterhin über eine Diode mit dem Eingang und mit dem verbleibenden Ausgang Ti des ersten Stromspiegels verbunden sein.Be connected to the emitter of an amplifier transistor whose collector is connected to ground and whose base is connected to the input and the base of the first amplifier transistor can be connected to the remaining output of the first current mirror. The second amplifier transistor can furthermore have a second collector connected to the output, and its first collector can furthermore be connected via a diode to the input and to the remaining output Ti of the first current mirror.

Es kann noch weiterhin der zweite Verstärkertransistor einen zweiten mit dem Ausgang verbundenen Kollektor aufweisen, sein erster Kollektor weiterhin mit dem verbleibenden Ausgang des ersten Stromspiegels und mit dem Emitter eines Verstärkertransistors verbunden sein, dessen Basis am Eingang und dessen Kollektor an Masse liegen. Auch kann weiterhin der zweite Verstärkertransistor einen zweiten mit dem Ausgang verbundenen Kollektor aufweisen, sein erster Kollektor weiterhin über eine Diode mit dem Eingang und die Basis des ersten Verstärkertransistors weiterhin mit dem verbleibenden Ausgang des ersten Stromspiegels verbunden sein. Schließlich kann der Emitter des zweiten Verstärkertransistors statt mit Masse mit der Basis eines weiteren Verstärkertransistors verbunden sein, dessen Emitter an Masse und dessen Kollektor am Ausgang Iiegea Weiterhin kann die Basis des ersten Verstärkertransistors mit dem verbleibenden Ausgang des ersten Stromspiegels verbunden werden, während ein weiterer Verstärkertransistor mit seiner Basis mit dem Eingang mit seinem Kollektor an Masse und mit seinem Emitter am Kollektor des zweiten Verstärkertransistors angeschlossen istThe second amplifier transistor can still have a second one connected to the output Have collector, its first collector continues with the remaining output of the first current mirror and be connected to the emitter of an amplifier transistor, whose base at the input and whose Collector to ground. The second amplifier transistor can also be connected to the second amplifier transistor Output connected collector have, its first collector continues via a diode with the input and the base of the first amplifier transistor further connected to the remaining output of the first current mirror. Finally, the emitter of the second amplifier transistor instead of being connected to ground to the base of a further amplifier transistor its emitter to ground and its collector at the output Iiegea Furthermore, the base of the first Amplifier transistor can be connected to the remaining output of the first current mirror while another amplifier transistor with its base with the input with its collector to ground and with its emitter is connected to the collector of the second amplifier transistor

Außerdem kann der zweite Stromspiegel, bestehend aus den drei Transistoren mit einem weiteren Transistor verbunden sein, dessen Kollektor zu dem Kollektor eines Transistors eines dritten Stromspiegels führt, wobei der Kollektor des Transistors mit seiner Basis und der Basis eines zweiten zu diesem dritten Stromspiegel gehörenden Transistors verbunden ist, daß die Emitter dieses dritten Stromspiegels zusammengeschaltet und mit Masse verbunden sind, während der Kollektor des zweiten Transistors mit dem Eingang und der Basis des ersten Verstärkertransistors verbunden istIn addition, the second current mirror, consisting of the three transistors, can be combined with a further transistor be connected whose collector leads to the collector of a transistor of a third current mirror, wherein the collector of the transistor with its base and the base of a second to this third current mirror belonging transistor is connected that the emitters of this third current mirror are interconnected and are connected to ground, while the collector of the second transistor to the input and the base of the first amplifier transistor is connected

Diese zahlreichen verschiedenen Schaltungsmöglichkeiten lösen das eingangs gestellte Problem, nämlich eine gleitende Hysterese zu schaffen und damit praktisch eine Eingangsstörschutzschaltung für die nachfolgende PL-Schaltung, denn zahlreiche Störimpulse, die z. B. in Form einer Brummspannung um einen Gleichspannungswert von + 4 V schwanken, lösen den Schwellwertschalter nicht mehr nacheinander aus, sondern werden wirksam unterdrücktThese numerous different circuit possibilities solve the problem posed at the beginning, namely to create a sliding hysteresis and thus practically an input interference protection circuit for the subsequent PL circuit, because numerous glitches that z. B. in the form of a ripple voltage to one DC voltage values fluctuate by + 4 V, they no longer trigger the threshold switch one after the other, but are effectively suppressed

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigtEmbodiments of the invention are shown in the drawings and are described below described in more detail. It shows

F i g. 1 eine graphische Darstellung zur Erklärung der Wirkungsweise des Schwellwertschalters,F i g. 1 is a graphic illustration to explain the mode of operation of the threshold switch,

F i g. 2, 3, 4, 5, 6 und 7 verschiedene Ausführungen eines Schwellwertschalters in monolithisch integrierter Form nach der Erfindung.F i g. 2, 3, 4, 5, 6 and 7 different versions a threshold switch in monolithically integrated form according to the invention.

In Fig. 1 sind zwei Diagramme untereinander gezeichnet, und zwar zeigt das obere Diagramm die Ausgangsspannung, z. B. einer MOS-Schaltung, mit U bezeichnet Sie nähert sich in Abhängigkeit von der Zeit einem Wert Ueh. und dieser Wert entspricht der sogenannten High-Spannung am Ausgang einer MOS-Schaltung. Sie soll nach der Erfindung im Abstand Ueb In Fig. 1 two diagrams are drawn one below the other, namely the upper diagram shows the output voltage, e.g. B. a MOS circuit, denoted by U. It approaches a value Ueh as a function of time. and this value corresponds to the so-called high voltage at the output of a MOS circuit. You should according to the invention at a distance Ueb von der Batteriespannung liegen. Solange diese Spannung diesen Wert beibehält, bleibt der Schwellwertschalter durchgeschaltet, was im unteren Diagramm mit dem Rechteck und der Stromhöhe I_A s dargestellt ist Sinkt die Spannung wieder, so erreicht sie schließlich in Abhängigkeit von der Zeit den Wert LJel, und dieser Wert liegt ebenfalls im Abstand Übe von der Nullspannung. An diesem Punkt schaltet der Schalter wieder ab.from the battery voltage. As long as this voltage maintains this value, the threshold value is switched through, what is shown in the lower diagram showing the rectangle and the current level I _A s If the voltage drops again, it eventually reaches a function of the time the value LJel, and this value is also Practice in distance from the zero voltage. At this point the switch turns off again.

ίο Wenn sich jetzt die Batteriespannung U_B ändert so wird der obere Wert Ueh mit Schwanken der Batteriespannung immer mitgezogen. Er bleibt also immer im Abstand Übe von der Batteriespannung Ub erhalten und dadurch wird eine sogenannte mitlaufendeίο If the battery voltage U _B changes now, the upper value Ueh is always drawn along with fluctuations in the battery voltage. It is therefore always maintained at a distance Übe from the battery voltage Ub and this becomes what is known as a concurrent Hysterese erreicht Der untere Abstimmpunkt Uel im Abstand Übe von der Spannung Null bleibt dabei fest erhalten.Hysteresis reached The lower tuning point Uel at the distance Übe from voltage zero remains fixed.

Die bisher bekannten monolithischen Schwellwertschaltungen arbeiten, wie oben bereits ausgeführt mitThe previously known monolithic threshold value circuits work with them, as already explained above fester Hysterese, d. h, der untere Schaltpunkt und der obere Schaltpunkt befinden sich auf fest eingestellten Potentialen. Die monolithisch integrierte Schwellwertschaltung nach den F i g. 2,3,4,5 und 6 weisen eine für einen großen Betriebsspannungsbereich optimal möglifixed hysteresis, d. h, the lower switching point and the The upper switching point are at fixed potentials. The monolithically integrated threshold value circuit according to FIGS. 2,3,4,5 and 6 indicate a for a large operating voltage range is optimally possible ehe Hysterese auf. Zum Beispiel bei einer Eingangsspan nung an dem Eingang ^kleiner Übe leitet der Transistor T% und sperrt die Diode D 2. Dadurch wird der Transistor Tl gesperrt und TS wird leitend, wie z. B. aus F i g. 1 ersichtlich. Der Ausgang A kann einen Strombefore hysteresis on. For example, at an input voltage at the input ^ small Übe , the transistor T% and blocks the diode D 2. This blocks the transistor Tl and TS is conductive, such as. B. from Fig. 1 can be seen. The output A can carry a current übernehmen. Die Ausführung des Transistors TS als inverse NPN-Struktur ermöglicht einen Multikollektortransistor. Erhöht sich die Eingangsspannung am Punkt E auf irgendeinen Wert Ub- Übe, wird der erste Stromspiegel, bestehend aus den Transistoren Ti undtake over. The implementation of the transistor TS as an inverse NPN structure enables a multi-collector transistor. If the input voltage at point E increases to any value Ub-Übe , the first current mirror, consisting of the transistors Ti and 7*2, aktiviert und liefert dem Transistor Tl den Basisstrom. Damit wird der Transistor TS gesperrt und der Ausgang A kann keinen Strom übernehmen. Die Strombank bzw. der zweite Stromspiegel aus den Transistoren Γ3, T4 und TS liefert die Versorgungs7 * 2, activated and supplies the transistor Tl with the base current. This blocks the transistor TS and the output A cannot accept any current. The current bank or the second current mirror from the transistors Γ3, T4 and TS provides the supply ströme für die Schaltungsanordnung. Die Größe der Ströme wird durch die Konstantstromquelle k eingestellt die z. B. in einfachster Form ein Wiederstand von mehreren hundert Ohm sein kann. Die Dioden D1 und D 2 legen die obere und die untere Schaltschwelle festcurrents for the circuit arrangement. The size of the currents is set by the constant current source k the z. B. in the simplest form can be a resistance of several hundred ohms. The diodes D 1 and D 2 define the upper and lower switching thresholds wie in nachfolgender Berechnung noch einmal gezeigt. Die erforderlichen Eingangsströme ergeben sich ebenfalls aus der nachfolgenden Berechnung.as shown again in the following calculation. The required input currents also result from the following calculation.

Die Schaltungsanordnung nach Fig.3 benötigt gegenüber der nach Fig.2 beschriebenen Schaltungsso anordnung höhere Eingangsströme, wie nachfolgende Rechnung zeigt Die Schaltungsanordnung nach F i g. 4 ist eine Kombination aus den Schaltungsanordnungen nach F i g. 2 und 3. Sie weist die gleichen Hystereseeigenschaften auf, erfordert aber einen Eingangsstrom fürThe circuit arrangement according to Figure 3 is required compared to the circuit arrangement described according to Figure 2 higher input currents, as the following The calculation shows the circuit arrangement according to FIG. 4 is a combination of the circuit arrangements according to FIG. 2 and 3. It has the same hysteresis properties but requires an input current for die obere Schaltachwelle, wie in der Schaltungsanordnung nach Fig.3, und einen Eingangsstrom für die untere Schaltschwefle, wie nach der Schaltungsanordnung nach F ig. 2. Die Schaltungsanordnung nach Fig.5 schließlich istthe upper shift shaft, as in the circuit arrangement according to Figure 3, and an input current for the lower switching thresholds, as in the circuit arrangement according to FIG. 2. The circuit arrangement according to Figure 5 is finally eine Kombination der Schaltungsanordnung nach F i g. 2 und 3. Sie erfordert einen Eingangsstrom für die obere Schaltschwelle, wie nach Fig.2 und einen Eingangsstrom für eine untere Schaltschwelle, wie nach Fig. 3.a combination of the circuit arrangement according to FIG. 2 and 3. It requires an input current for the upper switching threshold, as shown in Figure 2 and a Input current for a lower switching threshold, as shown in FIG. 3.

Die Schaltungsanordnung nach F i g. 6 schließlich hat dieselben Eingangsbedingungen wie die Schaltungsanordnung nach F i g. 2 und gestattet einen um den Faktor fljv größeren Ausgangsstrom.The circuit arrangement according to FIG. 6 finally has the same input conditions as the circuit arrangement according to FIG. 2 and allows one by the factor fljv larger output current.

7 87 8

Aus F i g. 2 ergibt sich bei Vernachlässigung des • j -From Fig. 2 results from neglecting the • j -

Early-Effektes eine obere Schaltschwelle En 2/₀( 1 -I- -—- Early effect an upper switching threshold En _2/0 (1 -I- ---

j j \ \ BP,BP,

Ueh = Ub — Ubets — Uakdi + Ubeti ■ ^EH ~ 2Ueh = Ub - Ubets - Uakdi + Ubeti ■ ^EH ~ 2

1 ι 1 ι

Für monolithisch integrierte Schaltungen gilt: ^r> , , ^aP Λ . 3\.The following applies to monolithically integrated circuits: ^r > ^{,, a} P Λ. 3 \.

/ τ V ~o— I ^N / τ V ~ o - I ^N

UbETS * ^KDl ^Ä ^ΒΕΓ2 = ^BE > B_n (I A ) ^ UbETS * ^ KDl ^Ä ^ ΒΕΓ2 = ^ BE> B _n (IA ) ^

U _ ir _ Jj ^UEH — ^UB ^UBE ■ U _ ir _ Jj ^U EH - ^U B ^U BE ■

Für die untere Schaltschwelle: ^l0 . _ 2J₀ For the lower switching threshold: ^l0 . _ 2Y ₀

UEL ⁼ UBETb + UAKDl ~ ^BETf, ■ UEL ⁼ UBETb + UAKDl ~ ^ BETf, ■ "n"n

FürFor

DC. IlDC. Il Λ λ.LfZΛ λ.LfZ DL· JO Dt DL JO Dt

ergibt sich: 15 Für den an der unteren Schaltschwelle erforder-results in: 15 For the required at the lower switching threshold

U _ Jj liehen Strom I_EL ergibt sich: U _ Jj borrowed current I _EL results:

ELTbsp BE'BE '

Hysterese jHysteresis j

W_E=U_EH-U_EL, Iel =-^+UW _E = U _EH -U _EL , Iel = - ^ + U

AU_E=U_B- U_BETS - U_AKm + U_B£T2 20 AU _E = U _B - U _BETS - U _AKm + U _{B £ T2} 20

- (Ubeti + U_AKD2 - U_BETb). j ₌ k - (Ubeti + U _AKD2 - U _BETb ) . j ₌ k

Für ! ₊ 3For ! ₊ 3

ergibt sich: 'el —the result is: 'el -

AU_E=U_B-2U_BE.AU _E = U _B -2U _BE .

Für den an der oberen Schaltschwelle erforderlichen _{D Λ}. .... ν,^^τ ^. _{For the D Λ} required at the upper switching threshold. .... ν, ^^ τ ^.

Strom /_£„ ergibt sich für Tl = Γ2 und Γ3 = Γ4 = T5: 30 . ^B" = Vorwartsstromverstarkung der NPN-Tran-Current / _£ "results for Tl = Γ2 and Γ3 = Γ4 = T5 : 30. ^B "= forward current amplification of the NPN tran-

sistoren.sistors.

Ieh = Icri + Ict2 + ^- + — ■ ^{Für den Fal1} Β, = 5 und B_w = 70 ergibt sich Ieh = Icri + Ict2 + ^ - + - ■ ^{For Fal1} Β, = 5 and B _w = 70 we get

^Bp B_p
Für den Fall ' ¹EH = 0,02 · /„. ^B p B _p
For the case ' ¹ EH = 0.02 · / “.

/_cri = i_{CT2 f} ₃₅ _BpV ₌ Vorwärtsstromverstärkung des Transistors/ _cri = i _{CT2 f} ₃₅ _{BpV =} _{forward current gain of} the transistor

'^EH ~ ²'^CT2 y ⁺ ' ^EH ~ ² ' ^CT2 y ⁺

'eh - <-'ct2 y τ _Bpj ■ Der Strom Iel fließt nur während der Umschaltphase'eh - <-' ct2 y τ _Bp j ■ The current Iel only flows during the switchover phase

und geht anschließend gegen O. Bp = Vorwärtsstromverstärkung der PNP-Tran- Für den Fall B_p = 5, Bn =» 70 und B_pv = 30 ergibtand then goes towards O. Bp = forward current gain of the PNP tran- For the case B _p = 5, Bn = »70 and B _p v = 30 results

sistoren. 4o sichsistors. 4o yourself

Iel = 0,02 Z₀ · Iel = 0.02 Z ₀

j _ '0 ~ I Dl j _ '0 ~ I Dl

^CT2 . _2_' Aus Fig.3 ergibt sich bei Vernachlässigung des ^CT2 . _2_ ' From Fig. 3, neglecting the

⁺ ~Bp Early-Effektes: Für den an der oberen Schaitschwelle ⁺ ~ Bp early effect: For those at the upper switching threshold

45 erforderlichen Strom ergibt sich: Für die Fälle45 required electricity results: Just in case

/ — / J. / _j_ ¹CTl , ¹CTl j / - / J. / _j_ ¹ CTl , ¹ CTl j 'EH- 'CTl + 'CT2 + —S ·" —ß— · 'EH-' CTl + 'CT2 + —S · " —ß— ·

!cn = -Ip- und I_CT2 = /_BT7 und I_BT3 = ⁵^, " * ! cn = -Ip- and I _CT2 = / _BT7 and I _BT3 = ⁵ ^, "*

^N j ^ Für den Fall /_CT1 = /_cr2 ^N j ^ for the case / _CT1 = / _cr2

/ni IeH = 2IcT / ni IeH = 2IcT

¹CTl = ¹ CTl =

55 /cT2 =55 / cT2 =

B _w (l + ^-) . _v B _w (l + ^ -). _v

^ ^P^ 2/ofl + —) 2/_D1fl + -1Λ^ ^P ^ 2 / ofl + -) 2 / _D1 fl + -1Λ

2/_cr2 ^6o ι-=-^—5ez—UV—B^y2 / _cr2 ^6o ι - = - ^ - 5ez-UV-B ^ y

/o ⁼ /di + !cn "I—g~~ » /di = 2 "'/ o ⁼ / di + ! cn "I — g ~~» / di = 2 "'

1 + — 651 + - 65

¹EH ¹ EH 11 ++ 22 11 ++ 22 IcTiIcTi ++ BpBp b7b7 CTB =CTB = I _cn,I _cn ,

I* _ Iq Ipi , Ipi I * _ Iq Ipi , Ipi

'm — ~ 1 'm - ~ 1

-sr- 1 + -sr- 1 +

B.B.

Icn — B_n · I_CT3 ·Icn - B _n I _C T3

Für den Fall I_CT3 = I_cn For the case I _CT3 = I _cn

B_n hB _n h

I +I +

3 '3 '

Für den Umschaltpunkt gilt: /$_n = Icn The following applies to the switchover point: / $ _n = Icn

- 'Dl , ¹Pl _ *»N ¹Dl O. - 'Dl , ¹ Pl _ * »N ¹ Dl O. 0. D.0. D.

B_M-lB _M -l II.

τ— τ τ— τ

2'.(i2 '. (I

^ι+τ ^{ι +} τ

= 2/o= 2 / o

1 +-S-1 + -S-

11 ιι 11 11 77th TT «Γ«Γ »7»7th ++

1010

Für den Fall B_p = 5 und ß_w = 70 ergibt sich:For the case B _p = 5 and ß _w = 70 we get:

Für den an der unteren Schaltwelle erforderlichen Strom I_EL ergibt sich: For the current I _EL required at the lower switching shaft:

I el = Ict* ■ Für den Fall /_CT4 = I_CT3 und /_CT3 = /_cr5 I el = Ict * ■ For the case / _CT4 = I _CT 3 and / _CT3 = / _cr5

Der Strom Iel fließt nur während der Umschaltphase und geht dann anschließend gegen 0. FOr den Fall Bp - 5 ergibt sichThe current Iel only flows during the switchover phase and then goes to 0. For the case of Bp - 5, this results

Iel - 0,625 Jb · Iel - 0.625 Jb

Es sind nur Beispiele durchgerechnet worden für die Schaltungsanordnung nach Fig.2 und 3. Ähnliche Berechnungen könnten auch für die Fig.4, 5 und 6 erfolgen. Sie sind in ähnlicher Weise wie für die F i g. 2 und 3 durchzuführen und haben die eingangs genannten Wirkungsweisen.Only examples have been calculated for that Circuit arrangement according to FIGS. 2 and 3. Similar calculations could also be made for FIGS take place. They are in a similar way as for the F i g. 2 and 3 and have the modes of action mentioned at the beginning.

In der Schaltungsanordnung nach F i g. 7, in der eine mögliche Ausführung der Änderung des Einganges der erfindungsgemäßen Schaltungsanordnung gezeigt ist, wird durch ein Einfügen der Transistoren TlO, TU, T12 eine definierte Ausgangslage (X-Potential) bei offenem, nicht beschattetem Eingang E erreicht, weil nämlich der KoUektorstrom lern (»Jo) größer als der zum Ausschalten notwendige Strom Iel ist Der zum Einschalten notwendige Strom Im vergrößert sich durch diese Maßnahmen um den Betrag Jo-In the circuit arrangement according to FIG. 7, in which a possible implementation of the change of the input of the circuit arrangement according to the invention is shown, by inserting the transistors T10, TU, T 12 a defined starting position (X-potential) is achieved with an open, unshaded input E , because namely the KoUektorstrom learning ( "Jo) is greater than the need to turn off power Iel the need to switch current Im increases through these measures by the amount Jo-

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Schaltungsanordnung für einen monolithisch integrierten Schwellwertschalter, an dessen Eingang eine Gleichspannung unterschiedlicher Größe aus einem Schalter, z.B. aus dem Ausgang einer logischen Schaltung, zugeführt wird und an dessen Ausgang ein bestimmter Schaltstrom zur Steuerung einer sogenannten /²L-Schaltung abnehmbar ist, wobei der Schwellwertschalter aus Transistoren, Dioden und ohmschen Widerständen derart aufgebaut ist, daß er bei einer festen unteren Schwellwertspannung ab und bei einer oberen Schwellwertspannung durchschaltet, dadurch gekennzeich- net, daß der Schwellwertschalter derart aufgebaut ist, daß die obere Schwellwertspannung in einem konstanten Abstand Übe zur Batteriespannung Ub liegt und bei Änderung dieser den genannten Abstand konstant hält1. Circuit arrangement for a monolithically integrated threshold switch, at the input of which a direct voltage of different magnitudes from a switch, for example from the output of a logic circuit, is supplied and at the output of which a certain switching current for controlling a so-called / ² L circuit can be tapped, whereby the threshold switch is constructed from transistors, diodes and ohmic resistors in such a way that it switches through at a fixed lower threshold voltage and at an upper threshold voltage, characterized in that the threshold switch is constructed in such a way that the upper threshold voltage is at a constant distance from Übe Battery voltage Ub is and when it changes it keeps the above-mentioned distance constant

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Schwellwertschalter einen Eingang f£? aufweist, der mit den Emittern eines aus zwei Transistoren (Ti und 72) bestehenden ersten Stromspiegels verbunden ist, daß ein aus drei Transistoren (T3, 74, TS) bestehender zweiter Stromspiegel mit seinen Emittern mit der Batteriespannung verbunden ist, daß ein Ausgang des ersten Stromspiegels (Ti, T2) Ober eine Konstantstromquelle (k) mit Masse und über eine Diode (Di) mit einem Ausgang (TS) des zweiten Stromspiegels verbunden ist, daß zwei hintereinander geschaltete Verstärkertransistoren (T7, TS) mit ihren Emittern an Masse liegen, daß die Basis des ersten Verstärkertransistors (TT) über eine Diode (D 2) mit dem ersten Kollektor des zweiten Verstärkertransistors (TS) und gleichzeitig mit einem Ausgang (T4) des zweiten Stromspiegels und der verbleibende Ausgang (T3) dieses zweiten Stromspiegels mit dem Kollektor des ersten und der Basis des zweiten Verstärkertransistors verbunden ist, daß der zweite Verstärkertransistor (TS) einen zweiten mit dem Ausgang (A) verbundenen Kollektor aufweist, sein erster Kollektor weiterhin mit dem Emitter eines Verstärkertransistors (T6) verbunden ist, dessen Kollektor an Masse und dessen Basis am Eingang (E) liegt, und daß die Basis des ersten Verstärkertransistors (TT) mit dem verbleibenden Ausgang (Ti) des ersten Stromspiegels verbunden ist2. Circuit arrangement according to claim 1, characterized in that the threshold switch has an input f £? which is connected to the emitters of a first current mirror consisting of two transistors (Ti and 72), that a second current mirror consisting of three transistors (T3, 74, TS) is connected with its emitters to the battery voltage, that an output of the first Current mirror (Ti, T2) is connected to ground via a constant current source (k) and via a diode (Di) to an output (TS) of the second current mirror so that two amplifier transistors (T7, TS) connected in series are connected to ground with their emitters, that the base of the first amplifier transistor (TT) via a diode (D 2) with the first collector of the second amplifier transistor (TS) and at the same time with an output (T4) of the second current mirror and the remaining output (T3) of this second current mirror with the collector of the first and the base of the second amplifier transistor is connected so that the second amplifier transistor (TS) has a second collector connected to the output (A) fweis, its first collector is still connected to the emitter of an amplifier transistor (T6) , whose collector is connected to ground and whose base is connected to the input (E) , and that the base of the first amplifier transistor (TT) with the remaining output (Ti) of the first Current mirror is connected

3. Schaltungsanordnung nach Anspruch 1, dadurch so gekennzeichnet, daß der Schwellwertschalter einen Eingang (2ζ) aufweist, der mit den Emittern eines aus zwei Transistoren (Ti und 72) bestehenden ersten Stromspiegels verbunden ist, daß ein aus drei Transistoren (Ti, 74, TS) bestehender zweiter Stromspiegel mit seinen Emittern mit der Batteriespannung verbunden ist, daß ein Ausgang des ersten Stromspiegels (Ti, 72) über eine Konstantstromquelle (h) mit Masse und Ober eine Diode (Di) mit einem Ausgang (TS) des zweiten Stromspiegels verbunden ist, daß zwei hintereinander geschaltete Verstärkertransistoren (TT, 78) mit ihren Emittern an Masse Hegen, daß die Basis des ersten Verstärkertransistors (TT) Ober eine Diode (D 2) mit dem ersten Kollektor des zweiten Verstärkertransi- es stors (T 8) und gleichzeitig mit einem Ausgang (TA) des zweiten Stromspiegels und der verbleibende Ausgang (T3) dieses zweiten Stromspiegels mit dem3. Circuit arrangement according to claim 1, characterized in that the threshold switch has an input (2ζ) which is connected to the emitters of a first current mirror consisting of two transistors (Ti and 72), that one of three transistors (Ti, 74, TS) existing second current mirror is connected with its emitters to the battery voltage, that an output of the first current mirror (Ti, 72) is connected to ground via a constant current source (h) and via a diode (Di) to an output (TS) of the second current mirror is that two series-connected amplifier transistors (TT, 78) with their emitters at ground Hegen that the base of the first amplifier transistor (TT) via a diode (D 2) with the first collector of the second amplifier transistor (T 8) and simultaneously with an output (TA) of the second current mirror and the remaining output (T3) of this second current mirror with the Kollektor des ersten und der Basis des zweiten Verstärkertransistors verbunden ist, daß der zweite Verstärkertransistor (TS) einen zweiten mit dem Ausgang (A) verbundenen Kollektor aufweist, sein erster Kollektor weiterhin über eine Diode (D 3) mit dem Eingang (E) und dem verbleibenden Ausgang (Tl) des ersten Stromspiegels verbunden istCollector of the first and the base of the second amplifier transistor is connected, that the second amplifier transistor (TS) has a second collector connected to the output (A) , its first collector furthermore via a diode (D 3) to the input (E) and the remaining output (Tl) of the first current mirror is connected

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Schwellwertschalter einen Eingang (Ζξ) aufweist, der mit den Emittern eines aus zwei Transistoren (Ti und 72) bestehenden ersten Stromspiegels verbunden ist daß ein aus drei Transistoren (T3, 74, 75) bestehender zweiter Stromspiegel mit seinen Emittern mit der Batteriespannung verbunden ist, daß ein Ausgang des ersten Stromspiegels (Ti, 72) über eine Konstantstromquelle (k) mit Masse und über eine Diode (D i) mit einem Ausgang (TS) des zweiten Stromspiegels verbunden ist, daß zwei hintereinander geschaltete Verstärkertransistoren (TT, 78) mit ihren Emittern an Masse liegen, daß die Basis des ersten Verstärkeltransistors (TT) über eine Diode (D 2) mit dem ersten Kollektor des zweiten Verstärkertransistors (TS) und gleichzeitig mit einem Ausgang (T4) des zweiten Stromspiegels und der verbleibende Ausgang (T3) dieses zweiten Stromspiegels mit dem Kollektor des ersten und der Basis des zweiten Verstärkertransistors verbunden ist daß der zweite Verstärkeltransistor (TS) einen zweiten mit dem Ausgang (A) verbundenen Kollektor aufweist sein erster Kollektor weiterhin mit dem verbleibenden Ausgang (Ti) des ersten Stromspiegels und mit dem Emitter eines Verstärkertransistors (T6) verbunden ist, dessen Basis am Eingang (E) und dessen Kollektor an Masse liegen.4. Circuit arrangement according to claim 1, characterized in that the threshold switch has an input (Ζξ) which is connected to the emitters of a first current mirror consisting of two transistors (Ti and 72) that one of three transistors (T3, 74, 75) existing second current mirror with its emitters is connected to the battery voltage, that an output of the first current mirror (Ti, 72) is connected to ground via a constant current source (k) and to an output (TS) of the second current mirror via a diode (D i) that two amplifier transistors (TT, 78) connected in series are connected to ground with their emitters, that the base of the first amplifier transistor (TT) via a diode (D 2) to the first collector of the second amplifier transistor (TS) and at the same time to an output ( T4) of the second current mirror and the remaining output (T3) of this second current mirror with the collector of the first and the base of the second amplifier transistor ver linked is that the second amplifier transistor (TS) has a second collector connected to the output (A) , its first collector is also connected to the remaining output (Ti) of the first current mirror and to the emitter of an amplifier transistor (T6) whose base is connected to the input (E) and its collector are grounded.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Schwellwertschalter einen Eingang (ΐζ> aufweist der mit den Emittern eines aus zwei Transistoren (Ti und 72) bestehenden ersten Stromspiegels verbunden ist daß ein aus drei Transistoren (Γ3, 74, 75) bestehender zweiter Stromspiegel mit seinen Emittern mit der Batteriespannung verbunden ist, daß ein Ausgang des ersten Stromspiegels (Ti, 72) über eine Konstantstromquelle (k) mit Masse und über eine Diode (D i) mit einem Ausgang (TS) des zweiten Stromspiegels verbunden ist, daß zwei hintereinander geschaltete Verstärkertranistoren (TT, 78) mit ihren Emittern an Masse liegen, daß die Basis des ersten Verstärkertransistors (TT) über eine Diode (D 2) mit dem ersten Kollektor des zweiten Verstärkertransistors (TQ und gleichzeitig mit einem Ausgang (T4) des zweiten Stromspiegels und der verbleibende Ausgang (T3) dieses zweiten Stromspiegels mit dem Kollektor des ersten und der Basis des zweiten Verstärkertransistors verbunden ist daß der zweite Verstärkertransistor (TS) einen zweiten mit dem Ausgang (A) verbundenen Kollektor aufweist sein erster Kollektor weiterhin über eine Diode (D 3) mit dem Eingang (E) und die Basis des ersten Vesrtransistors (TT) weiterhin mit dem verbtöbeoden Ausgang (Ti) des ersten Stromspiegels verbanden ist5. A circuit arrangement according to claim 1, characterized in that the threshold value switch has an input (ΐζ> which is connected to the emitters of a first current mirror consisting of two transistors (Ti and 72), that one consisting of three transistors (Γ3, 74, 75) second current mirror with its emitters is connected to the battery voltage, that an output of the first current mirror (Ti, 72) is connected to ground via a constant current source (k) and to an output (TS) of the second current mirror via a diode (D i), that two amplifier transistors (TT, 78) connected in series are connected to ground with their emitters, that the base of the first amplifier transistor (TT) via a diode (D 2) with the first collector of the second amplifier transistor (TQ and at the same time with an output (T4) of the second current mirror and the remaining output (T3) of this second current mirror connected to the collector of the first and the base of the second amplifier transistor den is that the second amplifier transistor (TS) has a second collector connected to the output (A) , its first collector furthermore via a diode (D 3) to the input (E) and the base of the first Vesrtransistor (TT) further to the verbtöbeoden Output (Ti) of the first current mirror is connected

6. Schaltungsanordnung nach Anspruch 1, dadurch gekenaaHchnet daß der Schwellwertschalter einen Eingang flj? aufweist, der mit den Emittern eines aus zwei Traesistoren (Ti und 72) bestehenden ersten Stromipitgeh verbunden ist daß ein aus drei6. Circuit arrangement according to claim 1, characterized in that the threshold switch has an input flj? has, which is connected to the emitters of one of two traesistors (Ti and 72) consisting of the first Stromipitgeh that one of three

ORtQINAL JNSPECTEOORtQINAL JNSPECTEO

Transistors (T3, TA, 7 * 5) existing second current mirror with its emitters is connected to the battery voltage that an output of the first current mirror (Ti, T2) via a constant current source (Iq) to ground and via a diode (D 1) with an output (TS) of the second current mirror is connected, that of two series-connected amplifier transistors (TT, TS) one (Tl) with its emitter is connected to ground, that the base of the first amplifier transistor (T7) via a diode ι ο (D 2 ) to the collector of the second amplifier transistor (TS) and at the same time to an output (TA) of the second current mirror and the remaining output (T3) of this second current mirror is connected to the collector of the first and the base of the second amplifier transistor, that the emitter of the second Amplifier transistor (TS) is connected to the base of a further amplifier transistor (T9) whose emitter is connected to ground and whose collector is connected to the output (A) that the base of the first Ve The amplifier transistor (T7) is connected to the remaining output (Tl) of the first current mirror, while a further amplifier transistor (T6) has its base to the input (E), its collector to ground and its emitter to the collector of the second amplifier transistor (TS ) is connected.

7. Circuit arrangement according to one or more of the preceding claims, characterized in that the second current mirror, consisting of the three transistors (T3, TA, TS) is connected to a further transistor (T 10) whose collector is connected to the collector of a transistor ( TW) of a third current mirror, the collector of the transistor (TW) being connected to its base and the base of a second transistor (TiI) belonging to this third current mirror, so that the emitters of this third current mirror are interconnected and connected to ground, during the Collector of the second transistor (T 12) is connected to the input (E) and the base of the first amplifier transistor (T6) .