DE2748052A1

DE2748052A1 - Anordnung zur kennzeichenuebertragung in einem nachrichtenuebertragungssystem fuer pulscodemodulation

Info

Publication number: DE2748052A1
Application number: DE19772748052
Authority: DE
Inventors: Franz Dipl Ing Hornung
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-10-26
Filing date: 1977-10-26
Publication date: 1979-05-03

Description

Anordnung zur Kennzeichenübertragung in einem NachrichtenUber-
tragungssys-cem für Pulscodemodulation Die Erfindung bezieht sich auf eine Anordnung zur KennzeichenUbertragung in einem Nachrichtenübertragungssystem für Pulscodemodulation, beiderseits der Ubertragungsstrecke mit Multiplexgeräten versehen, die zwei abgehende Signaladern bzw. zwei ankommende Signaladern pro Sprechkanal aufweisen.
Beim Aufbau einer Fernsprechverbindung über ein Nachrichtenübertragungssystem für Pulscodemodulation (PCM) setzt ein Kennzeichenumsetzer, der auch PCM-Satz genannt wird, die von einer Veraittlungsstelle über drei Sprech- und Signaladern bei einer Zwei-Draht-Vermittlung oder über sechs Sprech- und Signaladern bei einer Vier-Draht-Vermittlung kommenden vermittlungstechni schen Gleichstrom-Kennzeichen in tür eine Übertragung in einem PCM-Pulsrahmen geeignete Vorwärtszeichen um. Umgekehrt liefert die Empfangsseite des PCM-Systems Rückwärtszeichen der Gegenstelle, die durch den Kennzeichenumsetzer wieder in Gleichstromzeichen umgesetzt zur Vermittlungsstelle gesendet werden. Der Austausch der Kennzeichen zwischen dem Kennzeichenumsetzer und dem PCM-System erfolgt über Je eine 64-kbit/s-Daten- und Taktleitung in Sende- und Empfangsrichtung.
Fig. 1 zeigt eine bekannte derartige Anordnung mit einer Vermittlungsstelle VSt1, mit einem gehenden Kennzeichenumsetzer KZUg, mit einem Multiplexgerät MUX1, mit einer Übertragungsstrecke aus, mit einem weiteren Multiplexgerät MUX2, mit einem kommenden Kennzeichenumsetzer KZUk und mit einer zweiten Vermittlungsstelle VSt2. Die Anordnung ist nur insoweit dargestellt, wie es zur Erzielung eines Verbindungsaufbaus von der Vermittlungsstelle VSt1 zur Wrmittlungsstelle VSt2 erforderlich ist.
Der gehende Kennzeichenumsetzer KZUg führt analoge Sprechsignale NF unmittelbar dem Multiplexgerät MUX1 zu. Die vermittlungstechnischen Gleichstrom-Kennzeichen werden Jedoch umgesetzt und als Vorwärtszeichen VZ in ein 64-kbit/s-Kennzeichen-Multiplexsignal eingefügt, das zum Multiplexgerät MWCI läuft. Dort werden die Sprechsignale und der Datenstrom zu einem PCM-Signal zusammengefaßt und ausgesendet. Im Multiplexgerät MUX2 wird dieser Datenstrom wieder abgezweigt und die Vorwärtszeichen VZ werden im kommenden Kennzeichenumsetzer KZUk wieder in Gleichstrom-Kennzeichen umgesetzt. Ein zweites 64-kbit/s-Kennzeichen-Multiplexsignal und ein zweites PCM-Signal fließen in Gegenrichtung und enthalten Rückwärtszeichen RZ.
Beim bekannten System PCM 30 folgt im Pulsrahmen des PCM-Signals auf Je fünfzehn Sprechkanäle ein Kennzeichenkanal, der Teil eines Uberrahmens, des Kennzeichen-Pulsrahmens ist, der in Fig. 2 dargestellt ist und bereits in der Siemens-Zeitschrift 49 (1975) 7, Seiten 466 bis 472 beschrieben wurde. Die Abkürzung Kz bedeutet Kennzeichen.
Neben den beschriebenen PCM-Systemen mit der 64-kbit/s-Schnittstelle gibt es auch PCM-Systeme mit Signalkanälen, wie sie iv der Trägerfrequenztechnik üblich sind (E&M-Signalisierung). Da die Signaladerein- und -ausgänge wegen der notwendigen Schutzmaßnahmen gegen Überspannungen und Fehl ströme teuer sind, werden solche Systeme fast ausnahmslos mit maximal zwei abgehenden und zwei ankommenden statt der möglichen vier Signalkanäle ausgestattet.
Aufgabe der Erfindung ist es, eine Anordnung anzugeben, die ein Zusammenwirken des mit Signalkanälen ausgerüsteten PCM-Systems mit den beschriebenen Kennzeichenumsetzern ermöglicht.
Ausgehend von einer Anordnung der einleitend geschilderten Art wird diese Aufgabe erfindungsgeaäß dadurch gelöst, daß in Richtung des Verbindungsaufbaus dem ersten Multiplexgerät eine Kettenschaltung vorgeschaltet ist, bestehend aus einem an sich bekannten gehenden Kennzeichenumsetzer, der vermittlungstechni sche Gleichstroi-Kennzeichen der im ersten Multiplexgerät zusammenzufassenden Sprechkanäle in Vorwärtszeichen eines Kennzeichen-Multiplexsignals für Vorwärtsrichtung und Rückwärtszeichen eines zu empfangenden Kennzeichen-Multiplexsignals für Rückwärtsrichtung in vermittlungstechnische Gleichstrom-Kennzeichen umsetzt, sowie aus einem gehenden Uncodierer, der das Kennzeichen-Multiplexsigaal für Vorwärtsrichtung in Kennzeichen für die abgehenden Signaladern und von den ankommenden Signaladern empfangene Kennzeichen in das zu empfangende Kennzeichen-Multiplexsignal für Rückwärtsrichtung umsetzt, und daß ferner in Richtung des Verbindungsaufbaus dem zweiten Multiplexgerät eine Kettenschaltung nachgeschaltet ist, bestehend aus einem kommenden Umcodierer, der die von den ankommenden Signaladern empfangenen Kennzeichen in Vorwärtszeichen eines Kennzeichen-Multiplexsignals für Vorwärtsrichtung umsetzt und Rückwärtszeichen des Kennzeichen-Multiplexsignals für Rückwärtsrichtung in vernittlungstechnische Gleichstrom-Kennzeichen für die abgehenden Signaladern umsetzt, und aus einem an sich bekannten kommenden Kennzeichen-Uinsetzer, der die Vorwärtszeichen im zu empfangenden Kennzeichen-Multiplexsignal für Vorwärtsrichtung in vermittlungstechnische Gleichstrom-Kennzeichen umsetzt und vermittlungstechni sche Gleichstrom-Kennzeichen in Rückwärtssignale eines Kennzeichen-Multiplexsignals für Rückwärtsrichtung umsetzt.
Der gehende Umcodierer besteht aus einem ersten Vorwärtsumcodierer und aus einem ersten Rückwärtsumcodierer.
Als erster Vorwärtsumcodierer sind in vorteilhafter Weise ein erster Serie-Parallelumsetzer, eine erste Gatterschaltung, deren Eingänge mit Ausgängen des ersten Serie-Parallelumsetzers verbunden sind und je eine erst. im Zeituultiplex betriebene Kanaleinheit pro Sprechkanal vorgesehen, deren Eingänge parallel geschaltet und mit den Ausgängen der ersten Gatterschaltung verbunden sind.
Dabei ist es vorteilhaft, wenn in der ersten Gatterschaltung ein NAND-Gatter, dessen erster Eingang mit dem ersten Ausgang und dessen zweiter Eingang mit dem zweiten Ausgang des ersten Serien-Parallelumsetzers verbunden sind und dessen Ausgang als erster Ausgang dient, und ein erstes UND-Gatter vorgesehen sind, dessen erster Eingang mit dem ersten Ausgang, dessen zweiter Eingang mit dem zweiten Ausgang und dessen dritter Eingang mit dem dritten Ausgang des ersten Serie-Parallelumsetzers verbunden sind und dessen Ausgang als zweiter Ausgang dient.
Dabei ist es weiter vorteilhaft, wenn in der ersten Kanaleinheit ein erster Speicher, dessen erster Eingang mit dem ersten Ausgang und dessen zweiter Eingang mit dem zweiten Ausgang der ersten Gatterschaltung verbunden sind, wenn ein erster Ausgangstransistor, dessen Basis mit einem ersten Ausgang des ersten Speichers und dessen Kollektor mit der ersten abgehenden Signalader verbunden sind, und wenn ein zweiter Ausgangstransistor vorgesehen sind, dessen Basis mit einem zweiten Eingang des ersten Speichers und dessen Kollektor mit der zweiten abgehenden Signalader verbunden sind.
Als erster Rilckwärtsumcodierer sind in vorteilhafter Weise im Zeitmultiplex betriebene zweite Kanaleinheiten, eine zweite Gatterschaltung, deren Eingänge mit den parallel geschalteten Ausgängen der zweiten Kanaleinheiten verbunden sind, und ein erster Parallel-Serieumsetzer vorgesehen, dessen Eingänge mit den Ausgängen der zweiten Gatterschaltung verbunden sind und dessen Ausgang mit dem gehenden Kennzeichenumsetzer verbunden ist.
Dabei ist es vorteilhaft, wenn in der zweiten Gatterschaltung ein zweites UND-Gatter, dessen erster Eingang mit dem zweiten Ausgang aller zweiten Kanaleinheiten, dessen zweiter negierter Eingang mit dem dritten Ausgang aller zweiten Kanaleinheiten und dessen Ausgang mit dem zweiten Eingang des ersten Paralle-Serieumsetzers verbunden sind, wenn ein drittes UND-Gatter, dessen erster Eingang mit dem zweiten Ausgang aller zweiten Kanaleinheiten und dessen zweiter Eingang mit dem dritten Ausgang aller Kanaleinheiten verbunden sind, wenn ein erstes ODER-Gatter, dessen erster Eingang mit dem Ausgang des zweiten UND-Gatters, dessen zweiter Eingang mit dem Ausgang des dritten UND-Gatters und dessen Ausgang mit dem dritten Eingang des ersten Parallel-Serieumsetzers verbunden sind, und wenn eine Verbindung zwischen dem ersten Ausgang aller zweiten Kanal einheiten und dem ersten Eingang des ersten Parallel-Serieumsetzers vorgesehen sind.
Dabei ist es weiter vorteilhaft, wenn in der zweiten Kanaleinheit ein erster Eingangstransistor, dessen Basis mit der ersten ankommenden Signalader verbunden ist, wenn ein zweiter Eingangstransistor, dessen Basis mit der zweiten ankommenden Signalader verbunden ist, wenn ein viertes UND-Gatter, dessen erster Eingang mit dem Kollektor des ersten Eingangstransistors verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als erster Ausgang dient, wenn ein fünftes UND-Gatter, dessen erster Eingang über ein erstes Verzögerungsglied mit dem Kollektor des zweiten Eingangstransistors verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als zweiter Ausgang dient und wenn ein sechstes UND-Gatter vorgesehen sind, dessen erster Eingang mit dem Kollektor des zweiten Eingangstransistors verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als dritter Ausgang dient.
Der kommende Umcodierer besteht in vorteilhafter Weise aus einem zweiten Vorwärtsumcodierer und einem zweiten Rückwärtsumcodierer.
Als zweiter Vorwärtsumcodierer für den kommenden Umcodierer sind im Zeitmultiplex betriebene dritte Kanaleinheiten, eine dritte Gatterschaltung, deren Eingänge mit den parallel geschalteten Ausgängen der dritten Kanaleinheit verbunden sind, und ein zweiter Parallel-Serieumsetzer vorgesehen, dessen Eingänge mit den Ausgängen der dritten Gatterschaltung verbunden sind und dessen Ausgang mit dem kommenden Kennzeichenumsetzer verbunden ist.
Dabei ist es vorteilhaft, wenn in der dritten Gatterschaltung einsiebtes UND-Gatter, dessen erster Eingang mit dem ersten Ausgang und dessen zweiter invertierter Eingang mit dem zweiten Ausgang der dritten Kanaleinheit und dessen Ausgang mit dem zweiten Eingang des zweiten Parallel-Serieumsetzers verbunden sind, wenn ein achtes UND-Gatter, dessen erster Eingang mit dem ersten Ausgang, dessen zweiter invertierter Eingang mit dem zweiten Ausgang, dessen dritter Eingang mit dem dritten Ausgang der dritten Kanaleinheit und dessen Ausgang mit dem dritten Eingang des zweiten Parallel-Serieumsetzers verbunden sind, und wenn eine Verbindung zwischen dem ersten Eingang des zweiten Parallel-Serieumsetzers und dem ersten Ausgang der dritten Kanaleinheit vorgesehen sind.
Dabei ist es weiter vorteilhaft, wenn in der dritten Kanaleinheit ein dritter Eingangstransistor, dessen Basis mit der ersten ankommenden Signalader verbunden ist, wenn ein vierter Eingangstransistor, dessen Basis mit der zweiten ankommenden Signalader verbunden ist, wenn ein neuntes UND-Gatter, dessen erster Eingang über ein zweites Verzögerungsglied mit dem Kollektor des dritten Eingangstransistors verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als erster Ausgang dient, wenn ein zehntes UND-Gatter, dessen erster Eingang mit dem Kollektor des dritten Eingangstransistors verbunden ist, dessen zweiter Eingang als Takteingang und dessen Eingang als zweiter Ausgang dient, und wenn ein elftes UND-Gatter vorgesehen ist, dessen erster Eingang mit dem Kollektor des vierten Eingangstransistors verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als dritter Ausgang dient.
Als zweiter Vorwärtsumcodierer filr den kommenden Umcodierer sind in vorteilhafter Weise in Übertragungsrichtung nacheinander ein zweiter Serie-Parallelumsetzer, eine vierte Gatterschaltung, deren Eingänge und Ausgänge des zweiten Serie-Parallelumsetzers verbunden sind und im Zeitmultiplex betriebene vierte Kanaleinheiten vorgesehen, deren Eingänge parallel geschaltet und mit zwei Ausgängen der vierten Gatterschaltung verbunden sind.
Dabei ist es vorteilhaft, wenn in der vierten Gatterschaltung ein zwölftes UND-Gatter, dessen erster invertierter Eingang mit dem zweiten Ausgang, dessen zweiter invertierter Eingang mit dem ersten Ausgang und dessen dritter Eingang mit dem dritten Ausgang des zweiten Serie-Parallelumsetzers verbunden sind, ein dreizehntes UND-Gatter, dessen erster Eingang mit dem zweiten Ausgang, dessen zweiter invertierter Eingang mit dem ersten Ausgang und dessen dritter Eingang mit dem dritten Ausgang des zweiten Serie-Parallelumsetzers verbunden sind, ein zweites ODER-Gatter, dessen erster Eingang mit dem Ausgang des zwölften UND-Gatters, dessen zweiter Eingang mit den Ausgang des dreizehnten UND-Gatters und dessen Ausgang mit dem zweiten Eingang der vierten Kanaleinheit verbunden sind, und eine Verbindung zwischen dem ersten Ausgang des vierten Serie-Parallelunsetzers und dem ersten Eingang der vierten Kanaleinheiten vorgesehen sind.
Dabei ist es weiter vorteilhaft, wenn in der vierten Kanaleinheit ein zweiter Speicher, dessen erster Eingang mit dem ersten Ausgang des zweiten Serie-Parallelumsetzers und dessen zweiter Eingang mit dem Ausgang des zweiten ODER-Gatters verbunden sind, ein dritter Ausgangstransistor, dessen Basis mit dem ersten Ausgang des zweiten Speichers und dessen Kollektor mit der ersten gehenden Signalader verbunden sind, und ein vierter Ausgangstransistor vorgesehen sind, dessen Basis mit dem zweiten Ausgang des zweiten Speichers und dessen Kollektor mit der zweiten gehenden Signalader verbunden sind.
Anhand von Ausfuhnmgsbeispielen wird die Erfindung nachstehend näher erläutert.
Fig. 3 zeigt eine erfindungsgemäße Anordnung zur KennzeichenUbertragung, Fig. 4 zeigt eine Tabelle für eine Umcodierung der Kennzeichen aus 4 Bit in E8-Zeichen, Fig. 5 zeigt einen gehenden Uncodierer und Fig. 6 zeigt einen kaanden Uncodierer.
Fig. 3 zeigt eine erfindungsgemäße'Anordnung. Diese unterscheidet sich von der bekannten Anordnung nach Fig. 1 dadurch, daß auf der gehenden Seite zwischen der 64-kbit/s-Daten- und -Taktleitung und dem Multiplexgerät MUX1 ein gehender Umcodierer UCg vorgesehen ist und daß auf der kommenden Seite zwischen dem Multiplexterät MUX2 und der 64-kbit/s-Daten- und -Taktleitung ein kommender Umcodierer UCk vorgesehen ist.
Vom gehenden Umcodierer UCg laufen pro Sprechkanal zwei gehende Signaladern Ml g und M2g zum Multiplexgerät MUX1 und in Gegenrichtung pro Sprechkanal zwei gehende Signaladern E7g und E2g. Entsprechend sind auf der kommenden Seite der kommende Umcodierer UCk mit dem Multiplexgerät MUX2 durch kommende Signaldern M1k, M2k bzw. E1k, E2k verbunden Fig. 4 zeigt eine Tabelle, die zunächst die durch den Kennzeichenumsetzer zu verarbeitenden Kennzeichen mit der Belegung der vier Bits a, b, c und d angibt. Das Bit d wird in diesem Fall nicht benötigt. Die Umcodierung soll auf zwei Signalkanälen erfolgen.
Wie man sieht, wird bei den Vorwärtszeichen sowohl "Auslösung" als auch "Wählzeichen" durch eine "Null" im Signalkanal Mlg Ubertragen. Bei den RUckwärtszeichen wird die "Zählung" und "Wahlende" bzw. "Beginnzeichen" durch eine "Eins" im Signalkanal M2k Ubertragen. Da die Zeichen Jeweils in ihrer Länge unterschiedlich sind, kann in diesem Fall allein auf der Jeweiligen Empfangsseite getrennt werden. Wären weitere Kennzeichen, wie beispielsweise "Fangen" zu übertragen, so wäre auch auf der gehenden Seite eine Pulsformung notwendig. Es sind auch Systeme mit invertierter Zeichengabe üblich, d.h. anstelle der Nullen sind dann Einsen zu setzen und umgekehrt.
Fig. 5 zeigt einen erfindungsgemäßen gehenden Umcodierer UCg mit einem ersten Vorwärtsumcodierer UCgv, einem ersten Rückwärtsumcodierer UCgr und einer ersten Taktzentrale TZ1.
Der erste Vorwärtsumcodierer UCgv enthält einen Eingang 1, ein Schieberegister 2, ein NAND-Gatter 3, ein UND-Gatter 4 und erste Kanaleinheiten 5 für Kanäle K1 bis K30. Die Kanaleinheit 5 enthält einen Speicher 6 mit zwei Signaleingängen 7 und 8 und einem Takteingang 9 sowie Ausgangstransistoren 10 und 11, 7 , deren Basis Jeweils mit einem Ausgang des Speichers 6 und deren Kollektoren mit Ausgängen 12 und 13 verbunden sind. Die vom gehenden Kennzeichenumsetzer KZUg kommenden Vorwärtszeichen laufen über den Eingang 1 in den 4-Bit-Serie-Parallelwandler 2. ueber das NAND-Gatter 3 und das UND-Gatter 4 wird die Umcodierung vorgenommen und das Ergebnis auf eine Busleitung gegeben. In dem Zeitpunkt, in dem das erste Kennzeichenwort voll in den Serie-Parallelumsetzer eingelaufen ist, wird dieses nach dem Umcodieren durch einen Kanaltakt von d.r Taktzentrale TZ1 vom Bus abgenommen und in den Speicher 6 des Kanals K1 eingeschrieben, der die Ausgangstransistoren 10 und 11 steuert. Nach weiteren vier 64-kHz-Taktimpulsen ist das nächste Kennzeichenwort in den Serie-Parallelumsetzer 2 eingelaufen und wird durch den Kanaltakt in den Speicher 6 des Kanals K16 eingeschrieben.
Der erste Rückwärtsumcodierer UCgr enthält Eingänge 14 und 15, Eingangstransistoren 16 und 18 mit Kollektorwiderständen 17 und 19, ein Laufzeitglied 20 für 200 ms, UND-Gatter 21 bis 25, ein ODER-Gatter 26, einen Parallel-Serienumsetzer 27 und einen Ausgang 28.
An den Eingängen 14 und 15 für die Signaladern E1g und E2g stehen die Rückwärtszeichen RZ an und werden durch die beiden Eingangstransistoren 16 und 18 auf einen geeigneten Pegel gebracht. Die UND-Gatter 21 und 23 werden direkt und das UND-Gatter 22 über das Laufzeitglied 20 angesteuert. Mit diesem wird unterschieden, ob der Puls länger oder kürzer als 200 ms ist und damit, ob es sich um einen Zähl- oder Wahlendeimpuls handelt. Mit dem Taktimpuls T der Taktzentrale TZ1 am zweiten Eingang der UND-Gatter 21 bis 23 wird die Information, die über die UND-Gatter 24 und 25 sowie das ODER-Gatter 26 entsprechend der Tabelle in Fig. 4 umcodiert wird, in den Parallelserieumsetzer 27 eingegeben. Aus diesem werden die Zeichen mit dem 64-kHz-Takt seriell ausgelesen und dem gehenden Kennzeichenumsetzer KZUg zugeführt.
Die Elemente 16 bis 23 bilden eine zweite Kanaleinheit 29, von der für jeden Kanal K1 bis K30 ein Exemplar vorhanden ist.
Die Taktzentrale TZ1 erzeugt aus Takten 8 und 64 kHz die Kanaltakte. Die Synchronisierung auf das Rahmenkennungswort wird in bekannter Technik vorgenommen und ist deshalb nicht näher erläutert.
Fig. 6 zeigt einen erfindungsgemäßen kommenden Umcodierer UCk mit einem zweiten Vorwärtsumsetzer UCkv, einem zweiten Rückwärtsumcodierer UCkr und einer zweiten Taktzentrale TZ2. Der zweite Vorwärtsumcodierer UCkv enthält zwei Eingange 30 und 31 für die Signaladern Elk und E2k, eine dritte Kanaleinheit 32 für Jeden der Kanäle K1 bis K30, zwei UND-Gatter 41 und 42, einen Parallelserieumsetzer 43 und einen Ausgang 44. Die dritte Kanaleinheit 32 enthält zwei Eingangstransistoren 34 und 35 mit Kollektorwiderständen 33 und 36, ein nachtriggerbares Monoflop 37 für 100 ms und drei UND-Gatter 38 bis 40.
Der zweite RUckwärtsumcodierer UCkr enthält einen Eingang 45, einen Serieparallelumsetzer 46, zwei UND-Gatter 47 und 48, ein ODER-Gatter 49, eine vierte Kanaleinheit 50 sowie Ausgänge 54 und 55 für die Signaladern M1k und M2k. Die vierte Kanaleinheit 50, die für Jeden der Kanäle K1 bis K30 vorgesehen ist, enthält einen Speicher 51 und Ausgangstransistoren 52 und 53.
Der kommende Umcodierer UCk nach Fig. 6 unterscheidet sich im Prinzip nicht von dem gehenden Umcodierer UCg nach Fig. 5. Das nachtriggerbare Monoflop 37 ermöglicht die Erkennung einer Unterbrechung an der Signalader E1k. Unterbrechungen, die kürzer als 100 ms sind, werden als Wahlimpulse weitergegeben. Eine längere Unterbrechung bewirkt die Auslösung.
Der gehende Umcodierer UCg nach Fig. 5 und der kommende Umcodierer UCk nach Fig. 6 sind für den Einsatz im Bezirksnetz geeignet.
15 Patentansprüche 6 Figuren

Claims

Patentansprüche 1. Anordnung zur Kennzeichenübertragung in einem Nachrichtenübertragungasystem für Pulscodemodulation, beiderseits der Übertragungs strecke mit Multiplexgeräten versehen, die zwei abgehende Signaladern bzw. zwei ankommende Signaladern pro Sprechkanal aufweisen, d a d u r ch g e k e n n z e i c h n e t , daß in Richtung des Verbindungsaufbaus dem ersten Multiplexgerat (MUX1) eine Kettenschaltung vorgeschaltet ist, bestehend aus einem an sich bekannten gehenden Kennzeichenumsetzer (KZUg), der vermittlungstechnische Gleichstrom-Kennzeichen der im ersten Multiplexgerät (MUX1) zusammenzufassenden Sprechkanäle in Vorwärtazeichen eines Kennzeichen-Multiplexsignals für Vorwärtsrichtung und Rückwärtszeichen eines zu empfangenden Kennzeichen-Multiplexsignals für Rückwärtsrichtung in vermittlungstechnische Gleichstrom-Kennzeichen umsetzt, sowie aus einem gehenden Umcodierer (UCg), der das Kennzeichen-Xultiplexsignal für Vorwärtsrichtung in Kennzeichen für die abgehendenSignaladern (M1g, M2g) und von den ankommenden Signaladern (E1g, E2g) empfangene Kennzeichen in das zu empfangende Kennzeichen-Multiplexsignal für Rückwärtsrichtung umsetzt, und daß ferner in Richtung des Verbindungsaufbaus dem zweiten Xultiplexgerät (MUX2) eine Kettenschaltung nachgeschaltet ist, bestehend aus einem kommenden Umcodierer (UCk), der die von den ankommenden Signaladern (E1k, E2k) empfangenen Kennzeichen in Vorwärtszeichen eines Kennzeichen-Multiplexsignals für Vorwärtsrichtung umsetzt und Rückwärtszeichen des Kennzeichen-Multiplexsignals für Rückwärtsrichtung in Kennzeichen für die abgehenden Signaladern (M1k, M2k) umsetzt, und aus einem an sich bekannten kommenden Kennzeichen-Umsetzer (KZUk), der die Vorwärtszeichen im zu empfangenden Kennzeichen-Multiplexsignal für Vorwärtsrichtung in vermittlungstechnische Gleichstrom-Kennzeichen umsetzt und vermittlungstechnische Gleichstrom-Kennzeichen in Rückwärtssignale eines Kennzeichen-Multiplexsignals für Rückwärtsrichtung umsetzt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der gehende Umcodierer (UCg) aus einem ersten Vorwärtsumcodierer (Ucgv) und aus einem ersten Rückwärtsumcodierer (UCgr) besteht.
3. Anordnung nach Anspruch 2, dadurch gekennzeichneF daBVate erster Vorwärtsumcodierer (UCgv) ein erster vierstufiger Serie-Parallelumsetzer (2), eine erste Gatterschaltung (3, 4), deren Eingänge mit Ausgängen des ersten Serie-Parallelumsetzers (2) verbunden sind und Je eine erste im Zeitmultiplex betriebene erste Kanaleinheit (5) pro Sprechkanal vorgesehen sind, deren Eingänge parallel geschaltet und mit den Ausgängen der ersten Gatterschaltung (3, 4) verbunden sind.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß in der ersten Gatterschaltung (3, 4) ein NAND-Gatter (3), dessen erster Eingang mit dem ersten Ausgang und dessen zweiter Eingang mit dem zweiten Ausgang des ersten Serie-Parallelumsetzers (2) verbunden sind und dessen Ausgang als erster Ausgang dient, und ein erstes UND-Gatter (4) vorgesehen sind, dessen erster Eingang mit dem ersten Ausgang, dessen zweiter Eingang mit dem zweiten Ausgang und dessen dritter Eingang mit dem dritten Ausgang des ersten Serie-Parallelumsetzers (2) verbunden sind und dessen Ausgang als zweiter Ausgang dient.
5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß in der ersten Kanaleinheit (5) ein erster Speicher (6), dessen erster Eingang (7) mit dem ersten Ausgang und dessen zweiter Eingang (8) mit dem zweiten Ausgang der ersten Gatterschaltung (3, 4) verbunden sind, ein erster Ausgangstransistor (10), dessen Basis mit einem ersten Ausgang des ersten Speichers (6) und dessen Kollektor mit der ersten abgehenden Signalader (12, M1g) verbunden sind und ein zweiter Ausgangstransistor (11) vorgesehen sind, dessen Basis mit einem zweiten Eingang des ersten Speichers (6) und dessen Kollektor mit der zweiten abgehenden Signalader (13, M2g) verbunden sind.
6. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß als erster RUckwärtsumcodierer (UCgr) im Zeitmultiplex betriebene zweite Kanaleinheiten (29), eine zweite Gatterschaltung (24 bis 26), deren Eingänge mit den parallel geschalteten Ausgängen der zweiten Kanaleinheiten (29) verbunden sind, und ein erster Parallel-Serieumsetzer (27) vorgesehen sind, dessen Eingänge mit den Ausgängen der zweiten Gatterschaltung (24 bis 26) verbunden sind und dessen Ausgang (28) mit dem gehenden Kennzeichenumsetzer (KZUg) verbunden ist.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß in der zweiten Gatterschaltung (24 bis 26) ein zweites UND-Gatter (24), dessen erster Eingang mit dem zweiten Ausgang aller zweiten Kanaleinheiten (29), lessen zweiter invertierter Eingang mit dem dritten Ausgang aller zweiten Kanaleinheiten (29) und dessen Ausgang mit dem zweiten Eingang des ersten Parallel-Serieumsetzers (27) verbunden sind, ein drittes UND-Gatter (25), dessen erster Eingang mit den zweiten Ausgang aller zweiten Kanaleinheiten (29) und dessen zweiter Eingang mit dem dritten Ausgang aller zweiten Kanaleinheiten (29)verbunden sind, ein erstes ODER-Gatter (26), dessen erster Eingang mit dem Ausgang des zweiten UND-Gatters (24), dessen zweiter Eingang mit dem Ausgang des dritten UND-Gatters (25) und dessen Ausgang mit dem dritten Eingang des ersten Parallel-Serieumsetzers (27) verbunden sind, und eine Verbindung zwischen dem ersten Ausgang aller zweiten Kanaleinheiten (29) und dem ersten Eingang des ersten Parallel-Serieumsetzers (27) vorgesehen sind.
8. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß in der zweiten Kanaleinheit (29) ein erster Eingangstransistor (16), dessen Basis mit der ersten ankommenden Signalader (14, Elg) verbunden it, ein zweiter Eingangstransistor (18), dessen Basis mit der zweiten ankommenden Signalader (15, E2g) verbunden ist, ein viertes UND-Gatter (21), dessen erster Eingang mit dem Kollektor des ersten Eingangstransistors (16) verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als erster Ausgang dient, ein fünftes UND-Gatter (22), dessen erster Eingang über ein erstes Laufzeitglied (20) mit dem Kollektor des zweiten Eingangstransistors (18) verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als zweiter Ausgang dient und ein sechstes UND-Gatter (23) vorgesehen sind, dessen erster Eingang mit dem Kollektor des zweiten Eingangstransistors (18) verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als dritter Ausgang dient.
9. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der kommende Umcodierer (UCk) aus einem zweiten Vorwärtsumcodierer (UCkv) und aus einem zweiten Rückwärtsumcodierer (UCkr) besteht.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß als zweiter Vorwärts-Umcodierer (UCkv) im Zeitmultiplex betriebene dritte Kanaleinheiten (32), eine dritte Gatterschaltung 41, 42), deren Eingänge mit den parallel geschalteten Ausgängen der dritten Kanaleinheiten (32) verbunden sind, und ein zweiter Parallel-Serieumsetzer (43) vorgesehen sind, dessen Eingänge mit den Ausgängen der dritten Gatterschaltung (41, 42) verbunden sind und dessen Ausgang (44) mit dem kommenden Kennzeichenumsetzer (KZUk) verbunden ist.
11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß in der dritten Gatterschaltung (41, 42) ein siebentes UND-Gatter (41), dessen erster Eingang mit dem ersten Ausgang und dessen zweiter invertierter Eingang mit dem zweiten Ausgang der dritten Kanaleinheit und dessen Ausgang mit dem zweiten Eingang des zweiten Parallel-Serieumsetzers (43) verbunden sind, ein achtes UND-Gatter (42), dessen erster Eingang mit dem ersten Ausgang, dessen zweiter invertierter Eingang mit dem zweiten Ausgang, dessen dritter Eingang mit dem dritten Ausgang der dritten Kanaleinheit (32) und dessen Ausgang mit dem dritten Eingang des zweiten Parallel-Serieumsetzers (43) verbunden sind,und eine Verbindung zwischen dem ersten Eingang des zweiten Parallel-Serieumsetzers (43) und dem ersten Ausgang der dritten Kanaleinheit (32) vorgesehen sind.
12. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß in der dritten Kanaleinheit (32) ein dritter Eingangstransistor (34), dessen Basis mit der ersten ankommenden Signalader (30, E7k) verbunden ist, ein vierter Eingangstransistor (35), dessen Basis mit der zweiten ankommenden Signalader (31, E2g) verbunden ist, ein neuntes UND-Gatter (38), dessen erster Eingang huber ein zweites Verzögerungsglied (37) mit dem Kollektor des dritten Eingangstransistors (34) verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als erster Ausgang dient, ein zehntes UND-Gatter (39), dessen erster Eingang mit dem Kollektor des dritten Eingangstransistors (34) verbunden ist, dessen zweiter Eingang als Takteingang und dessen Eingang als zweiter Ausgang dient, und ein elftes UND-Gatter (40) vorgesehen sind, dessen erster Eingang alt dem Kollektor des vierten Eingangstransistors verbunden ist, dessen zweiter Eingang als Takteingang und dessen Ausgang als dritter Ausgang dient.
13. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß als zweiter Rückwärtsumcodierer (UCkv) in Übertragungsrichtnng nacheinander ein zweiter Serie-Parallelu-etzer (46), eine vierte Gatterschaltung (47 bis 49), deren Einganges alt den Ausgängen des zweiten Serie-Paralleluisetzers zu -Parallelumsetz (46) verbunden sind, und im Zeitiultiplex betriebene vierte Kanaleinheiten (so) vorgesehen sind, deren Eingänge parallel geschaltet und alt zwei Ausgängen der vierten Gatterschaltung (47 bis 49) verbunden sind
14. Anordnung nach Anspruch 13, dadurch gekennzeichnet, daß in der vierten Gatterschaltung (47 bis 49) ein zweites UND-Gatter (47), dessen erster invertierter Eingang mit dem zweiten Ausgang, dessen zweiter invertierter Eingang lait dem ersten Ausgang und dessen dritter Eingang mit dem dritten Ausgang des zweiten Serie-Parallelumsetzers (46) verbunden sind, ein dreizehntes UND-Gatter (48), dessen erster Eingang mit dem zweiten Ausgang, dessen zweiter invertierter Eingang mit dem ersten Ausgang und dessen dritter Eingang ppit dem dritten Ausgang des zweiten Serie-Parallelumsetzers (46) verbunden sind, ein zweites OnER-Gatter (49), dessen erster Eingang mit dem Ausgang des zwölften UND-Gatters (47), dessen zweiter Eingang ait dem Ausgang des dreizehnten UND-Gatters (48) und dessen Ausgang alt dem zweiten Eingang der vierten Kanaleiiiheit (50) verbunden sind, und daß eine Verbindung zwischen dem ersten Ausgang des vierten Serie-Parallelumsetzers (46) und dem ersten Eingang der vierten Kanaleinheiten (50) vorgesehen sind.
15. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß in der vierten Kanaleinheit (50) ein zweiter Speicher (51), dessen erster Eingang alt dem ersten Ausgang des zweiten Serie-Parallelumsetzers (46) und dessen zweiter Eingang mit dem Ausgang des zweiten ODER-Gatters (49) verbunden sind, ein dritter Ausgangstransistor (52), dessen Basis mit dem ersten Ausgang des zweiten Speichers (51) und dessen Kollektor mit der ersten gehenden Signalader (54, Mlk) verbunden sind, und ein vierter Ausgangstransistor (53) vorgesehen sind, dessen Basis mit dem zweiten Ausgang des zweiten Speichers (51) und dessen Kollektor mit der zweiten gehenden Signalader (55, M2k) verbunden sind.