DE2731919A1 - ANALOG-DIGITAL CONVERTER - Google Patents
ANALOG-DIGITAL CONVERTERInfo
- Publication number
- DE2731919A1 DE2731919A1 DE19772731919 DE2731919A DE2731919A1 DE 2731919 A1 DE2731919 A1 DE 2731919A1 DE 19772731919 DE19772731919 DE 19772731919 DE 2731919 A DE2731919 A DE 2731919A DE 2731919 A1 DE2731919 A1 DE 2731919A1
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital converter
- absolute value
- signal
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Description
DXIIIPRDXIIIPR
POSTFACH «60120POST BOX «60120
14150 S.W. Karl Braun Drive14150 S.W. Karl Braun Drive
Die vorliegende Erfindung betrifft einen Analog-Digit alwandler.The present invention relates to an analog-to-digital converter.
Es sind bereits mehrere Vorschläge zur Realisierung von sehr schnellen, einfach aufgebauten und ein Minimum an Leistung verbrauchenden Analog-Digltalwandlern bekanntgeworden. Bei einer einfachen Form eines Analog-Dlgitalwandlers ist ein mehrstufiger Binärcodlerer vorgesehen, in dem mehrere Stufen in Kaskade geschaltet sind, wobei jede Stufe ein digitales Bit erzeugt. Eine derartige Ausgestaltung basiert jedoch auf einem Restausgangssignal einer vorangehenden Stufe nach Vollendung einer digitalen Entscheidung durch diese Stufe, so daß das Gesamtausgangssignal von Stufe zu Stufe fortschreitend erzeugt wird. Aufgrund dieser Tatsache ist eine solche Möglichkeit in sich langsam.There are already several proposals for realizing very fast, simply structured and one A minimum of power consuming analog-digital converters has become known. With a simple one The form of an analog-digital converter is a multi-stage one Binary encoder provided in which several stages are connected in cascade, each Stage generates a digital bit. However, such a configuration is based on a residual output signal a previous stage after completing a digital decision by this Stage so that the overall output signal is generated progressively from stage to stage. Because of this fact, such a possibility is slow in itself.
709883/1075709883/1075
Analog-Digitalwandler unter Ausnutzung des Gray-Codes, in dem sich Jeder nachfolgende Wert vom vorhergehenden Wert lediglich um eine Bit-Stelle unterscheidet, sind Insofern sehr zweckmäßig, als die binäre Codierschaltung stark vereinfacht werden kann. Die Wandlergeschwindigkeiten derartiger bekannter Wandler liegen über 2,5 MHz. Beim heutigen Stande der Entwicklung müssen Jedoch auch solche Geschwindigkeiten als relativ langsam bezeichnet werden.Analog-digital converter using the Gray code, in which each subsequent value is only one bit position from the previous value differs, are very useful in that the binary coding circuit is greatly simplified can be. The converter speeds of such known converters are above 2.5 MHz. At the current level of development, however, such speeds must also be considered relative to be called slowly.
Bei anderen Wandler-Konzeptionen, welche Wandlergeschwindigkeiten von über 10 MHz ermöglichen, sind komplexe Schaltungen erforderlich, die eine Vielzahl von Vergleichsstufen enthalten, deren Zahl sich exponentiell mit der Zahl der zu codierenden Bits ändert.With other converter concepts, which converter speeds of over 10 MHz, complex circuits are required that have a Contain a large number of comparison stages, the number of which increases exponentially with the number to be coded Bits changes.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen sehr schnellen Analog-Digital-Wandler anzugeben, welcher mit einem Minimum an Schaltungselementen auskommt und daher billig ist. Der Wandler soll dabei Identische Zellen enthalten, welche aufeinanderfolgend so angeordnet werden können, daß eine ökonomische Realisierung eines N-Blt-Ausgangssignals möglich ist.The present invention is based on the object of a very fast analog-digital converter indicate which gets by with a minimum of circuit elements and is therefore cheap is. The converter should contain identical cells, which are arranged one after the other that an economical realization of an N-Blt output signal is possible.
Nachfolgende Stufen sollen dabei bereits vor Abschluß des Arbeitszyklus der unmittelbar vorhergehenden Stufe auf ein Restsignal reagieren, so daß die Gesamtwandlerzeit kleiner als die Summe der Wandlerzelten der einzelnen Stufen ist.Subsequent stages should be done before the end of the work cycle of the immediately preceding one Stage react to a residual signal, so that the total converter time is less than the sum the converter tents of the individual stages.
709883/1075709883/1075
Diese Aufgabe wird bei einem Analog-Digitalwandler der In Rede stehenden Art erfindungsgemäß durch folgende Merkmale gelöst:This task is carried out according to the invention in an analog-digital converter of the type in question solved the following features:
Eine ein Analogsignal aufnehmende und dieses Analogsignal In ein analoges Differenzstromsignal überführende Eingangsstufe, von dem analogen Differenzstromsignal angesteuerte Kreise zur Erzeugung einer Vielzahl von aufeinanderfolgenden Rest-Differenzstromsignalen und von dem analogen Differenzstromsignal und den Rest-Differenzstromslgnalen angesteuerte Kreise zur Erzeugung einer Vielzahl von digitalen Auagangasignalen.One that receives an analog signal and this analog signal Converting into an analog differential current signal Input stage, circuits controlled by the analog differential current signal to generate a A plurality of consecutive residual differential current signals and from the analog differential current signal and the residual differential current signals Circles for generating a variety of digital Auaganga signals.
Der erfindungsgemäfie Analog-Digitalwandler kombiniert hohe Wandlergeschwindigkeiten mit einfachem Aufbau bei der Erzeugung eines Ausgangssignals im Gray-Code. Dabei wird ein Analogsignal in einen komplementären Differenzstrom überführt, um die erste Zelle einer Vielzahl von aufeinanderfolgenden Zellen anzusteuern. Jede Zelle enthält eine Vergleichsstufe zur Erzeugung eines digitalen Bits sowie eine Absolutwert-Verstärkerstufe zur Erzeugung eines komplementären Rest-Dlfferenzstroms durch den die nächstfolgende Zelle angesteuert wird. Bei Einspeisung eines den vollen Bereich durchlaufenden Analogsignals beginnt jede Zelle In der Folge auf die komplementären Differenzstrttme zu reagieren, bevor die vorhergehende Zelle eine digitale Entscheidung beendet hat, so daß aufeinanderfolgende Ausgangssignale den Bereich von der signifikantesten Ziffer bis zur am wenigsten signifikanten Ziffer mit einerThe analog-digital converter according to the invention combined high converter speeds with a simple structure when generating an output signal in the Gray code. An analog signal is converted into a complementary differential current in order to reduce the to control the first cell of a plurality of consecutive cells. Each cell contains one Comparison stage for generating a digital bit and an absolute value amplifier stage for Generation of a complementary residual differential flow through which the next cell is controlled. When feeding in the full The analog signal passing through each cell begins in the sequence on the complementary Differential currents to react before the previous one Cell has completed a digital decision so that successive output signals the range from the most significant digit to the least significant digit with a
709883/1075709883/1075
Geschwindigkeit von 7 NanoSekunden pro Bit durchlaufen. Damit wird eine Abtastgeschwindigkeit von etwa 36 HHz für ein 4-Bit-Ausgangssignal im Graycode möglich.Speed of 7 nanoseconds per bit. This results in a scanning speed of around 36 HHz for a 4-bit output signal in Gray code possible.
Da die Wandlerzellen identisch sind, kann zur Erzeugung eines N-Blt-Ausgangssignals jede Anzahl von N-1 Zellen aufeinanderfolgend vorgesehen werden. Hinsichtlich der Erweiterung des Systems ist zu bemerken, dafl eine vergrößerte Auflösung zu einer reduzierten Wandlergeschwindigkeit führt. Für ein 8-Bit-Ausgangssignal, das in den meisten Fällen eine angemessene Auflösung darstellt, betragt die Wandlergeschwindigkeit des erfindungsgemMBen Analog-Digitalwandlers jedoch noch etwa 9 MHz.Since the converter cells are identical, any number can be used to generate an N-Blt output signal of N-1 cells can be provided consecutively. Regarding the expansion of the system is note that an increased resolution leads to a reduced converter speed. For an 8-bit output signal, which in most cases is a reasonable resolution, the converter speed of the invention Analog-digital converter, however, still around 9 MHz.
Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten AuefUhrungsbei· spielen näher erläutert. Es zeigt:The invention will be described in the following with reference to the embodiments shown in the figures of the drawing. play explained in more detail. It shows:
Fig. 1 ein Blockschaltbild eines erflndungsgemäBen Analog-Digitalwandlers;1 shows a block diagram of an analog-digital converter according to the invention;
Fig. 2 ein detailliertes Blockschaltbild einer einzelnen Wandlerzelle;Figure 2 is a detailed block diagram of a single converter cell;
Fig. 3 ein ins einzelne gehendes Schaltbild einer einzelnen Wandlerzelle; undFigure 3 is a detailed circuit diagram of a single converter cell; and
Fig. 4 Signaldiagramme zur Erläuterung der Wirkungsweise der Schaltungen nach den Figuren 1 bis 3·4 shows signal diagrams to explain the mode of operation of the circuits according to the figures 1 to 3·
709883/1075709883/1075
Gemäß dem Blockschaltbild nach Fig. 1 eines erfindungsgemäBen Analog-Digitalwandlers wird ein analoges Eingangssignal an einer EingangsklemmeAccording to the block diagram of FIG. 1 of an inventive Analog-digital converter receives an analog input signal at an input terminal
I in einen Differenzverstärker 3 eingespeist. Dieser Differenzverstärker 3 erzeugt als Funktion des analogen Eingangssignals ein analoges, komplementäres Differenzstrom-AusgangssignalI fed into a differential amplifier 3. This differential amplifier 3 generates as a function of the analog input signal an analog, complementary differential current output signal
11, 1 -I1 zur Ansteuerung einer ersten Wandlerzelle 5. Etwa in der Mitte des dynamischen Bereiches des komplementären Differenzstroms, d.h. bei I1-I-I1 schaltet in der Wandlerzelle 5 eine Vergleichsstufe und erzeugt ein digitales Bit an einer Ausgangsklemme 7.1 1 , 1 -I 1 for controlling a first converter cell 5. Approximately in the middle of the dynamic range of the complementary differential current, ie at I 1 -II 1 , a comparison stage switches in converter cell 5 and generates a digital bit at an output terminal 7.
Die Wandlerzelle 5 enthält einen Reststromgenerator, welcher zur Ansteuerung einer zweiten Wandlerzelle 9 einen komplementären DifferenzstromThe converter cell 5 contains a residual current generator which is used to control a second converter cell 9 a complementary differential current
12, 1 " i>2 erzeu8*· Der Rest stromgenerator bildet einen Absolutwertverstärker in Form einer Konstantstromquelle, welche durch den analogen, komplementären Differenzstrom vom Differenzverstärker 3 angesteuert wird. Daher durchlaufen die Ströme i2, 1 - I2 fUr Jede vollständige Einzelperiode der Ströme I1, 1 - I1 zwei vollständige Perioden. Diese Funktion ist aus dem Signaldiägramm nach Flg. 4 ersichtlich.1 2 , 1 "i> 2 generate 8 * · The residual current generator forms an absolute value amplifier in the form of a constant current source, which is controlled by the analog, complementary differential current from the differential amplifier 3. Therefore, the currents i 2 , 1 - I 2 run through for each complete Single period of the currents I 1 , 1 - I 1 two complete periods This function can be seen from the signal diagram according to FIG.
Die Wandlerzellen 5 und 9 sind Identisch aufgebaut. Die innere Vergleichsstufe der Wandlerzelle 9 schaltet die Ausgangssignalwerte, wenn I2-I-I2 ist und erzeugt an einem AusgangThe converter cells 5 and 9 are constructed identically. The internal comparison stage of the converter cell 9 switches the output signal values when I 2 -II 2 and generates at an output
II ein digitales Ausgangsbit. Zur Ansteuerung einer nachfolgenden Wandlerzelle 13, welcheII a digital output bit. For control a subsequent converter cell 13, which
709883/1075709883/1075
mit den Wandlerzellen 5 und 9 identisch ist, wird im oben beschriebenen Sinne ein komplementäres Rest-Differenzstromslgnal In-1, 1 - 1« _ .. erzeugt. Die Wandlerzelle 13 liefert an einem Ausgang 15 ein digitales Bit und erzeugt ein komplementäres Rest-Differenzstromsignal iN, 1 - 1». Die letztgenannten komplementären Differenzströme fließen über Lastwiderstände 17 und 19, welche dieselbe Last wie eine zusätzliche Wandlerzelle darstellen. An den End-Stromausgangsleitungen liegt eine Vergleichsstufe 21, welche zur Erzeugung eines digitalen Ausgangsbits an einem Ausgang 23 schaltet, wenn In · 1 - In 1st.is identical to the converter cells 5 and 9, a complementary residual differential current signal I n-1 , 1 - 1 «_ .. is generated in the sense described above. The converter cell 13 supplies a digital bit at an output 15 and generates a complementary residual differential current signal i N , 1 - 1 ». The latter complementary differential currents flow through load resistors 17 and 19, which represent the same load as an additional converter cell. A comparison stage 21 is connected to the final current output lines and switches to generate a digital output bit at an output 23 when I n · 1 −I n 1st.
Aus den vorstehenden Ausführungen zum Blockdiagramm nach Flg. 1 1st in Verbindung mit den Signaldiagrammen nach Fig. k ersichtlich, daß die verschiedenen Ströme die aufeinanderfolgenden Wandlerzellen zur Erzeugung eines Ausgangssignals im Gray-Code an den Ausgängen 7, 11, und 23 durchlaufen, wenn ein Analogsignal den Bereich von seinem minimalen zu seinem maximalen Wert durchläuft. Die verschiedenen Signale sind zur Darstellung der Effekte bei der Analog-Dlgitalwandlung in idealisierter Form als Dreieckssignale dargestellt. Innerhalb des minimalen und des maximalen Wertes können Jedoch auch andere Signalformen und Amplituden zugelassen werden, solange die obere Frequenzgrenze des Wandlers nicht überschritten wird. Weiterhin kann angenommen werden, daß alle Vergleichsstufen schalten, wenn die In sie eingespeisten komplementären Ströme gleich sind. Aus Ubersichtlich-From the above remarks on the block diagram according to FIG. 1 1st in conjunction with the signal diagrams of Fig. K appreciated that the various streams through the successive conversion cells for generating an output signal in gray code on the outputs 7, 11, and 23, when an analog signal the range of its minimum maximum to its Value runs through. The various signals are shown in an idealized form as triangular signals to illustrate the effects of analog / digital conversion. However, other signal forms and amplitudes can also be permitted within the minimum and maximum values, as long as the upper frequency limit of the converter is not exceeded. Furthermore, it can be assumed that all comparison stages switch when the complementary currents fed into them are equal. From a clear
709883/1075709883/1075
keitegrUnden eind Im Diagram« nach Fig. 4 die Zuordnungen der Schaltpunkte der Vergleichsstufen zu den Vorderflanken der digitalen Ausgangsbits für Jede Vergleichsetufe lediglich im ersten Schaltzeitpunkt durch eine vertikale gestrichelte Linie angedeutet. An Stelle der dargestellten AusfUhrungsform eines Wandlers für einen Gray-Code mit 4 Bit kann durch weitere Wandlerzellen auch eine größere Auflösung erreicht werden. PUr eine größere Auflösung mit einem Ausgangssignal von 8 Bit kOnnen beispielsweise 4 weitere Wandlerzellen vorgesehen werden. In the diagram according to FIG. 4, the assignments are shown the switching points of the comparison stages to the leading edges of the digital output bits for each comparison level only in the first Switching time indicated by a vertical dashed line. Instead of the one shown A converter for a Gray code with 4 bits can also be implemented with additional converter cells a greater resolution can be achieved. PUr a higher resolution with an output signal of 8 bits, 4 additional converter cells can be provided, for example.
Bei Einspeisung eines seinen vollen Bereich durch« laufenden Eingangssignals in den in Flg. 1 als Blockschaltbild dargestellten Analog-Digltalwandler beginnt Jede Zelle in der Folge vor Abschluß einer digitalen Entscheidung durch die vorangehende Zelle auf die komplementären Differenzströme zu reagieren, so daß aufeinanderfolgende Ausgangssignale an den Ausgängen 7, 11» 15 und 23 den Bereich von der signifikantesten Ziffer am Ausgang 7 zu der am wenigsten signifikanten Ziffer am Ausgang 23 mit einer Geschwindigkeit von 7 Nanosekunden pro Bit durchlaufen. Durch Erhöhung der Anzahl von N - 1 Zellen zur Erzeugung eines Ausgangssignals mit N Bit wird eine erhöhte Auflösung bei reduzierter Wandlergeschwindigkeit erreicht.If an input signal running through its full range is fed into the in Flg. 1 as Each cell in the sequence begins before completion a digital decision by the preceding cell on the complementary differential currents to react so that successive output signals at the outputs 7, 11 »15 and 23 den Range from the most significant digit at output 7 to the least significant digit at the output 23 at a speed of Run through 7 nanoseconds per bit. By increasing the number of N-1 cells to generate an output signal with N bits results in an increased resolution with a reduced converter speed achieved.
Fig. 2 zeigt ein detaillierteres Blockschaltbild einer der vorbeschriebenen Wandlerzellen. Ea sei angenommen, daß dies die Wandlerzelle 5 ist und2 shows a more detailed block diagram of one of the converter cells described above. Ea be assume that this is the converter cell 5 and
709883/1075709883/1075
daß der über Klemmen 30 und 31 fließende Strom der komplementäre Differenzstrom I1, 1 - I1 ist. An die Eingangsleitungen ist eine Vergleichsstufe 33 angeschaltet, welche schaltet, wenn I1-I-I1 ist und dabei ein digitales Ausgangssignal am Ausgang 7 erzeugt. Die komplementären Differenzströme werden in einen Absolutwert-Verstärker 35 eingespeist, um komplementäre Absolutwert-Ströme zu erzeugen. Mit anderen Worten bedeutet dies, daß der Wert | 1 - I1 I gemäß Fig. 4 von seinem Maximum auf einen durch eine gestrichelte Linie gegebenen Mittelwert im mittleren Punktfeld und sodann wieder auf sein Maximum ansteigt, wenn das Analogsignal seinen Bereich von seinem Maximum zu seinem Minimum durchläuft. Gleichzeitig steigt der Strom I I1 } von seinem Minimum bis zum mittleren Punkt und fällt sodann auf sein Minimum zurück. Diese Absolutwert-Ströme werden durch einen Wert von (I110x - I-^n)A verschoben, wobei diese Werte durch Verschiebungs-Stromgeneratoren 37 und 39 erzeugt werden. Der daraus resultierende Effekt ist aus Fig. 4 ersichtlich. Da die verschobenen Absolutwert-Ströme an dieser Stelle genau gleich der Hälfte des Wertes sind, der als komplementärer Ausgangs-Rest-Differenzstrom erforderlich 1st, können die Werte durch einen Stromvervielfacher verdoppelt werden, welcher Teil des Verstärkers 35 oder ein getrennter Schaltkreis sein kann. Dieses verdoppelte Ausgangssignal wird sodann zu den komplementären Differenzströmen I2, 1 an Klemmen 41 und 43·that the current flowing through terminals 30 and 31 is the complementary differential current I 1 , 1 - I 1 . A comparison stage 33 is connected to the input lines, which switches when I 1 -II is 1 and thereby generates a digital output signal at output 7. The complementary differential currents are fed into an absolute value amplifier 35 in order to generate complementary absolute value currents. In other words, this means that the value | 1 - I 1 I according to FIG. 4 from its maximum to a mean value given by a dashed line in the middle point field and then rises again to its maximum when the analog signal passes through its range from its maximum to its minimum. At the same time, the current II 1 } rises from its minimum to the middle point and then falls back to its minimum. These absolute value currents are shifted by a value of (I 110x - I - ^ n ) A, which values are generated by displacement current generators 37 and 39. The effect resulting therefrom can be seen from FIG. 4. Since the shifted absolute value currents at this point are exactly equal to half the value that is required as the complementary output residual differential current, the values can be doubled by a current multiplier which can be part of the amplifier 35 or a separate circuit. This doubled output signal is then converted into the complementary differential currents I 2 , 1 at terminals 41 and 43
709883/1075709883/1075
Einzelheiten der Wandlerzelle sind in Fig. 3 dargestellt. Es wird hier wiederum die Wandlerzelle 5 ins Auge gefaßt, wobei oben bereits beschriebene Elemente mit gleichen Bezugszeichen versehen sind. Zur Bildung eines Differenzverstärkers sind die Emitter von Transistoren 50 und 52 über einen Widerstand 5** gekoppelt. An den Emitter des Transistors 50 ist eine Konstantstromquelle angekoppelt, während an den Emitter des Transistors 52 eine Konstantstromquelle 57 angekoppelt ist. Die Basis des Transistors 52 1st geerdet, über die Eingangsklemme 1 wird der Basis des Transistors 50 ein Analogsignal zugeführt. Die Schaltung ist so ausgelegt, daß ein größerer Prozentsatz des verfügbaren Emitterstroms durch den Transistor 52 fließt, wenn das Analogsignal seinen Minimalwert besitzt. Steigt das Analogsignal von seinem Minimalwert zu seinem Maximalwert an, so wird der Strom linear vom Transistor 52 in den Transistor 50 verschoben, bis der größere Prozentsatz des Stroms durch den Transistor 50 fließt. Auf diese Weise werden die komplementären Dlfferenzstrume I^ an der Klemme 30 und 1 - I1 an der Klemme 31 erzeugt. Diese Ströme können Jeden vorgegebenen Wert besitzen.Details of the converter cell are shown in FIG. The converter cell 5 is again envisaged here, elements already described above being provided with the same reference numerals. To form a differential amplifier, the emitters of transistors 50 and 52 are coupled via a resistor 5 **. A constant current source is coupled to the emitter of transistor 50, while a constant current source 57 is coupled to the emitter of transistor 52. The base of transistor 52 is grounded, and an analog signal is fed to the base of transistor 50 via input terminal 1. The circuit is designed so that a greater percentage of the available emitter current flows through transistor 52 when the analog signal is at its minimum value. If the analog signal increases from its minimum value to its maximum value, the current is shifted linearly from transistor 52 into transistor 50 until the greater percentage of the current flows through transistor 50. In this way, the complementary difference strums I ^ at the terminal 30 and 1 - I 1 at the terminal 31 are generated. These currents can have any given value.
Transistoren 61, 63, 65 und 67 bilden einen vlerquadranten Multiplikator (Gilbert-Zelle), wie er in der US-Patentschrift 3 689 752 beschrieben 1st. Die Transistoren 61 und 63 sind in Basisschaltung betrieben und erzeugen zur Schaltung der Verglelchsetufe 33 Spannungs-Transistors 61, 63, 65 and 67 form a four-quadrant multiplier (Gilbert cell), as described in U.S. Patent 3,689,752 1st. The transistors 61 and 63 are operated in common base and generate for Switching of the comparison stage 33 voltage
709883/1075709883/1075
signale an Widerständen 69 und 71. Die Emitter der Transistoren 65 und 67 liegen gemeinsam an einer Konstantstromquelle 73· Die in die Klemmen 30 und 31 fließenden komplementären Differenzströme werden daher an den Kollektoren der Transistoren 65 und 67 verdoppelt. Diese doppelten Stromwerte werden sodann in Absolutwert-Verstärkertransistoren 75, 77, 79 und 81 eingespeist.signals at resistors 69 and 71. The emitters of transistors 65 and 67 are common a constant current source 73 · The complementary differential currents flowing into terminals 30 and 31 are therefore doubled at the collectors of transistors 65 and 67. These double current values are then converted into absolute value amplifier transistors 75, 77, 79 and 81 fed in.
Der Absolutwert-Verstärker enthält ein erstes emittergekoppeltes Transistorpaar 75 und 77 sowie ein zweites emittergekoppeltes Transistorpaar 79 und 81. Die Basen der Transistoren 77 und 79 sind zusammengeschaltet und werden durch ein Vorspannungssignal vom Kollektor des Transistors 61 gesteuert. Entsprechend sind die Basen der Transistoren 75 und 81 miteinander verbunden und werden durch das Vorspannungssignal am Kollektor des Transistors 63 gesteuert. FUr die erste Hälfte des dynamischen Bereiches, wenn 1 - I1 größer als I1 ist, ist der Kollektor des Transistors 63 negativer als der Kollektor des Transistors 61. Daher sind die Transistoren 77 und 79 durchgeschaltet, während die Transistoren 75 und 81 gesperrt sind. Die doppelten Werte der Komplementärströme von den Kollektoren der Transistoren 65 und 67 fließen dann durch die Transistoren 77 und 79 zu den Ausgangsklemmen 41 und 43. In der zweiten Hälfte des dynamischen Bereiches, wenn I1 größer als 1 - I1 ist, sind die Transistoren 77 und 79 gesperrt, während die Transistoren 75 und 81 durchgeschaltet sind.The absolute value amplifier includes a first emitter-coupled transistor pair 75 and 77 and a second emitter-coupled transistor pair 79 and 81. The bases of transistors 77 and 79 are connected together and are controlled by a bias signal from the collector of transistor 61. Similarly, the bases of transistors 75 and 81 are connected together and controlled by the bias signal at the collector of transistor 63. For the first half of the dynamic range, when 1 - I 1 is greater than I 1 , the collector of transistor 63 is more negative than the collector of transistor 61. Therefore, transistors 77 and 79 are on, while transistors 75 and 81 are off . Double the values of the complementary currents from the collectors of transistors 65 and 67 then flow through transistors 77 and 79 to output terminals 41 and 43. In the second half of the dynamic range, when I 1 is greater than 1 - I 1 , the transistors are 77 and 79 blocked, while transistors 75 and 81 are turned on.
709883/ 1075709883/1075
Daher wird der zunehmende Strom vom Transistor 77 auf den Transistor 75 geschaltet, während der abnehmende Strom vom Transistor 79 auf den Transistor 81 geschaltet wird, was unter der Annahme gilt, daß das Analogsignal am Eingang 1 von seinem Minimalwert zu seinem Maximalwert zunimmt. Daraus ergibt sich der Effekt der Umschaltung der Polaritäten an den Ausgangsklemmen 41 und 43, so daß die Absolutwerte der komplementären EingangsstrUme erzeugt werden. Die Verschiebungs-Stromgeneratoren 37 und 39 verschieben die komplementären Ausgangsströme auf die nutzbaren Stromwerte i2 und 1 Die erforderliche Verschiebung ist gleich einem Viertel des gesamten dynamischen Bereiches, so daß die Stromwerte 1 - i2 und i2 für den Spannungsvergleich der nächsten Stufe komplementär sind.Therefore, the increasing current from transistor 77 is switched to transistor 75, while the decreasing current is switched from transistor 79 to transistor 81, assuming that the analog signal at input 1 increases from its minimum value to its maximum value. This results in the effect of switching the polarities at the output terminals 41 and 43, so that the absolute values of the complementary input currents are generated. The shift current generators 37 and 39 shift the complementary output currents to the usable current values i 2 and 1. The required shift is equal to a quarter of the total dynamic range, so that the current values 1 - i 2 and i 2 are complementary for the voltage comparison of the next stage .
Eine weitere Möglichkeit zur Erzeugung eines geeigneten Spannungsbereiches an den Widerständen 69 und 71 zur Schaltung der Vergleichsstufe 33 besteht darin, daß an Stelle der Verdopplung des Stroms die Größe der Widerstandswerte der Widerstände 69 und 71 für jede nachfolgende Stufe verdoppelt wird. Damit wird es nötig, daß die Widerstände 69 und 71 außen angeschaltet werden, wenn die Wandlerzellen als integrierte Schaltungen realisiert werden, wobei eine genaue Anpassung erforderlich ist.Another possibility for generating a suitable voltage range on the resistors 69 and 71 for switching the comparison stage 33 is that instead of doubling the Current doubles the magnitude of the resistance values of resistors 69 and 71 for each subsequent stage will. This makes it necessary that the resistors 69 and 71 are turned on externally when the converter cells can be implemented as integrated circuits, with a precise match is required.
Der erfindungsgemäße Analog-Digitalwandler enthält also eine Vielzahl von aufeinanderfolgenden Wandlerzellen· Dabei wird einem Differenzverstär-The analog-to-digital converter according to the invention contains i.e. a large number of consecutive converter cells
709883/1075709883/1075
ker ein Analogsignal zugeführt, der zur Ansteuerung der ersten Wandlerzelle in der Folge einen komplementären Steuerstrom erzeugt. Jede Wandlerzelle erzeugt als Punktion des Steuerstroms von der vorhergehenden Stufe einen komplementären Rest-Differenzstrom, so daS die analogen Signalströme zur Erzeugung von digitalen Wörtern durch die Stufenfolge geführt werden. Jede Wandlerzelle enthält eine Vergleichsstufe, deren Eingänge mit einem Paar von Eingangsleitungen verbunden sind, welche den komplementären Steuerstrom aufnehmen, so daß die jeweilige Vergleichsstufe geschaltet wird, wenn die Steuerströme gleich sind. Damit wird eine Änderung des Wertes des digitalen Ausgangssignals erzeugt. Gemäe einer bevorzugten AusfUhrungsform enthält jede Wandlerzelle weiterhin zur Erzeugung des Absolutwertes des Eingangs-Steuerstromes eine Absolutwertstufe, wobei der Absolutwert verdoppelt und verschoben wird, um einen Ausgangs-Restetrom zu erzeugen, welcher denselben dynamischen Gesamtamplitudenberelch wie der in die Zelle eingespeiste Steuerstrom besitzt. Die durch die Stromgeneratoren in der Schaltung erzeugten tatsächlichen Ströme können auf einen Wert eingestellt werden, welcher mit der Gesamtschaltung kompatibel 1st.ker an analog signal is supplied, which is used to control the first converter cell in the sequence a complementary Control current generated. Each converter cell generates as a puncture the control current from the previous one Stage a complementary residual differential current, so that the analog signal currents for generation are guided through the sequence of steps by digital words. Each converter cell contains a comparison stage, the inputs of which are connected to a pair of input lines which are complementary Pick up control current so that the respective comparison stage is switched when the control currents are the same. This creates a change in the value of the digital output signal. Gemäe According to a preferred embodiment, each converter cell also contains for generating the Absolute value of the input control current an absolute value stage, whereby the absolute value doubles and shifted to produce an output residual stream which is the same dynamic Total amplitude range like the control current fed into the cell. The ones by the power generators actual currents generated in the circuit can be set to a value which is compatible with the overall circuit.
709583/1075709583/1075
LeerseiteBlank page
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US70563376A | 1976-07-15 | 1976-07-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2731919A1 true DE2731919A1 (en) | 1978-01-19 |
Family
ID=24834313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772731919 Pending DE2731919A1 (en) | 1976-07-15 | 1977-07-14 | ANALOG-DIGITAL CONVERTER |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS5935530B2 (en) |
| DE (1) | DE2731919A1 (en) |
| FR (1) | FR2358785A1 (en) |
| NL (1) | NL7707875A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079827A (en) * | 1983-10-07 | 1985-05-07 | Matsushita Electric Ind Co Ltd | Cascade type ad converter |
| JPS6033738A (en) * | 1983-08-03 | 1985-02-21 | Matsushita Electric Ind Co Ltd | Cascade connection type analog-digital converter |
| JPH0831794B2 (en) * | 1989-02-28 | 1996-03-27 | 三菱電機株式会社 | Analog / digital conversion method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114257A (en) * | 1976-03-22 | 1977-09-24 | Nec Corp | Encoder device |
-
1977
- 1977-07-08 FR FR7721844A patent/FR2358785A1/en not_active Withdrawn
- 1977-07-14 JP JP52084619A patent/JPS5935530B2/en not_active Expired
- 1977-07-14 NL NL7707875A patent/NL7707875A/en not_active Application Discontinuation
- 1977-07-14 DE DE19772731919 patent/DE2731919A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5935530B2 (en) | 1984-08-29 |
| JPS5310257A (en) | 1978-01-30 |
| NL7707875A (en) | 1978-01-17 |
| FR2358785A1 (en) | 1978-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3311067A1 (en) | DIGITAL-ANALOG CONVERTER HIGH RESOLUTION CAPACITY | |
| DE2719471A1 (en) | TWO-STAGE CAPACITIVE ANALOG-DIGITAL AND DIGITAL-ANALOG CONVERTER | |
| DE2549626A1 (en) | ANALOG-DIGITAL CONVERTER | |
| DE2920934A1 (en) | BINARY ANALOG-DIGITAL CONVERTER | |
| DE19958049A1 (en) | D / A converter operating in analog current mode | |
| DE2007353B2 (en) | VERSATILE ADDING UNIT | |
| DE3129338A1 (en) | SIGNAL CONVERTER | |
| EP0319609B1 (en) | Digital-analog converter with cyclic control of current sources | |
| DE60122248T2 (en) | Current adding type D / A converter | |
| CH644233A5 (en) | Circuit for converting digital signals, especially pcm signals in these related analog signals, with an r-2r chain network. | |
| DE2520701C2 (en) | Analog-to-digital converter with Josephson contacts | |
| DE2129383B2 (en) | PULSE CODE MODULATOR WITH BEND CHARACTERISTIC AMPLITUDE CONVERTER | |
| DE2224140B2 (en) | Converter for converting the closure of one of several contacts into a corresponding serial bit code | |
| DE2731919A1 (en) | ANALOG-DIGITAL CONVERTER | |
| DE2116765C3 (en) | Circuit arrangement for converting an analog signal into a simultaneous digital signal | |
| DE2324692C2 (en) | Digital-to-analog converter | |
| CH636485A5 (en) | Signal generator for generating sinusoidal output signals with predetermined mutual phase angle, and use thereof as three-phase generator for calibrating electricity meters | |
| DE2802438A1 (en) | ANALOG-DIGITAL CONVERTER | |
| DE2451356A1 (en) | NONLINEAR DIGITAL-ANALOG CONVERTER | |
| DE1910493B2 (en) | D=A converter for PCM signals - has input register and switched resistor network producing bipolar analog signals directly | |
| DE1132968B (en) | Circuit for forming the íÀOr-Aberí function from two input signals | |
| DE3830044C1 (en) | Method and device for digitising an analog signal with an amplitude-dependent resolution | |
| DE2939990C2 (en) | ||
| DE2720980C3 (en) | Circuit for converting an analog signal into a digital signal | |
| DE2053042A1 (en) | Coding circuit for converting amplitude samples of analog signals into PCM signals with simultaneous compression |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| OHW | Rejection |