DE2718175C2

DE2718175C2 - Sample and hold circuit for a phase discriminator

Info

Publication number: DE2718175C2
Application number: DE19772718175
Authority: DE
Inventors: Dietrich 7911 Unterelchingen Kubetzko
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: AEG Mobile Communication GmbH
Priority date: 1977-04-23
Filing date: 1977-04-23
Publication date: 1983-12-15
Also published as: DE2718175A1

Description

Die Erfindung betrifft eine Abtast-Halte-Schaltung für einen Phasendiskriminator, mit Mitteln zur Erzeugung einer Sägezahnspannung mit gegenüber einem Referenzsignal gleicher Periode und Phase, wobei besagte Mittel über eine Reihenschaltung aus einem ersten und zweiten Schaher, die mittels 'Ar.es Scha'tsignals nach Maßgabe der Phasendifferenz zwischen dem Referenzsignal und einem mit diesem gleichfrequenten weiteren Signal durchgeschaltet bzw. gesperrt werden, mit einem Halte-Kondensator verbindbar sind, dem ein Verstärker mit hohem Eingangswiderstand, vorzugsweise ein Spannungsfolger, nachgeschaltet ist, der das demodulierte Ausgangssignal liefert. Ein Phasendiskriminator der eingangs genannten Art wird beispielsweise bei Anordnungen 7iir Frequenzaufberci'Mne für Sendebzw. Empfangszwecke benötigt. Eine derartige Anordnung ist z. B. in F i g. 1 dargestellt. Sie besteht aus einem piclikonstnntem Quarzoszillator 1 der Frequenz f_q. des.en Signale über einen Frequenzteiler 2 mit einem Teilcrfaktor M als Referenzsignal S] einem Phasendiskriminator 3 zugeführt wird. Das Ausgangssignal Landes Phasendiskriminn'.or'. 3 wird Ober einen Tiefpaß 4 einem spannungsgeMciierten Oszillator 5 (einem sog. VCO) als Regelgröße zugeleitet. Die Frequenz f— f_q - -jt- desThe invention relates to a sample-and-hold circuit for a phase discriminator, with means for generating a sawtooth voltage with the same period and phase as a reference signal, said means via a series connection of a first and second switch, which is controlled by means of 'Ar.es switch signal In accordance with the phase difference between the reference signal and another signal of the same frequency that are switched through or blocked, can be connected to a holding capacitor, which is followed by an amplifier with a high input resistance, preferably a voltage follower, which delivers the demodulated output signal. A phase discriminator of the type mentioned at the outset is used, for example, in arrangements 7iir frequency response for transmission and / or transmission. Reception purposes needed. Such an arrangement is z. B. in Fig. 1 shown. It consists of a piclikonstnntem crystal oscillator 1 of the frequency f _q . des.en signals are fed to a phase discriminator 3 via a frequency divider 2 with a dividing factor M as reference signal S]. The output signal Landes Phasendiskriminn'.or '. 3 is fed via a low-pass filter 4 to a voltage-controlled oscillator 5 (a so-called VCO) as a control variable. The frequency f _{- f q} - -jt- des

spannungsgesteuerten Oszillators 5 wird mitteis einer Regetschieife in der Weise auf dem gewünschten Wert gehalten, daß sein Ausgangssignal über einen Frequenzteiler 6 mit über einen Programmiereingang 6' einstellbarem Teilerfaktor N als Schaltsignal Sz dem Phasendiskriminator 3 zugeführt wird, in dem dieses bezüglich seiner Phasenlage mit dem ihm gleichfiequen-The voltage-controlled oscillator 5 is kept at the desired value by means of a Regetschieife in such a way that its output signal is fed to the phase discriminator 3 via a frequency divider 6 with a division factor N which can be set via a programming input 6 'as the switching signal Sz , in which the latter is fed to the phase discriminator 3 with respect to its phase position equal-

!0 ten Referenzsignal Ä verglichen wird. Die Erfindung betrifft eine Abtast-Halte-Schaltung, die bei einem derartigen Phasendiskriminator 3 mit Vorteil verwendbar ist. Der Phasendiskriminator 3 liefert ein analoges Ausgangssignal U_n, das der Phasendifferenz seiner beiden Eingangssignale Si und £> direkt proportional ist. Der ideale Phasendiskriminator liefert bei konstanter Phasendifferenz als Ausgangssignal eine reine Gleichspannung, die — wie erwähnt — der Phasendifferenz der beiden Eingangswechselspännungen proportional! 0 th reference signal Ä is compared. The invention relates to a sample-and-hold circuit which can be used with advantage in such a phase discriminator 3. The phase discriminator 3 supplies an analog output signal U _n which is directly proportional to the phase difference between its two input signals Si and £>. With a constant phase difference, the ideal phase discriminator supplies a pure DC voltage as the output signal, which - as mentioned - is proportional to the phase difference of the two input AC voltages

ist. Auf eine sprunghafte Änderung der Phasendifferenz erfolgt an seinem Ausgang unmittelbar, d. h. ohne Zeitverzögerung, ein entsprechender Sprung der Ausgangsgröße.is. A sudden change in the phase difference occurs immediately at its output, i.e. H. without Time delay, a corresponding jump in the output variable.

Der reale Phasendiskriminator ist dagegen mehr oder weniger unvollkommen. Sein Ausgangssigna! erscheint mit Verzögerung. Außer der gewünschten Gleichspannung enthält es noch unerwünschte Anteile der beiden Eingangssignale sowie deren Harmonische.
Der Erfindung liegt die Aufgabe zugrunde, eine Abtast-Halte-SchaJiiingder eingangs genannten Art für Phasendiskriminatoren zu schaffen, die einerseits ein Ausgangssignal mit möglichst hoher spektraler Reinheit liefert und die andererseits auch möglichst schnell ist.The real phase discriminator, on the other hand, is more or less imperfect. His initial signa! appears with a delay. In addition to the desired DC voltage, it also contains unwanted components of the two input signals and their harmonics.
The invention is based on the object of creating a sample-and-hold switch of the type mentioned at the beginning for phase discriminators, which on the one hand supplies an output signal with the highest possible spectral purity and on the other hand is also as fast as possible.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst.This object is achieved according to the invention.

daß der erste und zweite Schalter stets gemeinsam durchgeschaltet bzw. gesperrt werden und dazu ein dritter Schalter vorgesehen ist. der in der Weise angeordnet ist und der mittels eines zu dem Schaltsignal komplementären Schaltsign&ls din eingeschaltet bzw. gesperrt wird, daß den ersten Schalter im gesperrten Zustand passierende Wechselspannungskomponenten kurzgeschlossen sind, und daß zur Reduzierung der Einschwingzeit die Kapazität des Halte-Kondensators klein im Vergleich zur Kapazität eines Kondensators für die Erzeugung der Sägezahnspannung gewählt ist.that the first and second switches are always switched through or blocked together and a third switch is provided. which is arranged in such a way and which by means of a to the switching signal complementary switching sign & ls din switched on resp. it is blocked that the first switch in the blocked state passing AC voltage components are short-circuited, and that to reduce the settling time, the capacitance of the holding capacitor is selected to be small compared to the capacitance of a capacitor for generating the sawtooth voltage.

Eine besonders bevorzugte, weil für die Erhöhung des Störabstandes des Ausgangssignals bezüglich des Schaltsignals wichtige Ausgestaltungsform ist dadurch gegeben, daß der erste bis dritte Schalter jeweils als komplementär aufgebauter C-MOS-Schalter mit einem p-Kanal- und einem n-Kanal-MOS-Transistor ausgebildet sind und daß der erste und zweite Schalter mit dem Schaltsignal und der dritte Schalter mit dem komplementären Schaltsignal in der Weise beaufschlagt sind.A particularly preferred, because to increase the signal-to-noise ratio of the output signal with respect to the Switching signal important embodiment is given that the first to third switch each as Complementary C-MOS switch with a p-channel and an n-channel MOS transistor are and that the first and second switch with the switching signal and the third switch with the complementary Switching signal are applied in the way.

daß der p-Kanal- und der n-Kanal-MOS-Transistor des Schalters jeweils gegenphasig angesteuert sind, wodurch sich am Schalterausgang die gegenphasigen Ansteuersignale gerade kompensieren.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.that the p-channel and n-channel MOS transistors of the switch are each driven in phase opposition, as a result of which the drive signals in phase opposition are compensated for at the switch output.
An embodiment of the invention is shown in the drawing and is explained in more detail below.

Fig. 2 zeigt einen bekannten Abtast-Halte-Phasendiskriminator3(Elektronik. 1975. Heft 2,S.85-86).dem als Eingangssignale eine Sägezahnspannung U₁ und ein Schaltsignal 5> gleicher Frequenz zuführbar sind und an dessen Ausgang das Ausgangssignal U_m abnehmbar ist. Der zeitliche Verlauf der Signale U\, S2 und U_n, ist in Fig. 3 als Spannungsveriauf U(I) über der Zeit ι Fig. 2 shows a known sample-and-hold phase discriminator3 (Electronics. 1975. Heft 2, pp.85-86). The input signals are a sawtooth voltage U ₁ and a switching signal 5> the same frequency and the output signal U _{m at its output} is removable. The time profile of the signals U \, S2 and U _n is shown in Fig. 3 as a voltage profile U (I) over time ι

aufgetragen. Der Phasendiskriminator 3 weist als Schalter einen Feldeffekttransistor Tauf, der von dem pulsförmigen Schaltsignal S₂ (Abtastsignal) direkt gesteuert wird. Dem Schalter wird die Sägezahnspannung Ui zur Abtastung zugeführt Dem Schälter/Tist ein s Halte-Kondensator Ch nachgeschäjtet der. mit dem jeweiligen Abtastwert beaufschlagt wird. Die Spannung, am Halte-Kondensator Ch wird. über einen als Spannungsfolger SF ausgebildeten Verstärker mit hohem Eingangswiderstand auf den Ausgang' des Phasendiskriminators 3 gegeben. Der Eingangswiderstand des SpannungsfolgersSFist so groß gewählt, daß die Spannung am Halte-Kondensator Ch zwischen den einzelnen Abfragen (Abtastungen) konstant bleibt (ein Ladungsentzug durch den Spannungsfolger hätte sonst zur Folge, daß im Ausgangssignal eine Störspannung' mit der Frequenz der beiden Eingangssignale erscheint). Betrachten wir nun den Fall daß zwischen den Signalen Ui und S₂ keine Phasendifferenz besteht. Bei der Darstellung in F i g. 3 würde dann das schmale Schaltsignal S₂ mit dem Anfang der Sägezahnspannung Ui zusammenfallen. Der Schalter Twird also ganz kurz zu einem Zeitpunkt durchgeschaltet, zu dem die Sägezahnspannung U\ gerade den Spannungswert Null hat. Der Halte-Kondensator G/ speichert dann bis zur nächsten Abfrage den Abtastwert Null und gibt diesen über den Spannungsfolger SF auf den Ausgang weiter. Solange die Phasendifferenz Null bestehen bleibt, ergibt jede Abfrage den Wert Null, d.h. das Ausgangssignal U_m des Phasendiskriminators 3 ist dann gleich.Null.' Ändert sich die Phasendifferenz sprunghaft auf einen Wert ungleich Null, so wird bei den darauf folgenden Abfragen der Halte-Kondensator Ch auf den dieser Phasendifferenz entsprechenden Spannungswert. der Sägezahnspannung U\ aufgeladen- Wie groß die Anzahl m der dazu notwendigen Abfragen'ist (vgl. Fig.7). hängt von der Pulsbreite des Schaltsignals Si. dem Innenwiderstand der Quelle der Sägezahnspannung U\ und von der Kapazität des Halte-Kondensators Cn ab. Die Pulsbreite des Schaltsignals 52 ist möglichst klein gewählt, da während des Pulses die Sägezahnspannung U\ auf den Ausgang des Phasendiskriminators 3 durchgeschaltet ist (Störspannung!). Der Abtast-Halte-Phasendiskriminator gemäß F i g. 2 ist zwar — unter der Voraussejzung richtiger Dimensionierung der Schaltelemente — schnell, als großer Nachteil ist bei ihm jedoch die Tatsache anzusehen, daß die beiden Eingangssignale U\ und Si als Störsignal am Ausgang erscheinen, da ihre Ausgangsamplituden bezogen auf die Eingangsampiituden nur um bis zu 60 dB gedämpft so sind. Einer Verbesserung der Dämpfung stehen im wesentlichen zwei Tatsachen entgegen. Zum einen ist es die Kapazität Cs 1 des gesperrten Feldeffekt-Transistors T und zum anderen eine Kapazität Cs2 desselben Transistors, über die die Sägezahnspannung U\ und das Schaltsignal 52 auf den Halte-Kondensator C/igelangen. Fig.4 zeigt einen weiteren bekannten Phasendiskriminator 3 (Frequenz, 24 (1970), Heft 5, S. 131 -139) der sich von demjenigen gemäß F i g. 2 dadurch unterscheidet, daß bei ihm zwei in Serie geschaltete Schalter in Form eines ersten und eines zweiten Feldeffekttransistors Γι und 7j vorgesehen sind, zwischen denen ein Zwischenspeicher-Kondensator C/dem Halte-Kondensator Ch parallel geschaltet ist. Der erste Feldeffekttransistor 71 wird von den· Schaltsignal 52 direkt, der zweite »5 Feldeffekttransistor T₂ über einen Inverter / in der Weise angesteuert, daß beide Schalter zu keinem Zeitpunkt zugleich durchgeschaltet sind, sie werden vielmehr abwech'selrid..durchgeschaltet bzw,, gesperrt. Damit wird Erreich V d^aßciie.Sägezahnspannung U_{, zu keinem ZeijpunWt direlct auf deniialte-Kondensator Ch durchgeschaltet ist,,."wodurch der. Störabstand der Ausgangsspannüng ini Vergleich zum Störabstand des Phasendiskriminators. geinäß" Fig-2 um, etwa 2OdB angehoben wird. Die Kapazität C" bzw. C" des jeweils gesperrten Feldeffekttransistors 71 bzw. T₂ stört jedoch nach wie vor, weil über sie.die Sägezahnspannung auf den'Halte-Kondensator Cw und auf den Ausgang,des Phasendiskriminators gelangt. Auch der . störende Entlaß der Gate-Drain-Kapazität C" des Feldeffekttransistors T₂ bleibt bestehen, über den das invertierte Schaltsignal Sl auf den Halte-Kondensator Ch überkoppelt Der Phasendiskriminator gemäß F.i g. 4 weist zwar gegenüber demjenigen gemäß Fig.2 den Vorteil der höheren Störungsunterdrückung auf, durch die Verwendung ,des Zwischenspeicher-Kondensators Cz ist er jedoch wesentlich langsamer als letzterer.applied. Phasendis criminal or 3 has a field effect transistor Tauf as a switch, which is controlled directly by the pulse-shaped switching signal S ₂ (scanning signal). The sawtooth voltage Ui is fed to the switch for sampling. The switch / T is followed by a holding capacitor Ch . is applied with the respective sample value. The voltage across the holding capacitor Ch becomes. Given via an amplifier designed as a voltage follower SF with a high input resistance to the output 'of the phase discriminator 3. The input resistance of the voltage follower SF is chosen so that the voltage at the holding capacitor Ch remains constant between the individual scans (a charge withdrawal by the voltage follower would otherwise result in an interference voltage appearing in the output signal with the frequency of the two input signals) . Let us now consider the case that there is no phase difference between the signals Ui and S _2. In the illustration in FIG. 3, the narrow switching signal S ₂ would then coincide with the beginning of the sawtooth voltage Ui . The switch T is switched through very briefly at a point in time at which the sawtooth voltage U \ just has the voltage value zero. The holding capacitor G / then stores the sample zero until the next interrogation and passes this on to the output via the voltage follower SF. As long as the phase difference remains zero, every query results in the value zero, ie the output signal U _{m of} the phase discriminator 3 is then equal to zero. If the phase difference changes abruptly to a value not equal to zero, the holding capacitor Ch is set to the voltage value corresponding to this phase difference in the subsequent interrogations. the sawtooth voltage U \ charged - How large the number m of the necessary queries' is (see Fig. 7). depends on the pulse width of the switching signal Si. the internal resistance of the source of the sawtooth voltage U \ and the capacitance of the holding capacitor Cn . The pulse width of the switching signal 52 is selected to be as small as possible, since the sawtooth voltage U \ is switched through to the output of the phase discriminator 3 during the pulse (interference voltage!). The sample-and-hold phase discriminator according to FIG. 2 is fast - assuming correct dimensioning of the switching elements - but a major disadvantage with it is the fact that the two input signals U and Si appear as interference signals at the output, since their output amplitudes in relation to the input amplitudes are only up to 60 dB are attenuated like this. There are essentially two facts that stand in the way of improving the damping. On the one hand, it is the capacitance Cs 1 of the blocked field effect transistor T and, on the other hand, a capacitance Cs2 of the same transistor via which the sawtooth voltage U \ and the switching signal 52 reach the holding capacitor C / ig. FIG. 4 shows another known phase discriminator 3 (Frequency, 24 (1970), Issue 5, pp. 131-139) which differs from that according to FIG. 2 differs in that two series-connected switches in the form of a first and a second field effect transistor Γι and 7j are provided between which a buffer capacitor C / the holding capacitor Ch is connected in parallel. The first field effect transistor 71 is controlled by the switching signal 52 directly, the second field effect transistor T ₂ via an inverter / in such a way that the two switches are never switched through at the same time, rather they are switched through alternately. locked. This means that V d ^ as the sawtooth voltage U _{is not switched through to any point at any point directly to the old capacitor Ch "." will. The capacitance C "or C" of the respective blocked field effect transistor 71 or T ₂ , however, is still disturbing, because via them the sawtooth voltage reaches the hold capacitor Cw and the output of the phase discriminator. Also the . disturbing, Send the gate-drain capacitance C "field effect transistor T ₂ are composed of the remains through which the inverted switching signal Sl to the hold capacitor Ch overcoupled The phase discriminator in accordance g Fi. 4 although comprises opposite to that according to Figure 2 the advantage of the higher noise suppression however, due to the use of the intermediate storage capacitor Cz , it is much slower than the latter.

F i g. 5 zeigt eine Ausführungsform · ines erfindungsgemäßen Phasendiskriminators 3, der in sich die Vorteile der beiden vorgenannten Phasendiskriminatoren unter Vermeidung ihrer Nachteile vereint Er enthält eine Konstantstromquelle KS, die einen Kondensator Q zur Erzeugung einer Sägezahnspannung Ui speist Zur Erzeugung der Sägezahnspannung Ui wird der Kondensator Ci periodisch im Takt des Referenzsignals Si über einen von dem Referenzsignal gesteuerten Schalter K* entladen. Der zutliche Zusammenhang zwischen der Sägezahnspannung Ui und dem Referenzsignal St ist in den beiden oberen Diagrammen in F i g. 6 dargestellt. Referenzsignal Si und Sägezahnspannung Ui haben gleiche Periodendauer.F i g. 5 shows an embodiment · crystalline phase discriminator 3 according to the invention, which combines the advantages of the two above-mentioned phase detectors while avoiding their disadvantages It contains a constant current source CS, which is a capacitor Q to generate a sawtooth voltage Ui fed to produce the sawtooth voltage Ui the capacitor Ci periodically discharged in time with the reference signal Si via a switch K * controlled by the reference signal. The actual relationship between the sawtooth voltage Ui and the reference signal St is shown in the two upper diagrams in FIG. 6 shown. Reference signal Si and sawtooth voltage Ui have the same period duration.

Der Anfang des Sägezahnpulses fällt immer mit einem Puls des Referenzsignals Si zusammen. Wichtig ist, daß die — wie beim Phasendiskriminator naqh F i g. 4 — in Reihe geschalteten Schalter Ki und K2 im Unterschied, zur Anordnung nach Fig.4 von dem Schaltsignal S₂ stets gemeinsam durchgeschaltet und gesperrt werden und daß zwischen den beiden Schaltern Ki unjK₂\m Unterschied zur Anordnung gemäß Fig. 4 anstelle des Zwischenspeicher-Kondensators Cz ein Schalter Ks angeordnet ist. der von einen! zu dem Schaltsignal S₂ komplementären Schaltsignal S₂ zeitlich komplementär zu den beiden Schaltern K\ und K₂ durchgeschaltet und gesperrt wird, so daß die Schalter K\ und K₂ jeweils gerade gesperrt sind, wenn der Schalter Ks durchgeschaltet ist, und umgekehrt. Das Schaltsignal Sz für die Schalter K\ und K₂ und das komplementäre SchaUsignai S₂ für den Schaller K₃ sind in Fig.6 im dritten bzw, vierten Diagramm von oben dargestellt. Wie aus Fig.6 hervorgeht, werden die Schalte. K] und K₂ durch das Schaltsignal S2 zu einem Zeitpunkt, der der Phasendifferenz zwischen den Signalen Si und S₂ entspricht, kurzzeitig durchgeschaltet, wobei dann der Schalter Ks gerade durch das komplementäre Schaltsignal S₂ gesperrt ist, so daß in dem der Pulsbreik: des Schaltsignals S₂ entsprechenden Zeitraum der Halte-Kondensator Ch durch die Sägezahnspannung U\ auf den der jeweiligen Phasendifferenz entsprechenden Spannungswert aufgeladevi wird und am Ausgang des Phasendiskriminators das dazugehörige Ausgangssignal U_n, erscheint. Bei gesperrten Schaltern Am und K2 ist der Schalter Ks jeweils gerade durchgeschaltet, wodurch der Halte-Kondensator Cn weites'.gehend von den den Schalter K\ im gesperrten Zustand passierenden Wechselspannungskomponenten abgeschirmt ist. Bei geeigneter Wahl des Kapazitätsver-The beginning of the sawtooth pulse always coincides with a pulse of the reference signal Si. It is important that the - as with the phase discriminator naqh F i g. 4 - series-connected switch Ki and K2, in contrast, to the arrangement of Figure 4 of the switching signal S ₂ is always switched together and are locked and that between the two switches Ki unjK ₂ \ m contrast to the arrangement of Figure 4 instead of the buffer. -Capacitor Cz a switch Ks is arranged. that of one! to the switching signal S ₂ complementary switching signal S _{2 in} time complementary to the two switches K \ and K _{2 is switched} through and blocked, so that the switches K \ and K ₂ are blocked when the switch Ks is switched through, and vice versa. The switching signal Sz for the switches K \ and K ₂ and the complementary SchaUsignai S ₂ for the Schaller K ₃ are shown in Figure 6 in the third and fourth diagram from above. As can be seen from Fig.6, the switches. K] and K ₂ are briefly switched through by the switching signal S2 at a point in time which corresponds to the phase difference between the signals Si and S ₂ , the switch Ks then being blocked by the complementary switching signal S ₂ , so that the pulse gap: of the switching signal S ₂ , the holding capacitor Ch is charged by the sawtooth voltage U \ to the voltage value corresponding to the respective phase difference and the associated output signal U _n appears at the output of the phase discriminator. When the switches Am and K2 are blocked, the switch Ks is just switched through, so that the holding capacitor Cn is shielded from the AC voltage components that pass through the switch K \ in the blocked state. With a suitable choice of capacity

hältnisses Qi Cn — die Kapazität des Halte-Kondensators Cn sollte im Vergleich zu der Kapazität des Kondensators C\ für die Sägezahnerzeugung möglichst klein gewählt werden — umi genügend kleiner Zeitkonstante der Schaltung bestehend aus der Summe der Durchlaßwiderstände der (durchgeschalteten) Schalter Ki und K₂ und dem Halte-Kondensator Cw wird der der aktuellen Phasendifferenz zukommende Spannungswert U_n, praktisch bereits nach einer Abfrage erreicht. Die Störkapazitäten C_K ι und C_K2 der gesperrten Schalter Ki und K₂ wirken sich nicht mehr negativ aus, da der dann durchgeschaltete Schalter K₃ die Übertragung der Sägezahnspannung U\ auf den Halte-Kondensator Ch verhindert. Wirksam bleibt nur noch die Störkapazität Ck \i der Gesamtreihenschaltung der (gesperrten) Schalter K, und K₂, deren Betrag allerdings so gering ist, daß sie nahezu ohne Einfluß auf den Störabstand bleibt. Wichtig ist auch die Tatsache, daß bei den als Schalter K\ bis K* vorzugsweise verwendeten C-MOS-Schaltern — auf die später in Verbindung mit Fig.8 näher eingegangen wird — das Schaltsignal S₂ (bzw. das komplementäre Schaltsignal S₂) infolge der gegenphasigen Ansteuerung des p-Kanal- und des n-Kanal-MOS-Transistors des C-MOS-Schalters am Schaltcrausgang nicht mehr erscheint. Mit der erfindungsgemäßen Abtast-Halte-Schaltung läßt sich eine Unterdrückung der Signale Si (bzw. Ui) und 52 von 9OdB erreichen. Auf eine sprunghafte Änderung der Phasendifferenz zwischen den Eingangssignalen Si und S₂ folgt praktisch bereits nach einer Abfrage, d. h. nach einer Abtastung, das zugehörige Ausgangssignal U_n, am Ausgang des Phasendiskriminators.ratio Qi Cn - the capacitance of the holding capacitor Cn should be chosen as small as possible in comparison to the capacitance of the capacitor C \ for sawtooth generation - so that the time constant of the circuit is sufficiently small, consisting of the sum of the forward resistances of the (connected) switches Ki and K ₂ and the voltage value U _{n associated with} the current phase difference is practically already reached after an interrogation in the holding capacitor Cw. The interference capacitances C _K ι and C _{K2 of} the blocked switches Ki and K ₂ no longer have a negative effect, since the then switched through switch K ₃ prevents the transfer of the sawtooth voltage U \ to the holding capacitor Ch. Only the interference capacitance Ck \ i of the total series connection of the (blocked) switches K ₁ and K 2 remains effective, the amount of which is so small that it has almost no effect on the signal-to-noise ratio. Also important is the fact that in the C-MOS switches preferably used as switches K \ to K * - which will be discussed in more detail later in connection with FIG. 8 - the switching signal S ₂ (or the complementary switching signal S ₂ ) as a result of the antiphase control of the p-channel and n-channel MOS transistors of the C-MOS switch at the switching output no longer appears. With the sample-and-hold circuit according to the invention, the signals Si (or Ui) and 52 of 90DB can be suppressed. A sudden change in the phase difference between the input signals Si and S ₂ is practically followed by the associated output signal U _n at the output of the phase discriminator after an interrogation, ie after a scan.

Wie bereits erwähnt, wird bei der erfindungsgemäßen Abtast-Halte-Schaltung bei einer sprunghaften Änderung der Phasendifferenz zwischen den beiden Eingangssignalen Si und 5; das zugehörige Ausgangssigna!As already mentioned, in the case of the sample-and-hold circuit according to the invention, in the event of a sudden change in the phase difference between the two input signals Si and 5; the corresponding output signa!

U_n, am Ausgang des Phasendiskriminators bereits praktisch nach einer Abfrage erreicht. In I ' . ^: ·
Verhältnis das Ausgangssignal U_n, nach der 111 1 ii Abfrage und das Auseangssignn! Um η;κ ii im·.·\.:i .v vielen Abfragen dargestellt in Abhängigkeit von dor Anzahl m der Abfragen. Es ergibt sich eine :i .vrnpt-v.ische Annäherung von {/»an U<*> mit steigendem /;.'. lj;'s Verhältnis U_nJUc läßt sich in seiner Abhängigkeit von der Zahl m durch folgende Formel zum
bringen: U _n , already practically reached at the output of the phase discriminator after a query. In I '. ^: ·
Ratio of the output signal U _n , after the 111 1 ii query and the Auseangssignn! To η; κ ii in the ·. · \ .: i .v many queries shown as a function of the number m of queries. The result is a: i .vrnpt-v.ic approximation of {/ »to U <*> with increasing / ;. '. lj; 's ratio U _n JUc can be expressed in its dependence on the number m by the following formula:
bring:

«■"■«■" ■

wobei C//die Kapazität des Halte-Kondensators »1:ic!
die Kapazität des Kondensators für die Sägczahnfiv.c.igung sind. Der Formel laß; sich entnehmen, daß der (näherungsweise) richtige wert des Ausgangssignals Ij',,, um so schneller, d. h. mit um so weniger Abfragen, erreicht wird, je kleiner die Kapazität des Halte-Kondensators gegenüber derjenigen des Kondensators liir die Sägezahnerzeugung gewählt ist.where C // is the capacitance of the holding capacitor »1: ic!
are the capacitance of the capacitor for sawtooth fiv.c.igung. Let the formula; It can be seen that the (approximately) correct value of the output signal Ij ',,, is reached the faster, ie with the fewer interrogations, the smaller the capacitance of the holding capacitor is selected compared to that of the capacitor li for the sawtooth generation.

Fig.8 zeigt ein Beispiel für einen als Schalter K; bis K< vorzugsweise verwendeten C-fvIOS-Schaiier mit einem Eingang E, einem Ausgang A und einem Eingang S für das Schaltsignal. Der Schalter weist einen p-Kanal- und eiiurn n-Kanal-MOS-Transistor auf. Der n-Kanal-MOS-Transistor wird von dem Schaltsignal direkt angesteuert, während der p-Kanal-MOS-Transisior von dem mittels eines inverters / invertierten Schaltsignal, d. h. gegenphasig zu dem n-Kanal-MOS-Transistor. geschaltet wird. Infolgedessen löschen sich die über die Kapazitäten C_p und C_n der Transistoren überkoppelnden Spannungen (Schaltsignal und invertiertes Schaltsignal) gerade gegenseitig aus. so daß das Schaltsignal am Ausgang A des Schahers nicht erscheint.Fig. 8 shows an example of a switch K; to K < preferably used C-fvIOS-Schaiier with an input E, an output A and an input S for the switching signal. The switch has a p-channel and an n-channel MOS transistor. The n-channel MOS transistor is driven directly by the switching signal, while the p-channel MOS transistor is controlled by the switching signal by means of an inverter / inverted, ie in phase opposition to the n-channel MOS transistor. is switched. As a result, the voltages (switching signal and inverted switching signal) which are coupled over via the capacitances C _p and C _{n of the transistors cancel each other out.} so that the switching signal does not appear at output A of the Shah.

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims

Patent claims:

t. Sample-and-hold circuit for a phase discriminator, with means for generating a sawtooth voltage with the same period and phase as compared to a reference signal, said means via a series connection of a first and second switch, which by means of a switching signal in accordance with the phase difference between the reference signal and a are switched through or blocked with this same-frequency further signal, can be connected to a holding capacitor, which is followed by an amplifier with a high input resistance, preferably a voltage follower, which supplies the demodulated output signal, characterized in that the first and second switch ( K \ and Kt) are always switched through or blocked together and a third switch (Kj) is provided for this purpose, which is arranged and which is switched through or blocked by means of a switching signal (S2) complementary to the switching signal (&>) that the first switch (Ki) is in the locked state and passing AC voltage components are short-circuited, and that, in order to reduce the settling time, the capacitance of the holding capacitor (Ch) is selected to be small compared to the capacitance of a capacitor (Ci) for generating the sawtooth voltage.

2. sampling i'.alte circuit according to claim 1, characterized. that the first to third switches (K \ to Ki) are each designed as complementary C-MOS switches in a p-channel and an n-channel MOS transistor, and that the first and second switches (Kt and Κ ?) with the switching signal (S2) and the third switch (Ki) with the complementary switching signal (57) are applied in such a way that the p-channel and n-channel MOS transistors of the switch are each driven in phase opposition.