DE2653716B2

DE2653716B2 - modem

Info

Publication number: DE2653716B2
Application number: DE2653716A
Authority: DE
Inventors: David Nathan Middletown Sherman; Shiv Prakash Lakewood Verma
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-11-26
Filing date: 1976-11-26
Publication date: 1980-06-04
Also published as: IL50965A; IL50965A0; DE2653716C3; BE848693A; FR2333298B1; EG13506A; ES453682A1; SE428252B; DE2653716A1; CA1075364A; JPS5266347A; NL7613032A; SE7612842L; GB1523049A; FR2333298A1

Description

Die Erfindung betrifft ein Modem zur Einschaltung zwischen einer Übertragungsstrecke und einer Vielzahl w von digitalen Datenendeinrichtungen (Terminals), mit einem digitalen Datenverarbeiter zur Durchführung aller Funktionen eines Modems einer ersten Art und Schaltungen zur sequentiellen Anschaltung des Modems an jede der Datenendeinrichtungen. ">"> The invention relates to a modem for switching between a transmission link and a plurality of digital data terminals, with a digital data processor for performing all functions of a modem of a first type and circuits for sequentially connecting the modem to each of the data terminals. ">">

Mit der Einführung von Digitalrechnern hat sich die Notwendigkeit einer digitalen Nachrichtenübertragung zwischen entfernt voneinander angeordneten Rechnern ergeben. Dieser Bedarf is» meistens durch Verwendung bestehender Netzwerke mit analogen Sprachband-Ka- <> <· nälen gedeckt worden, die für Sprachübertragungszwecke benutzt werden, also das Fernsprechnetz. Zur Übertragung von Digitalsignalen über solche Analogkanäle ist es erforderlich, die Digitalsignale so abzuwandeln, daß sie in die zulässige Bandbreite passen, um ^hr> empfangsseitig die Digitalsignale wieder herzustellen. Zu diesem Zweck werden die Digitalsignale auf ein sprachfrequentes Trägersignal moduliert und nach tier Übertragung zur Wiedergewinnung der ursprünglichen Digitaldaten demoduliert Eine digitale Datenübertragungsanordnung oder ein Datengerät, das die vorgenannten Operationen ausführen kann, wird auch als Modem (Modulator-Demodulator) bezeichnet Es ist auch ein Modem bekannt (Elektrotechnik 57,1975, Seite 42), mit dem sich alle üblichen Modulationsarten, allerdings nicht gleichzeitig, durchführen lassen. Damit kann dieser Modem abwechselnd in verschiedenen Modulationsarten betrieben werden.With the advent of digital computers, there has been a need for digital messaging between remote computers. This need has mostly been met by using existing networks with analog voice band channels that are used for voice transmission purposes, that is, the telephone network. For transmitting digital signals over analog channels such it is necessary to modify the digital signals so that they fit into the allowable bandwidth, the receiving end to produce ^hr> the digital signals. For this purpose, the digital signals are modulated onto a voice-frequency carrier signal and, after transmission, demodulated to recover the original digital data.A digital data transmission system or a data device that can carry out the aforementioned operations is also known as a modem (modulator-demodulator) It is also a modem known (Elektrotechnik 57, 1975, page 42), with which all common types of modulation can be carried out, but not at the same time. This means that this modem can be operated alternately in different types of modulation.

Benutzer solcher Modems benötigen häufig mehrere Datengeräte, die jeweils unterschiedliche Eigenschaften besitzen. Zur Erfüllung dieser Bedürfnisse installiert man heute jeweils die erforderlichen Typen von Datengeräten. Das bedeutet jedoch eine beträchtliche Investition für den Benutzer. Außerdem ergibt es sich häufig, daß die Anforderungen des Benutzers sich von Zeit zu Zeit ändern, beispielsweise, um die Übertragungsmöglichkeiten zu verbessern. Das wiederum macht die Mühe und den Aufwand eines Austausches der vorhandenen Datengeräte gegen die gewünschten erforderlich.Users of such modems often require multiple data devices, each with different properties own. In order to meet these needs, the required types of are installed today Data devices. However, this means a considerable investment for the user. Besides, it arises often that the requirements of the user change from time to time, for example with regard to the transmission possibilities to improve. This in turn makes the effort and expense of swapping the existing data devices for the desired ones necessary.

In der US-PS 36 49 759 ist eine Schaltungsanordnung beschrieben, welche die Funktionen mehr als eines Datengerätes gleichzeitig erfüllen kann. Dies wird durch Anschaltung eines Steuerprczessors hoher Arbeitsgeschwindigkeit an aufeinanderfolgende Date.!anschlüsse und Durchführung der Funktionen eines Datengerätes für jeden Anschluß erreicht Bei der bekannten Schaltungsanordnung sind jedoch alle simulierten Datengeräte von gleicher Art. Für eine größere Flexibilität ergibt sich demgemäß ein Bedarf nach einem universellen Datengerät, das die Funktionen einer Vielzahl von Datengeräten erfüllen und so umgeordnet werden kann, daß sich jeweils die speziellen Eigenschaften irgendeines gewünschten Datengerätes ergeben.In US-PS 36 49 759 a circuit arrangement is described which the functions of more than one Data device can meet at the same time. This is achieved by connecting a high-speed control processor to successive data connections and implementation of the functions of a data device achieved for each connection In the known circuit arrangement, however, all are simulated Data devices of the same type. Accordingly, there is a need for one for greater flexibility universal data device that fulfills the functions of a large number of data devices and so rearranged can be that each result in the special properties of any desired data device.

Der Erfindung liegt die Aufgabe zugrunde, ein universelles Datengerät (Modem) zu schaffen, das die Funktionen einer Vielzahl von Datengeräten gleichzeitig erfüllen und so umgeordnet werden kann, daß sich jeweils die speziellen Eigenschaften eines gewünschten Datengerätes ergeben.The invention is based on the object of creating a universal data device (modem) that the Fulfill functions of a large number of data devices at the same time and can be rearranged in such a way that each result in the special properties of a desired data device.

Zur Lösung dieser Aufgabe geht die Erfindung aus von einer Anordnung der eingangs genannten Art und besteht darin, daß der Datenverarbeiter so ausgelegt ist, daß er alle Funktionen des Modems der ersten Art, z. B. asynchron, FM, und gleichzeitig alle Funktionen eines Modems einer zweiten Art, z. B. synchron, PM, automatischer Dämpfungsausgleich, ausführt, daß die an bestimmten Datenendeinrichtungen auftretenden Datensignale eine Verarbeitung durch das Modem der ersten Art erfordern, und daß die an anderen Datenendeinrichtungen auftretenden Datensignale gleichzeitig eine Verarbeitung durch das Modem der zweiten Art erfordern.To solve this problem, the invention is based on an arrangement of the type and type mentioned at the beginning is that the data processor is designed to perform all the functions of the modem of the first type, e.g. B. asynchronous, FM, and at the same time all the functions of a modem of a second type, e.g. B. synchronous, PM, automatic attenuation compensation, executes that the data signals occurring at certain data terminal equipment require processing by the modem of the first type and that on others Data signals occurring at the same time a processing by the modem of the data terminal equipment second kind.

Die Erfindung soll nachfolgend anhand der Figuren erläutert werden- Es zeigtThe invention is to be explained below with reference to the figures. It shows

F i g. 1 das Blockschaltbild eines universellen Datengeräts, F i g. 1 the block diagram of a universal data device,

Fig.2 dient zur Erläuterung der Zusammenarbeit zwischen dem Datengerät und mehreren Datenanschlüssen, Fig. 2 serves to explain the cooperation between the data device and several data connections,

F i g. 3 eine Abänderung der F i g. 2 durch Verdoppelung der Zeilen 60 und 70 mit den Signalen, die von dem zyklischen Prozessor und dem ersten Datenanschluß erzeugt werden, undF i g. 3 an amendment to FIG. 2 by doubling lines 60 and 70 with the signals from the cyclic processor and the first data connection are generated, and

F i g. 4 eine weitere Aufgliederung des Blockschaltbildes nach Fig. 1.F i g. 4 shows a further breakdown of the block diagram according to FIG. 1.

In dem Blockschaltbild nach F i g. 1 ist ein universeller Datenverarbeiter 10 vorgesehen, der entsprechend dem Grundgedanken der Erfindung ausgelegt ist. Der Datenverarbeiter 10 wird im wesentlicher» durch einen zyklischen Prozessor 100 und einen arithmetischen ί Prozessor 200 hoher Geschwindigkeit gebildet Der Prozessor 100 enthält unter anderem einen veränderbaren Speicher, in den die Struktur des Datengerätes definierende Parameter eingeschrieben sind. Diese Parameter definieren die Anzahl und die Typen der Datengeräte, die der Datenverarbeiter gemäß F i g. 1 simulieren soll, die Prioritäten der verschiedenen Datengeräte und andere spezieile Merkmale, die gegebenenfalls gewünscht werden. Die Parameter zur Definition der Struktur werden über eine Signalsammeileitung 101 in den veränderbaren Speicher des Prozessors 100 eingeschrieben. Das kann im Herstellerwerk, durch Änderung beim Benutzer oder durch einen Fernzugriff des Datengerätes geschehen. Dar zyklische Prozessor 100 enthält weitere Speicher, die Informatio- .?(> nen bezüglich der speziellen Berechnungen aufnehmen, die der Prozessor 100 hoher Geschwindigkeit durchführen muß, sowie die spezielle Reihenfolge der erforderlichen Berechnungen. Die in den Speichern des Prozessors 100 enthaltenen Informationen werden von 2-> dem Prozessor 100 zur Steuerung der Operationen des Prozessors 200 hoher Geschwindigkeit benutzt. Diese Steuerung erfolgt über die Befehlssammelleitung 110.In the block diagram according to FIG. 1, a universal data processor 10 is provided, which is designed according to the basic idea of the invention. The data processor 10 is essentially formed by a cyclic processor 100 and a high-speed arithmetic processor 200. The processor 100 contains, among other things, a changeable memory in which the parameters defining the structure of the data device are written. These parameters define the number and types of data devices that the data processor according to FIG. 1 is designed to simulate the priorities of the various data devices and other special features that may be desired. The parameters for defining the structure are written into the changeable memory of the processor 100 via a signal bus 101 . This can be done in the manufacturer's works, by making changes to the user or by remote access to the data device. The cyclic processor 100 contains additional memories which hold information relating to the specific calculations that the high-speed processor 100 must perform, as well as the specific order of the calculations required. The information contained in the memories of the processor 100 is taken from 2-> The processor 100 is used to control the operations of the high speed processor 200. This control is provided through the command bus 110.

Der Prozessor 200 enthält eine arithmetische Logikeinheit, einen Multiplizierer, einen Festwertspei- jo eher (ROM) mit einer Sinus-Nachschlagtabelle und einen Speicher oder eine Vielzahl von Registern, die einen Kurzzeitspeicher bilden. Der Prozessor 200 führt alle Logik-, Verzögerungs- und Arithmetik-Operationen durch, die zur Verwirklichung der Modulations- und r> Dcmodulationsfunktionen erforderlich sind.The processor 200 contains an arithmetic logic unit, a multiplier, a read-only memory (ROM) with a sine look-up table and a memory or a plurality of registers which form a short-term memory. Processor 200 performs all of the logic, delay, and arithmetic operations necessary to accomplish the modulation and r> dcmodulation functions.

Zusäthlich zu den Modulations- und Demodulationsfunktionen führt der Prozessor 200 alle anderen Signalmanipulationen des Datengerätes durch, beispielsweise eine Anpassung, Filterung, Formatbildung digitaler Daten und weitere Funktionen.In addition to the modulation and demodulation functions, the processor 200 carries out all other signal manipulations of the data device, for example an adaptation, filtering, formatting of digital data and other functions.

Die dem Prozessor 200 zugeführten Signale entstehen entweder in einem digitalen Pufferprozessor 300 oder in einem analogen Pufferprozessor 400. Der digitale Pufferprozessor 300 nimmt Digitalsignale von ·τ> Datenendeinrichtungen 700 auf und überträgt die in geeigneter Weise zusammengestellten Signale zum Prozessor 200. Der Schaltungsblock 700 kann eine einzelne Datenendeinrichtung oder eine Vielzahl von Datenendeinrichtungen umfassen. Auf entsprechende w Weise nimmt der analoge Pufferprozessor 400 Digitalsignale vom Prozessor 200 auf und gibt entsprechende Analogsignale zur Übertragungsstrecke 800. Außerdem nimmt der Prozessor 400 Analogsignale von der Übercragungsstrecke 800 auf und gibt entsprechende « Digitalsignale zum Prozessor 200. Der Prozessor 300 enthält Register zur Speicherung und Übertragung von Datensignalen zwischen dem Prozessor 200 und den Datenendeinrichtungen 700. Der Prozessor 400 enthält einen Analog-Digitalwandler, dem in manchen Fällen mi eine Steuerschaltung zur adaptiven Verstärkungseinstellung vorgeschaltet ist, ferner einen Digital-Analogwandler, gefolgt von einem analogen Tiefpaßfilter und Pufferregister für den Digital-Analog- und den Analog-Digitalwandler. In Ergänzung des Digital-Prozessors fc^r> 300 stellt ein Leitungssteuer-Prozessor 500 eine Signalgabe- und Steuerschnittstelle zwischen den Datenendeinrichtungen 700 und den Datengeräten gemäß F i g. 1 dar. Beispielsweise nimmt der Prozessor 500 »Sendeanforderungstt-Signale von allen Datenanschlüssen im Terminal 700 auf, informiert den zyklischen Prozessor 100 über solche Anforderungen und sendet auf Kommando vom Prozessor 5O0 (dieses Kommando wird aufgrund entsprechender Signale der Datenendeinrichtungen 700 erzeugt) »Fertig-zum-Senden«-Signale zu den anfordernden Datenanschlüssen. Auf entsprechende Weise nimmt der Prozessor 500 Anzeigen von Datenanschlüssen im Terminal 700 auf, um bereit für ankommende Daten zu sein, und antwortet durch »Bereit«-Signale, die zurück zu den anfordernden Datenanschlüssen gegeben werden.The signals fed to the processor 200 arise either in a digital buffer processor 300 or in an analog buffer processor 400. The digital buffer processor 300 receives digital signals from data terminal devices 700 and transmits the appropriately compiled signals to the processor 200 comprise single data terminal equipment or a plurality of data terminal equipment. In a corresponding manner, the analog buffer processor 400 receives digital signals from the processor 200 and outputs corresponding analog signals to the transmission link 800. In addition, the processor 400 receives analog signals from the transmission link 800 and outputs corresponding digital signals to the processor 200. The processor 300 contains registers for storage and Transmission of data signals between the processor 200 and the data terminal equipment 700. The processor 400 contains an analog-to-digital converter, which in some cases is preceded by a control circuit for adaptive gain adjustment, and a digital-to-analog converter, followed by an analog low-pass filter and buffer register for the digital -Analog and the analog-to-digital converter. In addition to the digital processor fc ^r > 300, a line control processor 500 provides a signaling and control interface between the data terminal devices 700 and the data devices according to FIG. 1. For example, the processor 500 picks up "Send requeststt signals from all data connections in the terminal 700 , informs the cyclic processor 100 of such requests and sends on command from the processor 500 (this command is generated on the basis of corresponding signals from the data terminal devices 700 )" Done- to send "signals to the requesting data ports. Similarly, processor 500 receives indications of data ports in terminal 700 to be ready for incoming data and responds with "ready" signals which are passed back to the requesting data ports.

Die gesamte Zeitsteuerung der Prozessoren 100,200, 300, 400 und 500 wird durch die Zeitsteuerungseinrichtung 600 übernommen. Diese Einrichtung liefert die verschiedenen Synchronisationstaktsignale, die erforderlich sind. Alle von der Einrichtung 600 erzeugten Taktsignale werden in Form von Bruchteilen einer einzigen vorbestimmten Frequenz abgeleitet, die innerhalb der Einrichtung 600 erzeugt wird.The entire timing of the processors 100, 200, 300, 400 and 500 is taken over by the timing device 600. This facility provides the various synchronization clock signals that are required. All of the clock signals generated by the device 600 are derived in the form of fractions of a single predetermined frequency that is generated within the device 600.

Digitale Datenanschlüsse, die für einen Betrieb zusammen mit bestehenden Datengeräten geeignet sind, erzeugen Bit-Ströme mit logischen »0«- und »1 «-Signalen. Diese Bit-Ströme werden gelegentlich als »Digitalsignal«, »Gleichstromsignal« oder »Grundbandsignal« bezeichnet. Manche Datenanschlüsse erzeugen zusätzlich zu dem Digitalsignal einen Synchronisationstakt und benötigen einen solchen Takt für den Empfang von Digitalsignalen. Man sagt, daß solche Datenanschlüsse synchron senden und empfangen. Andere Datengeräte senden und empfangen asynchron.Digital data connections that are suitable for operation with existing data devices generate bit streams with logical "0" and "1" signals. These bitstreams are sometimes called "Digital signal", "DC signal" or "baseband signal". Some create data connections a synchronization clock in addition to the digital signal and require such a clock for the Reception of digital signals. It is said that such data connections transmit and receive synchronously. Other data devices send and receive asynchronously.

In den meisten Datengeräten wird das ankommende Digitalsignal in Gruppen von Bits unterteilt, wobei jede Gruppe ein Symbol oder ein Baud definiert. Die Symbole werden innerhalb des Datengerätes verarbeitet und über das Übertragungsmedium mit einer Rate übertragen, die proportional der Bitstromrate (genannt »Bit-Rate«) und der Anzahl von Bits je Symbol (genannt »Symbol-Rate« oder »Baud-Rate«) ist. Die Einheit Hertz Hz gibt die Häufigkeit für das Auftreten an, beispielsweise bedeutet eine Bitrate von 2400 Hz 2400 Bits je Sekunde.In most data devices, the incoming digital signal is divided into groups of bits, each with Group defines a symbol or a baud. The symbols are processed within the data device and transmitted over the transmission medium at a rate proportional to the bit stream rate (called "Bit rate") and the number of bits per symbol (called "symbol rate" or "baud rate"). The unit Hertz Hz indicates the frequency of occurrence, for example a bit rate of 2400 Hz means 2400 Bits per second.

Für eine digitale Verarbeitung im Datengerät müssen die ankommenden Symbole vor der Verarbeitung abgetastet werden. Es ist zweckmäßig, eine Abtastrate oder einen Abtasttakt zu wählen, der ein ganzzahliges Vielfaches der erwarteten Baud-Raten für die ankommenden Daten ist. Außerdem wird für eine digitale Verarbeitung ein hochfrequenter Haupttakt erforderlich, um die verschiedenen Grundoperationen im zyklischen Prozessor und im arithmetischen Prozessor zu synchronisieren. Dieser Takt muß eine wesentlich höhere Frequenz als der Abtasttakt haben, so daß eine genügende Anzahl von Operationen durchgeführt werden kann. Eine Taktfrequenz von beispielsweise 12 MHz ist keine zu hohe Frequenz, wenn die Kompliziertheit der erforderlichen Aufgaben des Datengerätes und der Stand der Technik bei integrierten Schaltungen in Betracht gezogen wird.For digital processing in the data device, the incoming symbols must be processed before are scanned. It is expedient to choose a sampling rate or a sampling clock that is an integer Is a multiple of the expected baud rates for the incoming data. It is also used for a digital Processing a high-frequency master clock required to carry out the various basic operations in the cyclic processor and in the arithmetic processor. This tact must be an essential higher in frequency than the sampling clock so that a sufficient number of operations are performed can be. A clock frequency of 12 MHz, for example, is not too high a frequency given the complexity the required tasks of the data device and the state of the art for integrated circuits in Is considered.

Bei der Auslegung der Zeitsteuerung für ein universelles Datengerät nach der Erfindung lassen sich zwu grundsätzliche Takt-Schemata verwenden, nämlich ein fester Haupttakt oder ein variabler Haupttakt. Der variable Takt kann zwar zu einer Verringerung der verschiedenen Frequenzteiler-Anforderungen führen und die Möglichkeiten zur Behandlung unterschiedlicher Baud-Raten erhöhen, aber ein fester Takt bietetWhen designing the timing for a universal data device according to the invention, Use two basic clock schemes, namely a fixed master clock or a variable master clock. The variable clock can lead to a reduction in the various frequency divider requirements and increase the possibilities for handling different baud rates, but offers a fixed clock rate

einige prinzipielle Vereinfachungen. Für das hier beschriebene Ausführungsbeispiel wird daher ein fester Grundtakt von 12 MHz gewählt. Außerdem wird bei dem beschriebenen Ausführungsbeispiel dem universellen Datengerät die Möglichkeit gegeben, gleichzeitig acht Datenanschlüsse mit einer internen »Rahmen«- Frequenz von 7500 Hz zu bedienen. Ein »Rahmen« ist diejenige Zeitspanne, in welcher ein Abtastwert von jedem der acht Datengeräte verarbeitet werden kann. Die Rahmenfrequenz von 7500 Hz ist absichtlich höher als die bevorzugte Rahmenfrequenz mit 7200 Hz (die ein ganzzahliges Vielfaches der Baud-Rate ist), um die richtige Synchronisation der internen Operation des Datengerätes (bei der Rahmenfrequenz) mit der Abtastfrequenz zu erleichtern, die wiederum mit den ankommenden Signalen des Datenanschlusses synchron ist.some basic simplifications. For the exemplary embodiment described here, a fixed one is therefore used Basic clock of 12 MHz selected. In addition, in the embodiment described, the universal Data device given the opportunity to simultaneously connect eight data connections with an internal "frame" - Frequency of 7500 Hz to use. A "frame" is the time span in which a sample of each of the eight data devices can be processed. The frame rate of 7500 Hz is intentionally higher than the preferred frame rate of 7200 Hz (which is an integral multiple of the baud rate) to the correct synchronization of the internal operation of the data device (at the frame frequency) with the To facilitate sampling frequency, which in turn is synchronous with the incoming signals of the data connection is.

F i g. 2 zeigt die Art und Weise, wie die Rahmenfrequenz von 7500 Hz für das universelle Datengerät nach der Erfindung die Möglichkeit schafft, synchron mit einer Vielzahl von Datenanschlüssen zusammenzuarbeiten, die diverse Abtastfrequenzen und Phasen besitzen. Die x-Achse in F i g. 2 gibt die Verarbeitungszeit an und ist auf der Zeile 60 — rechts in F i g. 2 — in die Rahmen 1 bis 10 unterteilt. Die Zeile 70 gibt die Abtast werte eines ersten Datenanschlusses an, die Achse 80 die Abtastwerte eines zweiten Datenanschlusses und die Achse 90 die Abtastwerte eines dritten Datenanschlusses. Man beachte, daß der erste und zweite Datenanschluß mit einer hohen Frequenz abgetastet werden, die nur etwas niedriger als die Abtastfrequenz ist, und daß eine willkürliche Phasendifferenz zwischen den Abtastwerten des ersten und zweiten Datenanschlusses vorhanden ist. Man beachte außerdem, daß der dritte Datenanschluß mit einer Frequenz abgetastet wird, die gleich der halben Abtastfrequenz für den ersten Datenanschluß ist, und daß eine willkürliche Phasendifferenz zwischen den Abtastwerten des dritten Datenanschlusses und denen der anderen Datenanschlüsse vorhanden ist.F i g. 2 shows the manner in which the frame frequency of 7500 Hz creates the possibility for the universal data device according to the invention to work together synchronously with a large number of data connections which have various sampling frequencies and phases. The x-axis in FIG. 2 indicates the processing time and is on line 60 - on the right in FIG. 2 - divided into frames 1 to 10 . Line 70 specifies the sampled values of a first data connection, axis 80 the sampled values of a second data connection and axis 90 the sampled values of a third data connection. Note that the first and second data ports are sampled at a high frequency which is only slightly lower than the sampling frequency and that there is an arbitrary phase difference between the samples of the first and second data ports. It should also be noted that the third data port is sampled at a frequency equal to half the sampling frequency for the first data port and that there is an arbitrary phase difference between the samples of the third data port and those of the other data ports.

Entsprechend den Grundgedanken der vorliegenden Erfindung fallen die Abtastwerte 71, 81 und 91 auf den Zeilen 70,80 bzw. 90 alle in den Rahmen 1 und werden im Rahmen 2 entsprechend der Darstellung in Zeile 60 verarbeitet (Abtastwerte 7Γ, 81' und 9Γ). Auf der Zeile 90 sind im Rahmen 2 keine Abtastwerte vorhanden. Demgemäß werden nur die Abtastwerte 72' und 82' im Rahmen 3 verarbeitet Auf diese Weise arbeitet das universelle Datengerät gemäß F i g. 1 mit seiner eigenen internen Rahmenfrequenz und ist trotzdem in der Lage, eine Vielzahl von Datenanschlüssen zu bedienen, die ihre eigenen Abtastfrequenzen besitzen, welche nicht synchron mit der Abtastfrequenz des universellen Datengerätes laufen.In accordance with the basic concept of the present invention, the samples 71, 81 and 91 on lines 70, 80 and 90 all fall in frame 1 and are processed in frame 2 as shown in line 60 (samples 7Γ, 81 ' and 9Γ). There are no samples on line 90 in frame 2. Accordingly, only the samples 72 ' and 82' in frame 3 are processed. The universal data device according to FIG. 1 works in this way. 1 with its own internal frame frequency and is nevertheless able to serve a large number of data connections which have their own sampling frequencies which are not synchronized with the sampling frequency of the universal data device.

Es sei jedoch darauf hingewiesen, daß natürlich, weil innerhalb des universellen Datengerätes die Abtastwerte nicht in jedem Rahmenintervall erscheinen (beispielsweise enthält der Rahmen 4 in F i g. 2 keinen Abtastwert vom ersten Datengerät), Operationen mit Informationen bezüglich der Vergangenheit sorgfältig durchgeführt werden müssen. Wenn beispielsweise ein rekursives Filter vorgesehen ist, so muß die für die Verwirklichung des Filters erforderliche Information bezüglich der Vergangenheit während eines Rahmens gespeichert werden, der keinen Datenabtastwert aufnimmt, so daß das Endergebnis nicht so lautet, als ob ein Abtastwert mit dem Wert 0 angekommen ist Demgemäß müssen während eines Rahmens ohne Eingangsabtastwert alle Zählerstände, Programmstellen und kurzzeitige arithmetische Werte »eingefroren« werden.It should be noted, however, that of course because within the universal data device the samples do not appear in every frame interval (for example contains the frame 4 in FIG. 2 no sample from first data device), operations with information must be done carefully about the past. For example, if a recursive If a filter is provided, the information required to implement the filter must be provided with respect to the past are stored during a frame that is not a data sample so that the end result is not as if a sample with the value 0 has arrived. Accordingly, during a frame without Input sample value all counter readings, program positions and short-term arithmetic values "frozen" will.

Es sei außerdem darauf hingewiesen, daß die vom universellen Datengerät verarbeiteten Datenabtastwerte am Ausgang des Prozessors 200 mit der Rahmenfrequenz des Prozessors 200 zur Verfugung stehen. Die tatsächliche Datenübertragung zu dem Terminal 700 oder zur Übertragungsstrecke 800 muß jedoch mit der Abtastfrequenz erfolgen. Zur Erzielung dieser Synchro-It should also be pointed out that the data samples processed by the universal data device are available at the output of processor 200 at the frame frequency of processor 200 . The actual data transmission to the terminal 700 or to the transmission link 800 must, however, take place at the sampling frequency. To achieve this synchro-

lü nisationsänderung von der Rahmenfrequenz mit 7500 Hz auf die Abtastfrequenz mit 7200 Hz ist eine Verzögerung um einen Rahmen erforderlich. Zur Erläuterung dieser Operation ist in F i g. 3 die x-Achse 60 aus Fig.2 mit den Signalen des Datengerätes verdoppelt, wie sie vom Prozessor 200 aufgenommen werden (Elemente 71' bis 78'). Außerdem ist in Fig.3 die Zeile 70 aus F i g. 2 mit den Signalen verdoppelt, die vom ersten Datenanschluß erzeugt werden (Elemente 71—78). Durch Vorsehen der vorgenannten Verzögerung um einen Rahmen können die Elemente 71' —78' vom Prozessor 200 unter Verwendung des Rahmentakts in die Verzögerungseinrichtung »eingetaktet« und unter Verwendung des Abtasttaktes aus der Verzögerungseinrichtung »ausgetaktet« werden. Dies wird durch die Elemente 71" - 78" und den zugeordneten gestrichelten Linien angedeutet.lü nization change from the frame frequency with 7500 Hz to the sampling frequency with 7200 Hz a delay of one frame is necessary. To explain this operation, FIG. 3, the x-axis 60 from FIG. 2 is doubled with the signals from the data device as they are received by the processor 200 (elements 71 ' to 78'). In addition, line 70 from FIG. 3 is shown in FIG. 2 doubled with the signals generated by the first data port (elements 71-78). By providing the above-mentioned delay by one frame, the elements 71 may '- 78' is clocked by the processor 200 using the frame clock in the delay means "" and, "are clocked using the sampling clock from the delay means." This is indicated by the elements 71 "-78" and the associated dashed lines.

Wie in Verbindung mit der Ai-Achse 60 in den F i g. 2 und 3 dargestellt, ist jeder Rahmen in dem Datengerät nach F i g. 1 in Intervalle, genannt Macrointervalle, unterteilt, deren Zahl gleich der maximalen Anzahl von Datenanschlüssen ist, die durch das Datengerät bedient werden können. Jedes Macrointervall ist für die Verarbeitung der Daten eines Datenanschlusses reserviert. Auf diese Weise wird jeder Datenanschluß, falls notwendig, einmal je Rahmen bedient. Bei dem hier beschriebenen Ausführungsbeispiel kann im Hinblick darauf, daß acht Datenanschlüsse durch das Datengerät nach F i g. 1 bedient werden können, die Summe der acht Makrointervalle die Zeitdauer von 1/(7500) oder 133,3 μβ nicht überschreiten, die 1600 Perioden des Taktes mit 12 MHz entspricht. Jede Periode des Taktes (83,333 ns) wird ein »Befehlsintervall« oder »Mikrointervall« genannt.As in connection with the Ai axis 60 in FIGS. As shown in FIGS. 2 and 3, each frame is in the data device of FIG. 1 into intervals, called macro intervals, the number of which is equal to the maximum number of data connections that can be served by the data device. Each macro interval is reserved for processing the data of a data connection. In this way, each data connection is served once per frame, if necessary. In the embodiment described here, in view of the fact that eight data connections are provided by the data device according to FIG. 1, the sum of the eight macro-intervals does not exceed the duration of 1 / (7500) or 133.3 μβ, which corresponds to 1600 periods of the clock with 12 MHz. Each period of the clock (83.333 ns) is called a "command interval" or "microinterval".

Aus der obigen Erläuterung ergibt sich, daß nur eine beschränkte Zeit für die Verarbeitung ankommender Signale und die Durchführung der verschiedenen Funktionen zur Verfügung steht die für das universelle Datengerät erforderlich sind. Demgemäß ist der Schaltungsaufbau mit einem arithmetischen ProzessorFrom the above explanation it can be seen that there is only a limited amount of time for processing incoming Signals and the implementation of the various functions is available for the universal Data device are required. Accordingly, the circuit construction is with an arithmetic processor

so 200 hoher Geschwindigkeit und einem zyklischen Prozessor 100 niedriger Geschwindigkeit besonders für die vorliegenden Zwecke geeignet Der zyklische Prozessor gibt die Reihenfolge der Verarbeitung an und berechnet die erforderlichen weiteren Verarbeitungsvorgänge, während der Hochgeschwindigkeits-Prozessor die benötigten Operationen durchführtso 200 high speed and a cyclic processor 100 low speed particularly suitable for the present purposes. The cyclic processor specifies the order of processing and calculates the necessary further processing operations, while the high speed processor performs the required operations

Entsprechend F i g. 4 weist der arithmetische Prozessor 200 eine erste Datensammelleitung 210, eine zweite Datensammelleitung 220, eine arithmetische Logikeinheit 230, einen Multiplizierer 240, einen Kurzzeitspeicher 250 und einen Festwertspeicher (ROM) mit einer Sinus-Nachschlagetabelle 260 auf. Die vorgenannten Bauteile des Prozessors 200 sprechen alle auf die Datensammelleitungen 210, 220 an und liefern ihreAccording to FIG. 4, the arithmetic processor 200 has a first data bus 210, a second data bus 220, an arithmetic logic unit 230, a multiplier 240, a short-term memory 250 and a read-only memory (ROM) with a sine look-up table 260 . The aforementioned components of the processor 200 all respond to the data bus lines 210, 220 and provide theirs

^b5 Ausgangssignale auf die gleichen Datensammelleitungen 210 oder 220. Die Ausgangssignale der vorgenannten Bauteile können außerdem von den Datensammelleitungen 210 und 220 abgetrennt werden. Dies ^b5 output signals on the same data bus lines 210 or 220. The output signals of the aforementioned components can also be separated from the data bus lines 210 and 220 . this

ermöglicht cine wirksame zeitanteilige Benutzung der Dalcnsammelleilungen.enables effective pro-rata use of the Main bus lines.

Die arithmetische l.ogikcinheit 230 (ALU) führt alle arithmetischen und logischen Operationen durch, die zwei Operanden verwenden. Diese Operanden werden aus den Datensammelleitungen 210 und 220 gewonnen. Eine Befchlssammelleitung 110 liefert die Befehle, die die verschiedenen Operationen der ALU-Einheit 230 steuern. Das bedeutet, daß die ßefehlssammelleitung 110 die jeweils auszuführenden, speziellen Operationen (z. B. Addieren, Subtrahieren, UND-Verknüpfung usw.) sowie den Bestimmungsort des Ergebnisses angeben (z. B. zur Sammelleitung 210, zur Sammelleitung 220 oder zu keiner von beiden). Die ALU-Einheit 230 läßt sich auf mehrere Arten verwirklichen.The arithmetic logic unit 230 (ALU) carries out all perform arithmetic and logical operations that use two operands. These operands are obtained from data busses 210 and 220. A command bus 110 provides the commands that control the various operations of the ALU 230. This means that the command bus 110 the special operations to be performed (e.g. adding, subtracting, AND operation, etc.) and the destination of the result (e.g. to manifold 210, to manifold 220, or neither). The ALU unit 230 can to be realized in several ways.

Der Multiplizierer 240 füiiii die arithmetischen Multiplikationsoperalionen für Faktoren durch, dci von den Datensammellciiungen 210 und 220 gewonnen werden. Da der Multiplizierer 240 nur eine Art von Operation ausführt, wird er zweckmäßig so ausgelegt, daß er immer die auf den Sammelleitungen 210 und 220 erschienenden Signale multipliziert. Zur Gewinnung eines gewünschten Produktes muß der Multiplizierer 240 daher nur angewiesen werden (über die Befchlssammelleitung 110), das Produkt-Ausgangssignal zum richtigen Zeitpunkt auf die jeweilige Datensammelleitung zu geben.The multiplier 240 for the arithmetic Multiplication operations for factors obtained from data collections 210 and 220 will. Since the multiplier 240 only performs one type of operation, it is expediently designed so that that it always multiplies the signals appearing on buses 210 and 220. For extraction The multiplier 240 therefore only needs to be instructed to obtain a desired product (via the command bus line 110), the product output signal at the right time on the respective data bus admit.

Der Kurzzeitspeicher 250 kann ein (dynamischer oder statischer) Speicher sein oder aus einer Gruppe von einzelnen Speicherregistern bestehen. Der Speicher 250 nimmt Zwischenergebnisse (beispielsweise Zählerstände zur Feststellung von abgelaufenen Intervallen) auf, die zur Durchführung verschiedener Funktionen des universellen Datengerätes nach F i g. 4 erforderlich sind.The short-term memory 250 can be a (dynamic or static) memory or from a group of individual storage registers exist. The memory 250 takes intermediate results (for example counter readings to determine expired intervals), which are used to carry out various functions of the universal data device according to FIG. 4 are required.

Die Befehlssammellcitung 110 gibt die Adresse der jeweiligen Speicherstellc im Speicher 250, die beteiligte Sammelleitung (210 oder 22Of- und ferner an. ob die Informationsübertragung von der Datensammelleitung zum Speicher oder umgekehrt erfolgen soll. Es sei bemerkt, daß die praktische Verwirklichung des *o Speichers 250 unter Verwendung einer Speichereinfieit zu geringerem Raumbedarf und niedrigeren Kosten führt. Die Verwendung individueller SpeicherregisleF ermöglicht jedoch eine gleichzeitige Adressierung (für Lese- und SchreibvorgängeJ von mehr als einem <5 Register.The instruction collection line 110 gives the address of the respective storage location in the memory 250 which involved Bus (210 or 220f- and also whether the information transfer from the data bus to the memory or vice versa. It should be noted that the practical realization of the * o Memory 250 using a memory inlet with a smaller footprint and lower cost leads. The use of individual storage registers however, allows simultaneous addressing (for read and write operationsJ of more than one <5 Register.

Die ROM-Einheit 260-ist ebenfalls ein Speicher. Er enthält Werte der Sinus-Funktion-für den Bereich vonO bis .τ 12. Zweckmäßig sind die Sinus-Werte sequentiell im Festwertspeicher 260" gespeichert wobei die Speicheradressen den Winkeln entsprechen, deren-Sinus-Wert gesucht wirdr Beispielsweise kann die Adresse 0 den Sinus for 0 Grad enthalten, die Adresse-1-den Sinus von- 90/1024 Grad und die-Adresse 1023 den Sinus von (90)(t023)/I024 Grad Bei dieser Anordnung 55-läßTsickdergewünschte Sinus-Wertdadurch/gewinnen, daß die Bcfefilssaramelleitung 102 die Adresse des Festwertspeiehers 260 und diejenige Datensammeileitung (210- oder 220) angibt, an welche der- .Sinus-Wert abzulegen ist w>The ROM unit 260 is also a memory. It contains values of the sine function for the range from 0 to .τ 12. The sine values are expediently stored sequentially in the read-only memory 260 ", the memory addresses corresponding to the angles whose sine value is being searched for. For example, address 0 can be the sine for 0 degrees, the address 1 contains the sine of 90/1024 degrees and the address 1023 the sine of (90) (t023) / I024 degrees 102 specifies the address of the read-only memory 260 and that data collection line (210 or 220) to which the sine value is to be stored w>

Wegen des parallelen Aufbaus des Prozessors 2Ö0-kann die .Sammelleitung fM) gleichzeitig Befehle arv mehr als ein Bauteil des Prozessors 200 liefern. Beispielsweise kanrr die BefehfeammcHcitung 110 die ALU-Einheit 230 anweisen, eine logische ODER-Ver- « knüpfung für die auf den Datensammelfeitungen 210 und 220 erscheinenden Signale durchzuführen, und gleichzeitig befehlen, daß das Ergebnis auf die Datensammelleitung 210 gegeben wird. Gleichzeitig kann der Speicher 250 angewiesen werden, das Ergebnis auf der Datensammelleitung 210 aufzunehmen und in einer Adresse A (oder im Register A) zu speichern. Darüber hinaus kann der Prozessor 200 gleichzeitig den Festwertspeicher 260 anweisen, den Sinus-Wert der Adresse S auf die Datensammelleitung 220 auszugeben. Da der Multiplizierer 240 eine gewisse Zeit zur Durchführung einer Multiplikationsoperation benötigt, ist es tatsächlich außerdem möglich, ein Produklsignal der Signale zu erhalten, die von der ALU-Einheit 230 durch eine ODER-Funktion verknüpft worden sind.Because of the parallel structure of the processor 20-0, the bus line fM) can deliver commands arv to more than one component of the processor 200 at the same time. For example, the command line 110 can instruct the ALU unit 230 to perform a logical OR operation for the signals appearing on the data collector lines 210 and 220, and at the same time order that the result be given to the data collector line 210. At the same time, the memory 250 can be instructed to receive the result on the data bus 210 and to store it in an address A (or in register A). In addition, the processor 200 can at the same time instruct the read-only memory 260 to output the sine value of the address S on the data bus line 220. In fact, since the multiplier 240 takes a certain time to perform a multiplication operation, it is also possible to obtain a product signal of the signals which have been ORed by the ALU unit 230.

Die Sammelleitungen 210 und 220 gehen vom Prozessor 200 aus und verbinden ihn mit dem Digital-Pufferprozessor 300 und mit dem Analog-Pufferprozessor 400.The buses 210 and 220 extend from the processor 200 and connect it to the Digital buffer processor 300 and with the analog buffer processor 400

Im Analog-Pufferprozessor 400 sprechen ein Digital-Analogwandler (D/A-Wandler) 410 und ein Analog-Digitalwandler (A/D-Wandler) 420 auf die Datensammelleitungen 210 und 220 an. Der Wandler 420 enthält eine Vielzahl von D/A-Wandlern, deren Zahl gleich der Anzahl von Datenanschlüssen ist, die durch das universelle Datengerät bedient werden kann, und eine gleiche Anzahl von Datenregislern. Aufgrund von Kommandos auf der Befehlssammelleitung 110 werden die Daten auf der Sammelleitung 210 bzw. aul der Sammelleitung 220 mit der jeweils richtigen Abtastfrequenz in das Schieberegister des richtigen D/A-Wandlers getaktet und dort in das Analogformat umgewandelt. Die Analog-Ausgangssignale des D/A-Wandlcrblocks 410 werden an einen Tiefpaßfilterblock 430 angelegt. Der Block 430 enthält ein Tiefpaßfilter für jeden D/A-Wandler im Block 410. Demgemäß wird das Analog-Ausgangssignal jedes D/A-Wandlers gefiltert und dann zur Übertragungsstrecke 800 übertragen (beispielsweise einer Vielzahl von Fernsprechleitungen, deren Zahl gleich der Anzahl der Datenanschlüsse ist. die durch das universelle Datengerät bedient werden können).In the analog buffer processor 400, a digital-to-analog converter speaks (D / A converter) 410 and an analog-to-digital converter (A / D converter) 420 on the data buses 210 and 220. The converter 420 includes a plurality of D / A converters the number of which is equal to Is the number of data connections that can be served by the universal data device, and one same number of data registers. Due to commands on the command bus 110 the data on the bus 210 or on the bus 220 with the correct sampling frequency in each case clocked into the shift register of the correct D / A converter and converted there into analog format. The analog output signals of the D / A converter block 410 are fed to a low-pass filter block 430 created. Block 430 contains a low pass filter for each D / A converter in block 410. Accordingly, this becomes The analog output signal of each D / A converter is filtered and then transmitted to the transmission link 800 (For example, a large number of telephone lines, the number of which is equal to the number of data connections. which can be operated by the universal data device).

Für Signale, die in der entgegengesetzten Richtung laufen, werden- die Analogsignale, die dem universellen Datengerät nach Fig;4 durch die ObertFagungsstrecke 800 zugeführt werden, zur AGC-Einheit 440 für die automatische Verstärkungsregelung geführt. Die Einheit 440enthält wie die Blöcke 4Ί0 und 430 eine Vielzahl von Bauteilen für die automatische Verstärkungsregelung, deren Zahl gleich der Anzahl von Datenanschlüsserv isW-die von: dem universellen Datengerät bedient werden können. Aulgrund* von Kommandos auf der Befefflssammelleiuing ItO steuert jede Verstärkungsregeleinheit die Stärke des^ ankommenden. Signals. Die Ausgartgssignale des Verstärkungsregelelements im Block 440 werdenzum A/D-Wandlerbleck 42OgegeBen, der einert Analbg-Digitalwandlci^ und eiiv zugeordnetes Datenpegister für jedes Vepstärkungsregelelemenl· im Block 40 enthält. Die am Eingang der einzelnen A/D-Wandler im Btecfc 420 erscheinenden: Signale werden mit der jeweiligen Abtastfrequenz abgetastet, in digitales Forma*, umgewandelt und- damr mit. der Abtastfrequernf in die jeweiligen Datenregister geschoben. Abhängig von Befehlen auf der Befehlssammellei' tung HO werdea die Ausgangssignafe gewählter Datenregister des Blocks 420 zum richtigen Zeitpunkt an eine gewählte Datensammelleitung (210 oder 220) angelegt.For signals that travel in the opposite direction, the analog signals that are the universal Data device according to Fig. 4 through the upper conference line 800 are fed to the AGC unit 440 for the automatic gain control. The unit Like blocks 4Ί0 and 430, 440 contains a large number of them of components for the automatic gain control, the number of which equals the number of data connectorserv isW-die from: the universal data device can be. Aulgrund * of commands on the Befefflssammelleiuing ItO controls each gain control unit the strength of the ^ incoming. Signal. the Output signals of the gain control element im Block 440 is given to A / D converter sheet 42O, associated with one of the Analbg-Digitalwandlci ^ and eiiv Data register for each reinforcement control element Block 40 contains. The one at the entrance of each A / D converter appearing in the Btecfc 420: signals are sampled with the respective sampling frequency, in digital format *, converted and then with. the Sampling frequency shifted into the respective data register. Depending on commands on the command collection tung HO, the output signals are chosen Data register of block 420 at the correct time to a selected data bus (210 or 220) created.

Im Digital-Pufferprozessor 300 sind die Datensammelleiiungen 210 und 220 jeweils mit einem Eingangsdatenregister 310 und einem Ausgangsdatenregister 320In the digital buffer processor 300 are the data collection lines 210 and 220 each with an input data register 310 and an output data register 320

verbunden. Das Eingangsregister 310 enthält eine Gruppe von Registern, deren Zahl gleich der Anzahl von Datenanschlüssen ist, die von dem Datengerät nach Γ i g. 4 bedient werden können. Bei dem hier beschriebenen Ausführungsbeispiel enthalt das Datenregister 310 acht Register. |edes dieser Register nimmt Informationen von den Terminals 700 mit der Abtasttaktfrequenz des jeweils angeschalteten Datenanschlusses auf und liefert die getakteten Signale /um richtigen Zeitpunkt auf die richtige Datensammelleitung (210 oder 220) aufgrund von Befehlen auf der Befchlssammelleitung 110. Das Ausgangsdatenregister 320 enthält ähnlich wie das F.ingangsdatenregister 310 eine Vielzahl von Datenregistern, die je Signale an einen anderen Datenanschluß des Terminals 700 geben. Aufgrund von Befehlen auf der Befehlssammelleitung 110 nehmen die verschiedenen Ausgangsregister des Registers 320 Informationen von der Datensammelleitung 210 oder 220 mit der Rahmenfrequenz des Datengerätes auf und geben diese Daten an den angeschalteten Datenanschluß. tied together. The input register 310 contains a group of registers, the number of which is equal to the number of data connections that are provided by the data device according to Γ i g. 4 can be operated. In the embodiment described here, the data register 310 contains eight registers. | Each of these registers receives information from the terminals 700 with the sampling clock frequency of the connected data connection and delivers the clocked signals / at the correct point in time to the correct data bus line (210 or 220) based on commands on the command bus line 110. The output data register 320 contains similar to the input data register 310 has a large number of data registers, each of which sends signals to a different data connection of the terminal 700. On the basis of commands on the command bus 110, the various output registers of the register 320 receive information from the data bus 210 or 220 with the frame frequency of the data device and pass this data on to the connected data connection.

Neben ihrer Verbindung mit dem Digital-Pufferpro-/essor 100 sind die Terminals 700 mit einem L.eitungssteuerprozessor 500 verbunden. Der Block 500 in Fig. 4 entspricht natürlich dem Block 500 in Fig. 1. Dessen Funktion ist bereits in Verbindung mit Fig. I beschrieben worden.In addition to their connection to the digital buffer processor 100, the terminals 700 are connected to a line control processor 500. The block 500 in FIG. 4, of course, corresponds to block 500 in FIG. 1. Its function is already in connection with FIG has been described.

Der Prozessor 100 ist das Hauptsleuerelemcnt des universellen Daiengeräles in Fig.4. Kr umfaßt ein Modem-.Steuerbuuteil 120, ein Programm-Steuerbauteil I JO, einen Pragrammspeicher 140, einen Unterfolgen-Speicher 150. einen zyklischen Speicher 160 und ein Spmng-Steuerbauteil 170. The processor 100 is the main control element of the universal data frame in FIG. Kr comprises a modem control component 120, a program control component I JO, a program memory 140, a sub-sequence memory 150, a cyclic memory 160 and a voltage control component 170.

Der Unterfolgen-Speicher 150 ist ein programmierter Speicher, der mit der Befehlssammellcitung 110 verbunden ist und dieser die jeweiligen Befehle zuführt, die die Prozessoren 200, JOO und 400 steuern. Die Befehle im Speicher 150 sind in Ci nippen von Befehlsfolgcn oder Gruppen von Unterfolgen zusammengefaßt, die dadurch ausgeführt werden, daß auf die Befehlssammelleitung HO der Inhalt aufeinanderfolgender Speichcrstellen in der Unterfolgc gegeben wird, beginnend mit dem ersten Befehl der Unterfolge und endend mit dem letzten Befehl der Unterfolge. Eine ausgeführte Unterfolge veranlaßt die Prozessoren 200, }00 und 400, eine unterscheidbare Funktion oder Unterfunktion des Datengerätes auszuführen. Da der Speicher 150 dasjenige Bauteil ist, das direkt die Befehle auf die Sammelleitung 110 gibt, muß er alle Unterfolgen enthalten, die zur Verwirklichung der gewünschten Funktionen des universellen Datengerätes erforderlich sind. Wegen der elementaren Art der Untcrfolgen (beispielsweise eine einzelne Wiederholung eines einpoligen rekursiven Filters), kann jedoch jede Unterfolge bei der Verwirklichung einer Anzahl von Funktionen Verwendung finden, so daß die Gesamtzahl der erforderlichen Unterfolgen klein ist.The sub-sequence memory 150 is a programmed memory which is connected to the instruction collection line 110 and supplies this with the respective instructions which control the processors 200, JOO and 400. The instructions in memory 150 are summarized in sips of instruction sequences or groups of sub-sequences, which are executed in that the contents of successive memory locations in the sub-sequence are passed on to the instruction bus HO, starting with the first instruction of the sub-sequence and ending with the last instruction the sub-succession. An executed sub-sequence causes processors 200,} 00 and 400 to perform a distinguishable function or sub-function of the data device. Since the memory 150 is the component which gives the commands directly to the bus 110, it must contain all sub-sequences that are required to realize the desired functions of the universal data device. However, because of the elementary nature of the sub-sequences (e.g., a single iteration of a unipolar recursive filter), each sub-sequence can be used in implementing a number of functions so that the total number of sub-sequences required is small.

Zur vollständigen Durchführung einer Hauplfunktion des universellen Datengerätes nach Fig.4 muß eine Anzahl von Unterfolgen nacheinander verarbeitet werden (wobei möglicherweise einige Unterfolgen mehrfach durchlaufen werden). Diese Auswahl erfolgt durch den Programmspeicher 140, der mit dem Unterfolgenspeicher 150 verbunden ist und an diesen die Adressen der Anfangsunterfolge liefert Der Programmspeicher 140 enthält eine Vieizahl von Programmen, die je eine Liste mit den Anfangsadressen der gewünschten Unterfolgen beinhalten.To fully carry out a main function of the universal data device according to FIG. 4, a number of sub-sequences must be processed one after the other (some sub-sequences possibly being run through several times). This selection is made by the program memory 140, which is connected to the sub-sequence memory 150 and supplies this with the addresses of the initial sub-sequence. The program memory 140 contains a large number of programs, each of which contains a list with the start addresses of the desired sub-sequences.

Anhand einer solchen Verwirklichung der Hauptfunktionen kann eine Zusammenstellung von Programmen zur Bildung irgendeines Standard-Datengerätes benutzt werden. Die Gruppierung von Programmen zur Definition des Aufbaus eines Datengerätes wird in der Programmsteuerung 1)0 verwirklicht. Das Bauteil 130 ist mit dem Programmspeicher 140 verbunden und ist ebenfalls ein Speicher, der eine Folge von Anfangsadressen liefert, die in diesem Fall diejenigen Adressen im Programmspeicher 140 sind, in welchen die Programme für die erforderlichen Hauptfunktionen des Datengerätes gespeichert sind.Based on such a realization of the main functions can be a compilation of programs to form any standard data device to be used. The grouping of programs to define the structure of a data device is carried out in the Program control 1) 0 realized. The component 130 is connected to the program memory 140 and is also a memory which supplies a sequence of starting addresses, which in this case are those addresses in the program memory 140, in which the programs for the required main functions of the Data device are stored.

Wie oben angegeben, kann das universelle Datengerät nach der Erfindung eine Vielzahl von Terminals bedienen, für die unterschiedliche Typen von Datengeräten erforderlich sind. Außerdem kann erreicht werden, daß das universelle Datengerat nach der Erfindung einen unterschiedlichen Typ eines Datengerätes für einen bestimmten Datenanschluß darstellt. Bei dem besonderen Aufbau nach der Erfindung wird diese Anpassungsfähigkeit durch das Modeiii-Steuerbaiiteil 120 erreicht, das an die Programmsteuerung 130 angeschaltet ist. Bei dem hier beschriebenen Ausführungsbeispiel enthält das Modem-Steuerbauteil 120 acht .Speicherstellen. Während des eisten Makrointervalls erfolgt ein Zugriff zur ersten .Speicherstelle, während des /weiten Makrointervalls /ur /weiten Speicherstelle usw. bis zu einem Zugriff zur achten Speicherslelle während des achten Makrointervalls. |ede Speicherstcl-Ie gibt die Art des Datengerätes an, das durch das universelle Datengerät nach der Erfindung während eines bestimmten Makrointervalls verwirklicht werden soll. Diese Angabe hat die Form einer Adresse, die zur Programmsteuerung I JO gegeben wird. Die im BauteilAs indicated above, the universal data device according to the invention can have a plurality of terminals that require different types of data devices. In addition, can be achieved that the universal data device according to the invention is a different type of data device for a specific data connection. In the special structure according to the invention this Adaptability through the Modeiii control module 120 reached, which is connected to the program control 130. In the embodiment described here the modem control component 120 contains eight memory locations. During the first macro interval the first memory location is accessed during the / wide macro interval / ur / wide memory location etc. up to an access to the eighth memory location during the eighth macro interval. | Each memory slot indicates the type of data device that is used by the universal data device according to the invention during a certain macro interval is to be realized. This information is in the form of an address that goes to Program control I JO is given. The one in the component

J5 120 enthaltenen Adressen geben an, an welcher Stelle in der Programmsteuerung 130 ein bestimmtes Datenge rät realisiert ist. Einsprechend dem Grundgedanken der Erfindung ist die Sammelleitung 101 mit dem Modeni-Steuerbauleil 120 verbunden, um eine Modifikation der Datengerät -Typen zu ermöglichen, die durch das universelle Dalengerät verwirklicht werden. Das Signal für die Sammelleitung 101 kann durch einen direkten Zugriff zum universellen Datengerät oder von einer entfernten Stelle über der Übertraglingsslrecke augelegt werden, indem die Sammelleitung 101 über die durch den Analog-Pufferprozessor gebildete Schnittstelle geführt wird.J5 120 addresses indicate where in the program controller 130 a specific data device is implemented. In accordance with the basic idea of the The invention is the manifold 101 with the Modeni control component 120 to allow modification of the data device types identified by the universal Dalen device can be realized. The signal for the bus 101 can be through a direct Access to the universal data device or from a remote location via the transmission path by connecting the bus 101 through the interface formed by the analog buffer processor to be led.

Für eine richtige Berechnung der verschiedenen Funktionen der unterschiedlichen Dalengeräte müssen Parameter-Informationen (zusätzlich zu Befehlen oder Daten) an den Prozessor 200 und in kleinerem Umfang an die Prozessoren JOO und 400 geliefert werden. Daher befindet sich im Prozessor 100 ein zyklischer Speicher 160, der aufgrund von Signalen von der Programmsteuerung 130 und in Abhängigkeil von Lcse-Schreib-Kommandos vom Unterfolgcnspeicher 150 die erforderliche Speicherung der und einen Zugriff zu den gewünschten Konstanten ermöglicht. Der Speicher IbO liefert unter Steuerung des Unterfolgenspeichers 150 Daten an die Datensammelleitungen 210 oder 220 und nimmt von diesen Daten auf.For a correct calculation of the various functions of the different Dalen devices, parameter information (in addition to commands or data) must be supplied to processor 200 and, to a lesser extent, to processors JOO and 400. There is therefore a cyclic memory 160 in the processor 100 which, on the basis of signals from the program control 130 and depending on Lcse-write commands from the slave memory 150, enables the required storage of and access to the desired constants. The memory IbO, under the control of the slave memory 150, supplies data to the data bus lines 210 or 220 and receives data therefrom.

Zur Verbesserung der Anpassungsfähigkeit des Prozessors 100 ist die Sprungsteuerung 170 vorgesehen, die ein Mittel zur Durchführung eines Sprunges von einer Speicherstelle innerhalb der Verarbeitungsfolge des universellen Datengerätes auf eine andere Speichersteile in der Folge darstellt Die Möglichkeit eines »unbedingten« Sprunges wird dadurch geschaffen, daßTo improve the adaptability of the processor 100 , the jump control 170 is provided, which represents a means for carrying out a jump from one memory location within the processing sequence of the universal data device to another memory section in the sequence

die Sprungsteuerung 170 mit dem Unterfolgenspeicher verbunden ist, und die Möglichkeit eines »bedingten« Sprunges durch Anschalten der Sprungsteuerung 170 an die Datensammelleitung 220 (Leitung 171 in Fig. 4). In Abhängigkeit von Signalen auf der Befehlssammelleitung 110 (über die Leitung 172) beeinflußt die Sprungsteuerung 170 die Programmsteuerung 130, den Programmspeicher 140 und den Unterfolgenspeicher 150. Die Sprungsteuerung 170 IaUt sich auf einfache Weise mit Hilfe von Gattern verwirklichen, die auf entsprechende Weise über die Leitung 172 betätigt werden, um den Logikpegel auf der Datensammelleitung 220 oder den Logikpegel von Signalen zu prüfen, die vom Unterfolgenspeicher 150 geliefert werden.the jump control 170 is connected to the sub-sequence memory, and the possibility of a "conditional" Jump by connecting the jump control 170 to the data bus line 220 (line 171 in FIG. 4). In Reliance on signals on command bus 110 (over line 172) affects the Jump control 170, the program control 130, the program memory 140 and the sub-sequence memory 150. The jump control 170 is simple Realize way with the help of gates actuated in a corresponding manner via the line 172 to check the logic level on data bus 220 or the logic level of signals, which are supplied by the sub-sequence store 150.

Zusätzlich zu den Sammelleitungen 110, 120 und 220 sind in dem Datengerät nach Fig. 4 eine Zeitsteuerungssammellcitung 610 und eine Zeitsteuerungssammelleitung 620 vorgesehen. Die Zeitsteuerungssammelleitung 610 liefert Zeitsteuerungssignale vom Zeitsleuerungsgerät 600 zu allen anderen Bauteilen des universellen Datengerätes, und die Zeitsteuerungssammelleitung 620 liefert grundsätzliche Zeilsteuerungsinformationen von gewählten Bauteilen des Datengerätes zum Zcitsteuerungsgerät 600. Demgemäß liefert der Leitungssteuerungsprozessor 500 »Sendew-Taktinfornialionen der aktiven Datenansehliisse des Blockes 700 .aim Zeitsteuerungsgerät 600 (Leitung 621). während die Sammelleitung 610 dem Zeitstetierungsgerät 600 die »Empfangsw-Taktinformation zuführt. Das Modem-Steiierbauteil 120 gibt an das Steuergerät 600 die Hauptzeitsteuerungsinformaü:>n für jedes verwirklichte Datengerät und das Steuergerät 600 liefert an das Modem-Steiierbauteil 120 den Hauptrahmentakt, der das Modem-Steuerbauteil 120 durch seine Speicherstellen weiterschaltet. Der Unterfolgenspeicher 150 liefen an das Steuergerät 600 »Empfangsz;eitsteiieriings«-Korrekturinforniationen (für die Verwirklichung von synchronen Datengerütcn) und erhält von dem Zeitsteuerungsgerät 600 die Haupuaktinforinationen /ur Weiterschaltung des Speichers 150 durch seine Speichcrstellen. Bei der Verwirklichung gewisser Datengeräte müssen Zeitsteuerungssignale (oder deren Korrekturen) berechnet werden. Zu diesem Zweck weist das Steuergerät 600 einen Signalweg (Leitung 622) auf, um Informationen von der Datensaminelleilung 220 aufzunehmen. Schließlich liefert das Steuergerät 600 über die Sammelleitung 610 Zeitsteuerungsinformaiionen zu den D/A- und den A/D-Wandlern des Prozessors 400, /ur ALU-Einheit 2.10, zum Multiplizierer 240, /um Speicher 250 und zum Sinus-Festwertspeicher 260 des Prozessors 200 sowie zu ilen Eingangs- und Ausgangsdatcnrcgistcrn des Prozessors JOO.In addition to manifolds 110, 120 and 220 are a timing collector in the data device of FIG 610 and a timing bus 620 are provided. The timing bus 610 provides timing signals from timing device 600 to all other components of the universal data device, and timing bus 620 provides basic cell control information of selected components of the data device to the access control device 600. Accordingly, the Line Control Processor 500 »Sendw Clock Information of the active data connections of block 700 .a in timing device 600 (line 621). while the Bus 610 to the timer 600 the »Receives clock information. The modem bullet component 120 gives the control unit 600 the main timing information:> n for each realized Data device and the control device 600 delivers the main frame clock to the modem steering component 120, the the modem control component 120 indexes through its memory locations. The sub sequence store 150 was running to the control unit 600 "reception time" -correction information (for the implementation of synchronous data devices) and received from the timing device 600 the main information / ur forwarding of the memory 150 through its Storage locations. When implementing certain data devices, timing signals (or their Corrections). For this purpose, the control unit 600 has a signal path (line 622) to receive information from the data liner line 220. Finally, the control device delivers 600 timing information to the D / A and A / D converters of the processor via bus 610 400, / ur ALU unit 2.10, to multiplier 240, / to memory 250 and to sine read-only memory 260 of the Processor 200 as well as to all input and output data registers of the processor JOO.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims

Patent claims:

1. Modem for switching between a transmission path and a large number of digital ones Data end devices (terminals) with a digital data processor to carry out all Functions of a modem of a first type and circuits for sequential connection of the Modems to each of the data terminal devices, ι ο characterized

that the data processor (10) is designed so that it can perform all functions of the modem of the first type, e.g. B. asynchronous, FM, and at the same time all the functions of a modem of a second type, e.g. B. synchronous, PM, automatic damping compensation, executes,
that the data signals occurring at certain data terminal equipment (700) require processing by the modem of the first type, and
that the data signals occurring at other data terminal devices (700) simultaneously require processing by the modem of the second type.

2. Circuit arrangement according to claim 1, characterized in that the digital data processor has a cyclic processor (100) which is designed to store the operating characteristics of each particular type of modem, and an arithmetic processor (200) which is controlled by control signals coming from the cyclic processor restructured to match and be capable of a selected type of modem. To transmit data between the transmission link (800) and one of the data terminal equipment (700), which requires the selected type of modem. ΐί

3. Circuit arrangement according to claim 2, characterized in that the arithmetic processor (200) has a multiplicity of logic components (230, 240, 250, 260) which each carry out certain operations with data signals which are transmitted in parallel on data lines (210, 220) arrive, can perform depending on commands that arrive from the cyclic processor (100) via an instruction bus (110) .