DE3303516C2

DE3303516C2 - Method and device for frequency conversion of a digital input signal

Info

Publication number: DE3303516C2
Application number: DE3303516A
Authority: DE
Inventors: Ronald W Potter
Original assignee: Hewlett Packard Co
Current assignee: Agilent Technologies Inc
Priority date: 1982-02-08
Filing date: 1983-02-03
Publication date: 1993-12-02
Anticipated expiration: 2003-02-04
Also published as: JPS58175307A; GB2114840B; US4424492A; JPH0432563B2; DE3303516A1; GB2114840A

Description

Die Erfindung betrifft ein Verfahren bzw. eine Einrichtung zur Durchführung des Verfahrens zur Frequenzverschiebung, oder Frequenzumsetzung, eines digitalen Eingangssignals. Bei einem bekannten üblichen Verfahren für die Frequenzverschiebung erfordert ein abgetastetes Digitalsignal eine Multiplizierung jedes Abtastpunktes mit einer komplexen ExponentialfunktionThe invention relates to a method and a device for Implementation of the frequency shift procedure, or Frequency conversion, a digital input signal. At a known common methods for frequency shift a sampled digital signal requires multiplication each sampling point with a complex exponential function

F (-i2πf₀t) = exp (-2πf₀t),F (-i2πf₀t) = exp (-2πf₀t),

bei der f₀ der gewünschte Grad der Frequenzverschiebung ist. Unter Zugrundelegung der Euler'schen Gleichungen ist diese Multiplikation mit der Exponentialfunktion äquivalent einer Multiplikation mit sin (2πf₀t) und cos (2πf₀t). Ein solches Verfahren ist beispielsweise in der DE-OS 30 07 907 beschrieben.at f₀ the desired degree of Frequency shift is. Based on Euler's Equation is this multiplication with the exponential function equivalent to multiplying by sin (2πf₀t) and cos (2πf₀t). Such a method is for example in the DE-OS 30 07 907 described.

Wenn beim Arbeitsablauf Hochgeschwindigkeit gewünscht ist, wird diese Methode der sin- und cos-Multiplikation leider sehr aufwendig. Einrichtungen für höhere Geschwindigkeit sind erforderlich, um die zusätzlichen Schwierigkeiten der für die digital-numerischen Multiplikationen erforderlichen Schaltkreise zu überwinden, was einen erheblichen Nachteil darstellt. Da jedoch sin- und cos-Werte für die Multiplikation erforderlich sind, muß entweder eine Tabelle dieser Werte zur Wiederherstellung während der Multiplikation verfügbar sein, wie beispielsweise die in der DE-OS 30 07 907 vorgesehene Sinus/Cosinustafel, oder es müssen Mittel für eine Kalkulation dieser Werte Teil des Schaltkreises sein. Es ist offensichtlich, daß diese Forderungen das System weiter verkomplizieren und somit einen weiteren Nachteil darstellen. Dieser Nachteile wegen gab es bisher keine praktische Anwendung der Hochgeschwindigkeitsdigitalumwandlung.If high speed is desired in the workflow, this method of sin and cos multiplication is unfortunately very complex. Higher speed facilities are required to overcome the additional difficulties of for the digital-numerical multiplications required Circuits to overcome, which is a significant disadvantage represents. However, since there are sin and cos values for the multiplication are required, either a table of these values available for recovery during multiplication be, such as that in DE-OS 30 07 907 intended sine / cosine table, or it must have funds for a calculation these values be part of the circuit. It is obvious, that these demands further complicate the system and therefore represent another disadvantage. Because of these disadvantages, there has been no practical one Application of high speed digital conversion.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichthung für eine praktische Anwendung der Hochgeschwindigkeits-Digitalumsetzung zu schaffen, bei der insbesondere die numerischen Sinus-/Cosinus-Multiplikationen für die Frequenzumsetzung vermieden werden.The invention has for its object a method and a device for practical application of high speed digital conversion to create, in particular the numerical sine / cosine multiplications for the frequency conversion can be avoided.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen von Patentanspruch 1 und eine Vorrichtung mit den Merkmalen von Patentanspruch 3 gelöst.This task is accomplished through a process with the Features of claim 1 and a Device with the features of claim 3 solved.

Die erfindungsgemäße Methode bzw. Vorrichtung zur Frequenzverschiebung eines digitalen Eingangssignals in Hochgeschwindigkeitswandlern vermeidet die Nachteile der bekannten Frequenzwandler. Es werden besonders die Nachteile vermieden, die mit der Forderung der numerischen Multiplikation im Umwandlungsprozeß verbunden sind. Die vorgeschlagene Lösung ersetzt alle numerischen Multiplikationen durch entweder einen einfachen Wechsel oder Austausch des Vorzeichens von realen und imaginären Werten oder beides, um eine Frequenzverschiebung zu bewirken, die gleich der einen Hälfte der Maximalfrequenz des Digitaleingangs ist, welche eine Anzahl von Abtastwerten eines Analogsignals enthält. Dieser Prozeß ist äquivalent mit der Multiplikation des Digitaleingangs mit (±i)ⁿ, wobei n für den n-ten Abtastwert im Eingangssignal steht und das positive oder negative Vorzeichen von i die Umsetzung nach oben oder nach unten angibt.The method or device according to the invention for frequency shifting a digital input signal in high-speed converters avoids the disadvantages of the known frequency converters. The disadvantages associated with the requirement of numerical multiplication in the conversion process are particularly avoided. The proposed solution replaces all numerical multiplications by either simply changing or changing the sign of real and imaginary values, or both, to cause a frequency shift equal to one half of the maximum frequency of the digital input, which contains a number of samples of an analog signal. This process is equivalent to multiplying the digital input by (± i) ⁿ , where n stands for the nth sample in the input signal and the positive or negative sign of i indicates the conversion up or down.

Durch das Eliminieren aller numerischen Multiplikationen wird der Schaltkreis der vorgeschlagenen Lösung stark vereinfacht und kann folglich mit Hochgeschwindigkeiten arbeiten. Darüber hinaus sind keine sin- und cos-Werte erforderlich, da keine numerische Multiplikation bedingt ist. Entsprechend fällt auch das Erfordernis einer zur Verfügung stehenden sin-cos-Tabelle oder einer Kalkulationsschaltung zur Bestimmung dieser Werte weg.By eliminating all numerical multiplications the circuit of the proposed solution becomes strong simplified and consequently can run at high speeds work. Beyond that there are no sin and cos values required because no numerical multiplication is required is. Accordingly, the requirement of one falls Available sin-cos table or a calculation circuit away to determine these values.

Ein anderer Vorteil der Erfindung wegen des Wegfallens von numerischen Multiplikationen besteht darin, daß numerische Abrundungs-Operationen während des Umsetzungsprozesses nicht notwendig sind. Folglich entstehen auch keine zusätzlichen Fehler durch Abrundungs-Operationen, wie bei der bekannten Einrichtung. Darüber hinaus erlaubt die erfinderische Lösung die Kombination einer Tießpaß-Filterung mit der Abwärtsfrequenzverschiebung als weiterer Vorteil, während gewöhnlich eine Digitalabwärtsumsetzung eine anschließende Tießpaß-Filterung erfordert.Another advantage of the invention because of the elimination of numerical multiplications is that numerical rounding operations during the implementation process are not necessary. Hence arise no additional errors due to rounding operations, as in the known facility. About that the inventive solution also allows the combination bottleneck filtering with the downward frequency shift as another advantage, while usually one Digital down conversion followed by bottleneck filtering required.

drawing

Ein Ausführungsbeispiel des Gegenstandes der Erfindung ist mit mehreren Erläuterungen in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigenAn embodiment of the object of the invention is shown with several explanations in the drawing and is described in more detail below. Show it

Fig. 1 einen typischen Wandler der bekannten Art, Fig. 1 shows a typical transducer of known type,

Fig. 2 ein Blockdiagramm eines erfindungsgemäßen Wandlers, Fig. 2 is a block diagram of a converter according to the invention,

Fig. 3A ein bevorzugtes Ausführungsbeispiel der Erfindung, Fig. 3A, a preferred embodiment of the invention,

Fig. 3B und 3C Logiktabellen zur erfindungsgemäßen Verbesserung der Wirkung des Wandlers, Fig. 3B and 3C logic tables for the inventive improvement of the effect of the transducer,

Fig. 4 ein Zeitdiagramm für die Eingänge entsprechend den Logiktabellen aus Fig. 3B und 3C und Figure 4 is a timing diagram for the inputs corresponding to the logic tables of Figures 3B and 3C and

Fig. 5-9 bevorzugte Verwirklichungen, um verschiedene Logikeingänge in Übereinstimmung mit den Logiktabellen der Fig. 3B und 3C und dem Zeitdiagramm von Fig. 4 zu erhalten, nämlich für das dargestellte Ausführungsbeispiel der Erfindung. Fig. 5-9 preferred implementations to different logic inputs in accordance with the logic tables of Figs. 3B and 3C and to obtain 4 timing diagram of FIG., Namely, for the illustrated embodiment of the invention.

Description of the embodiment

Durch Multiplizierung einer Zeitbereichsfunktion mitBy multiplying a time domain function by

F (-i2πf₀t) exp (-i2πf₀t)F (-i2πf₀t) exp (-i2πf₀t)

wird das der Funktion entsprechende Frequenzspektrum um f₀ entlang der Frequenzachse nach links verschoben. In einem Datenabtastsystem kann die Zeit in gesonderter Form dargestellt sein als nΔt, wobei Δt für den Abtastraum und n für eine ganzzahlige Zahl steht. Aus exp (-i2πf₀t) wird exp (-i2πf₀nΔt). Um numerische Multiplikationen zu eliminieren, wird f₀Δt=1/4 gesetzt. Für diesen Fall istbecomes the frequency spectrum corresponding to the function shifted f₀ to the left along the frequency axis. In a data sampling system, the time can be separated Form be represented as nΔt, where Δt for the scanning space and n stands for an integer. Exp (-i2πf₀t) becomes exp (-i2πf₀nΔt). To numeric To eliminate multiplications, f₀Δt = 1/4 is set. For this case

exp (±i2πf₀t) = exp (±i2πf₀nΔt) = exp (±iπn/2)
= [exp (±iπ/2)]ⁿ
= (±i)ⁿ exp (± i2πf₀t) = exp (± i2πf₀nΔt) = exp (± iπn / 2)
= [exp (± iπ / 2)] ⁿ
= (± i) ⁿ

Somit ist es möglich, das Frequenzspektrum entlang der Frequenzachse zu verschieben durch ±1/(4Δt)=±(1/2)f_max, wobei f_max=1/2Δt ist, einfach durch Multiplizierung der entsprechenden Zeitwellenform mit (±i)ⁿ.It is therefore possible to shift the frequency spectrum along the frequency axis by ± 1 / (4Δt) = ± (1/2) f _max , where f _max = 1 / 2Δt, simply by multiplying the corresponding time waveform by (± i) ⁿ .

Ein erfindungsgemäßer Wandler ist in Fig. 3A dargestellt. Bei diesem Wandler empfangen zwei Eingangsleitungen, eine (31) für den realen Teil eines komplexen Eingangssignals und eine andere (32) für den imaginären Teil, ein komplexes Eingangssignal und der Schaltkreisbaustein erlaubt dieses Signal durch effektive Multiplikation zu verarbeiten, nämlich mit (i)ⁿ fürs Aufwärtsumsetzen und (-i)ⁿ fürs Abwärtsumsetzen. Die verlangten Umsetzschritte sind in Fig. 3B und 3C dargestellt als Logiktabelle für die Zählraten. Für die Aufwärtsumsetzung wird (i)ⁿ multipliziert mit dem Eingangssignal x+iy, wobei x der Realteil und y der Imaginärteil ist. Wenn die Abtastwerte von n=0 aus fortschreiben, dann verändert sich (i)ⁿ gemäß 1, i, -1, -i etc. Fig. 4 zeigt den relativen Zeitablauf der Logikzustände. Der "eins"-Zustand kann dadurch gekennzeichnet sein, daß kein Auswechseln von realen und imaginären Teilen (), kein Wechsel des Vorzeichens für den realen Teil (R+), und/oder kein Wechsel des Vorzeichens für den imaginären Teil (I+) erfolgt. Diese Charakterisierungen sind in den Spalten der Logiktabelle von Fig. 3B gezeigt, wobei eine "eins" darauf hinweist "kein Wechsel". Entsprechend zeigt die Tabelle in Fig. 3C die geforderten Daten für die Durchführung einer Abwärtsumsetzung.A converter according to the invention is shown in Fig. 3A. In this converter, two input lines, one ( 31 ) for the real part of a complex input signal and another ( 32 ) for the imaginary part, receive a complex input signal and the circuit module allows this signal to be processed by effective multiplication, namely by (i) ⁿ for up conversion and (-i) ⁿ for down conversion. The required conversion steps are shown in Fig. 3B and 3C as a logic table for the count rates. For the upconversion, (i) ^{n is} multiplied by the input signal x + iy, where x is the real part and y is the imaginary part. If the samples continue from n = 0, then (i) ^{n changes} according to 1, i, -1, -i etc. FIG. 4 shows the relative timing of the logic states. The "one" state can be characterized in that there is no exchange of real and imaginary parts (), no change of the sign for the real part (R +), and / or no change of the sign for the imaginary part (I +). These characterizations are shown in the columns of the logic table of Figure 3B, with a "one" indicating "no change". Accordingly, the table in FIG. 3C shows the data required for performing a downconversion.

Mit der in Fig. 3A dargestellten Schaltung werden die geforderten Logikveränderungen erzielt, für die der Eingang x+iy mit dem Faktor (+i)ⁿ in Übereinstimmung mit den Logiktabellen von Fig. 3B und 3C multipliziert werden. Durch Einleiten der geeigneten Logikfunktionen , R+, I+, deren Phasen in dem Zeitdiagramm von Fig. 4 gezeigt sind, wird ein Aufwärtsumsetzen oder Abwärtsumsetzen erreicht.With the embodiment shown in Fig. 3A circuit, the required logic changes are obtained for the input x + iy by a factor of (+ i) ⁿ in accordance with the logic table of Fig. 3B and 3C are multiplied. By initiating the appropriate logic functions, R +, I +, the phases of which are shown in the timing diagram of Fig. 4, an up-conversion or down-conversion is achieved.

Das dargestellte Beispiel weist im wesentlichen zwei Kanäle auf: einen für den realen Teil und einen für den imaginären Teil. Bausteine (33) von UND- oder ODER-Schaltkreisen vertauschen die realen und imaginären Teile des Eingangssignals, wenn immer das Auswechselkontrollsignal auf null geht. Solange das Kontrollsignal "eins" ist, findet kein Austausch statt und die betroffenen Teile werden im Kanal zur nächsten Sektion weitergeleitet, wo das geeignete Vorzeichen der realen und imaginären Teile mitgeteilt wird. Dies wird durch R+ und I+ Vorzeichenkontrolleingänge zu einem Satz von Schaltkreisen (34) erreicht. Die endgültigen Ausgänge der zwei Kanäle sind dann die realen und imaginären Teile (35, 36) eines Eingangs x+iy, der aufwärts oder abwärts umsetzt.The example shown has essentially two channels: one for the real part and one for the imaginary part. Blocks ( 33 ) of AND or OR circuits swap the real and imaginary parts of the input signal whenever the exchange control signal goes to zero. As long as the control signal is "one", there is no exchange and the affected parts are forwarded in the channel to the next section, where the appropriate sign of the real and imaginary parts is communicated. This is accomplished through R + and I + sign control inputs to a set of circuits ( 34 ). The final outputs of the two channels are then the real and imaginary parts ( 35, 36 ) of an input x + iy that converts up or down.

Bei dem dargestellten Beispiel ist der reale Teil des Eingangsabtastwertes verbunden mit zwei UND-Gattern 37, 40 und der imaginäre Teil mit zwei anderen UND-Gattern 38, 39. Ein Auswechselkontrollsignal ist ebenfalls mit den UND-Gattern 37 und 41 verbunden und die Ergänzung dieses Kontrollsignals ist mit den UND-Gattern 38 und 40 verbunden. Der Ausgang der Gatter 37 und 38 ist entsprechend mit einem ODER-Gatter 42 verbunden, welches den Realteil eines komplexen Eingangs darstellt, dessen komplexe Teile wahlweise ausgewechselt werden. Der Ausgang der Gatter 40 und 41 ist verbunden mit einem ODER-Gatter 43, welches den imaginären Teil eines komplexen Eingangs darstellt, dessen komplexe Teile wahlweise ausgewechselt werden.In the example shown, the real part of the input sample value is connected to two AND gates 37 , 40 and the imaginary part is connected to two other AND gates 38 , 39 . An exchange control signal is also connected to the AND gates 37 and 41 and the supplement of this control signal is connected to the AND gates 38 and 40 . The output of gates 37 and 38 is correspondingly connected to an OR gate 42 , which represents the real part of a complex input, the complex parts of which are optionally replaced. The output of gates 40 and 41 is connected to an OR gate 43 , which represents the imaginary part of a complex input, the complex parts of which are optionally replaced.

Der Ausgang des ODER-Gatters 42 ist dann an die UND-Gatter 46, 47 angeschlossen, wobei ein Gatter 46 auch ein Vorzeichenkontrollsignal R+ als Eingang hat und das andere Gatter 47 die Ergänzung von R+ als Eingang hat. Die Ausgänge dieser Gatter 46, 47 bilden einen den realen Teil eines Abtastwertes des Eingangssignals als Ausgang, welcher in der Frequenz um die Hälfte der maximalen Frequenz des Eingangssignals verschoben sein kann. The output of the OR gate 42 is then connected to the AND gates 46 , 47 , wherein one gate 46 also has a sign control signal R + as input and the other gate 47 has the addition of R + as input. The outputs of these gates 46 , 47 form the real part of a sample of the input signal as an output, which frequency can be shifted by half the maximum frequency of the input signal.

Entsprechend dem obengenannten Realteil-Ausgang ist der Ausgang des ODER-Gatters 43 mit den UND-Gattern 48, 49 verbunden. Ein Gatter 48 hat ebenfalls als einen Eingang ein Vorzeichenkontrollsignal I+, und das andere Gatter 49 hat die Ergänzung von I+ als einen Eingang. Die Ausgänge dieser Gatter 48, 49 bilden einen Ausgang, der den imaginären Teil des Abtastwertes des Eingangssignals darstellt, welches in der Frequenz um eine Hälfte der maximalen Frequenz des Eingangssignals verschoben werden kann.According to the real part output mentioned above, the output of the OR gate 43 is connected to the AND gates 48 , 49 . A gate 48 also has a sign control signal I + as an input, and the other gate 49 has the addition of I + as an input. The outputs of these gates 48 , 49 form an output which represents the imaginary part of the sample value of the input signal, which frequency can be shifted by half of the maximum frequency of the input signal.

Daten treten in dem Ausführungsbeispiel bei einer ausgewählten Frequenz ein. Diese Frequenz bestimmt dann den Takt für die Schaltkreise, wie sie in Fig. 5-9 dargestellt sind. Der Schaltkreis in Fig. 5 teilt den Eingangstakt, um die Kontrollsignale A, B und C zu erhalten, wobei A, B und C so wie in Fig. 4 gezeigt, gestaltet sind. Kontrollsignale D, N und U erhält man zum Beispiel durch den in Fig. 6 dargestellten Schaltkreis. Diese Kontrollsignale werden in Verbindung mit den Kontrollsignalen A, B und C in die Schaltkreise, wie sie in Fig. 8-9 dargestellt sind, eingegeben, um dadurch die realen und imaginären Vorzeichenkontrollsignale R+ und I+ zu erhalten. Danach wird durch Ansteuern des in Fig. 3A dargestellten Umsetzungsschaltkreises mit diesen Steuersignalen R+ und I+ gemeinsam mit dem Auswechselsteuersignal , das von dem Schaltkreis von Fig. 7 herrührt, die Frequenz des angeschlossenen Eingangssignals verschoben, nämlich um die Hälfte seiner Maximalfrequenz.Data occurs at a selected frequency in the embodiment. This frequency then determines the clock for the circuits as shown in Fig. 5-9. The circuit in Fig. 5 divides the input clock to obtain the control signals A, B and C, where A, B and C are designed as shown in Fig. 4. Control signals D, N and U are obtained, for example, by the circuit shown in FIG. 6. These control signals are input to the circuits shown in Figs. 8-9 in connection with the control signals A, B and C to thereby obtain the real and imaginary sign control signals R + and I +. Thereafter, by driving the conversion circuit shown in Fig. 3A with these control signals R + and I + together with the replacement control signal derived from the circuit of Fig. 7, the frequency of the connected input signal is shifted, namely by half of its maximum frequency.

Für die Abwärtsumsetzung kann die Bandbreite des teilweise abwärts umgesetzten Signals verkleinert werden, indem die umgesetzten Signale durch Digitalfilter geleitet werden, die dem Wandler folgen. Der gefilterte Ausgang kann dann zur Hälfte der Eingangsfrequenz neu abgetastet werden, so daß daraus sich eine neue Zeitwellenform ergibt, welche ein verschobenes Frequenzspektrum aufweist und deren Maximalfrequenz halbiert ist. Dieser Prozeß der Abwärtsumsetzung und Filterung kann wiederholt werden, bis die gewünschte Bandbreite erreicht ist.For the down conversion, the bandwidth of the partial down-converted signal are reduced, by passing the converted signals through digital filters that follow the converter. The filtered Output can then be new at half the input frequency be sampled so that a new time waveform results which gives a shifted frequency spectrum has and the maximum frequency halved is. This process of downconversion and filtering can be repeated until the desired bandwidth is reached.

Ein zusätzlicher Vorteil der dargestellten Erfindung besteht darin, daß es in jedem Stadium der wiederholten Abwärtsumsetzung und des Filterprozesses möglich ist, zu dem konventionellen Abwärtswandlungsschema mit Multiplizieren durch F (-i2πf₀Δtn) zurückzukehren. Dieses erlaubt der endgültigen Frequenzverschiebung exakt den gewünschten Wert zu erreichen mit einem Minimum an Aufwand von digitalnumerischer Multiplikation und teuren sowie verzögernden Begleitumständen. Wenn diese konventionelle Umsetzung gerade vor der letzten Stufe des Filterns und Sammelns erfolgt, ist die endgültige Bandbreite des Abwärtsumsetzungssignals nicht halbiert, wie es andererseits ohne numerische Multiplikation durch die Erfindung möglich sein würde.An additional advantage of the illustrated invention is in that it is repeated at every stage Down conversion and filtering process is possible to the conventional down conversion scheme with Multiply by F (-i2πf₀Δtn) to return. This allows the final frequency shift exactly achieve the desired value with a minimum of Effort of digital numerical multiplication and expensive as well as delaying circumstances. If this is conventional Implementation just before the last stage of the Filtering and collecting is the final bandwidth of the downconversion signal not halved, as it does on the other hand without numerical multiplication the invention would be possible.

Claims

1. Method for frequency conversion of a digital input signal divided into its complex components real part and imaginary part, with the following method steps:

Sampling the input signal with a predetermined clock to obtain n samples, where n is an integer, and
digitally processing each of these samples by multiplying the sample by (i) ⁿ or (-i) ⁿ , where n is associated with the nth sample and i is the square root of (-1).

2. The method according to claim 1, characterized by the following additional steps:

digitally filtering the real portion of the samples to halve the bandwidth of the sample;
digitally filtering the imaginary portion of the samples to halve the bandwidth of the sample; and
- Resampling the filtered parts with half the first sampling clock.

3. Device for frequency conversion of a digital input signal with

- an input device ( 30 ) for separating the digital input signal into a real part and an imaginary part,
- An exchange device ( 33 ) connected to the input device for the selective exchange of the values of real part and imaginary part and
- A sign reversing device ( 34 ) connected to the exchange device ( 33 ) for selectively changing the signs in order to form an output real part ( 35 ) and an output imaginary part ( 36 ) of a digital output signal, the frequency of which is shifted from that of the digital input signal .

4. The device according to claim 3, characterized by

- A first digital filter, which is connected to the sign reversing device ( 34 ) and has the output real part ( 35 ) as an input signal, and
- A second digital filter which is connected to the sign reversing device ( 34 ) and has the output imaginary part ( 36 ) as an input signal.

5. Apparatus according to claim 3 or 4, characterized in that the exchange device ( 33 ) has the following features:

- a real input connection ( 31 ) for receiving the real part,
- an imaginary input connection ( 32 ) for receiving the imaginary part,
an exchange control signal ( 50 ) for the selective exchange of values of the real part and the imaginary part,
a first gate ( 37 ), which has the real part and the exchange control signal ( 50 ) as input, in order to generate a first output signal,
a second gate ( 41 ), which has the imaginary part and the exchange control signal ( 50 ) as input, in order to generate a second output signal,
a third gate ( 38 ), which has the imaginary part and the complement of the exchange control signal ( 50 ) as input, in order to generate a third output signal,
a fourth gate ( 40 ), which has as input the real part and the complement of the exchange control signal ( 50 ) in order to generate a fourth output signal,
- A fifth gate ( 42 ) which has as an input the first and the third output signal to form a real part of a complex replacement output signal and
- A sixth gate ( 43 ) having the input of the second and fourth output signals to form an imaginary part of the complex replacement output signal.

6. The device according to claim 5, characterized in that the sign reversing device ( 34 ) contain the following features:
a first sign control signal ( 51 ) for selectively changing the sign of the real part of the replacement output signal;
a second sign control signal ( 52 ) for selectively changing the sign of the imaginary portion of the replacement output signal;
a seventh logic gate ( 46 ) having as input the real part of the exchange output signal and the first sign control signal to generate a first polarity of the real part of the frequency shifted digital output signal;
an eighth logic gate ( 47 ) having as inputs the real part of the replacement output signal and the addition of the first sign control signal to produce a second polarity of the real part of the frequency shifted digital output signal;
a ninth logic gate ( 48 ) having, as inputs, the imaginary part of the exchange output signal and the second sign control signal ( 52 ) to produce a first polarity of the imaginary part of the frequency-shifted digital output signal; and
a tenth logic gate ( 49 ) which has as inputs the imaginary part of the exchange output signal and the addition of the second sign control signal ( 52 ) to generate a second polarity of the imaginary part of the frequency shifted digital output signal.

7. The device according to claim 3 or 4, characterized by the following features of the sign reversing device ( 34 ):
a first sign control signal ( 51 ) for selectively changing the sign of the real part of the exchange device ( 33 );
a second sign control signal ( 52 ) for selectively changing the sign of the imaginary part of the exchange device ( 33 );
a seventh logic gate ( 46 ) having as inputs the real part and the first sign control signal to generate a first polarity of the real part of the frequency shifted digital output signal;
an eighth logic gate ( 47 ) which has as inputs the real part and the supplement of the first sign control signal ( 51 ) in order to generate a second polarity of the real part of the frequency-shifted digital output signal;
a ninth logic gate ( 48 ) having inputs of the imaginary part and the second sign control signal ( 52 ) to generate a first polarity of the imaginary part of the frequency shifted digital output signal;
and a tenth logic gate ( 49 ) having as inputs the imaginary part and the supplement of the second sign control signal ( 52 ) to produce a second polarity of the imaginary part of the frequency shifted digital output signal.