DE2620814A1

DE2620814A1 - Integrated circuit dielectric base - has circuit components in monocrystalline semiconductor islands covered with polycrystalline semiconductor layer

Info

Publication number: DE2620814A1
Application number: DE19762620814
Authority: DE
Inventors: Akio Mimura; Takaya Suzuki; Seturo Yagiyu
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1975-05-12
Filing date: 1976-05-11
Publication date: 1976-11-25
Also published as: JPS5411231B2; DE2620814B2; JPS51131280A; CA1059647A; DE2620814C3

Abstract

Circuit components are produced in monocrystalline semiconductor islands covered with a polycrystalline semiconductor layer, with a dielectric layer between the layer and the islands to insulate the layer from the islands and the islands from each other. A dielectric layer is deposited on a monocrystal chip with a groove pattern. At least two polycrystalline layers and at least one oxygen diffusion barrier layer are deposited on the dielectric layer, so that the outermost layer is a plycrystalline semiconductor layer, and the opposite plane main surface is removed up to the single crystal islands. The outer surface of the outermost polycrystalline semiconductor layer (14c) is ground off to a thickness (x) sufficient to prevent a disturbing curvature of the insulating layer below it due to oxygen diffusion into the outer polycrystalline layer.

Description

Verfahren zur Herstellung einer mittels dielektrischer Isolation unterteilter Unterlage für integrierte Halbleiterschaltungen Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer mittels dielektrischer Isolation unterteilten Unterlage für integrierte Halbleiterschaltungen mit einer großen Zahl einkristalliner Halbleiterinseln, in denen Schaltungsbauelemente gebildet werden, und einem polykristallinen Halbleiterträgerbereich zum festen Tragen der Inselbereiche unter gegenseitiger Isolation. Method for producing a dielectric insulation subdivided pad for semiconductor integrated circuits The invention relates to focuses on a method for producing a subdivided by means of dielectric isolation Base for integrated semiconductor circuits with a large number of single crystal Semiconductor islands in which circuit components are formed and a polycrystalline one Semiconductor support area for firmly supporting the island areas among each other Isolation.

Bei einer integrierten Halbleiterschaltung ist es, damit Schaltungshauelemente, wie z. B. Widerstände, Dioden, Transistoren, Thyristoren u. dgl. integriert unter gegenseitiger elektrischer Isolation gebildet werden können, erforderlich, voneinander eine große Zahl von Inselbereichen, in denen diese Schaltungsbauelemente gebildet werden, und auch jeden Inselbereich von einem die Inselbereiche tragenden Trägerbereich zu isolieren. In the case of an integrated semiconductor circuit, so that circuit components such as B. resistors, diodes, transistors, thyristors and the like. Integrated under Mutual electrical isolation can be formed, if necessary, from one another a large number of island areas in which these circuit components are formed and also each island area from a support area supporting the island areas to isolate.

Nach einem der bekannten Isolierverfahren werden dielektrische Materialien verwendet, und eine nach diesem Verfahren hergestellte Unterlage wird "mittels dielektrischer Isolation unterteilte Unterlage" oder einfach dielektrisch isolierte Unterlage" genannt.According to one of the known insulation methods, dielectric materials is used, and a base produced by this method is "by means of dielectric Isolation of subdivided base "or simply dielectrically insulated base" called.

Die dielektrisch isolierte Unterlage erleidet jedoch während ihres Herstellungsverfahrens Krümmungsdeformationen, und bei der Herstellung von integrierten Halbleiterschaltungen ergeben sich daher verschiedene Fehler, wie Risse in der Unterlage, eine verschlechterte Genauigkeit der Metallabscheidung für die Elektroden, eine Verschlechterung der Durchbruchsspannung und Fluktuationen der Eigenschaften der Schaltungsbauelemente. However, the dielectrically isolated pad suffers during its Manufacturing process curvature deformations, and in the manufacture of integrated Semiconductor circuits therefore result in various defects, such as cracks in the substrate, a deteriorated accuracy of the metal deposition for the electrodes, a Deterioration in breakdown voltage and fluctuations in the properties of the Circuit components.

Die USA-Patentanmeldungen Ser. No. 604 947 und 657 959 und die der letzteren entsprechende ältere deutsche Patentanmeldung P 25 55 155.7 der Anmelderin erläutern im einzelnen die Ursachen der Krümmungsdeformationen der dielektrisch isolierten Unterlage und schlagen eine Gegenmaßnahme hierfür vor. Insbesondere wird darin angegeben, daß die Krümmungsdeformationen der dielektrisch isolierten Unterlage nach einer ersten Art, wonach die dielektrisch isolierte Unterlage konvex zur Anordnung einer Anzahl von einkristallinen Halbleiterinselbereichen hin gekrümmt ist, und außerdem nach einer anderen Art auftreten, wonach die dielektrisch isolierte Unterlage konvex zur Anordnung des polykristallinen Halbleiterträgerbereichs zum isolierten Tragen der Mehrzahl von einkristallinen Halbleiterinselbereichen hin gekrümmt ist. Die Krümmungsdeformation der erstgenannten Art wird durch den Unterschied der Wärmeausdehnungskoeffizienten der einkristallinen Inselbereiche einerseits und des polykristallinen Trägerbereichs andererseits verursacht, während die Krümmungsdeformation der letzteren Art durch die Keilwirkung von in den Trägerbereich eindiffundiertem Sauerstoff verursacht wird. United States patent applications Ser. No. 604 947 and 657 959 and those of the latter corresponding older German patent application P 25 55 155.7 of the applicant explain in detail the causes of the curvature deformations of the dielectric insulated pad and propose a countermeasure for this. In particular, will stated therein that the curvature deformations of the dielectrically insulated substrate according to a first type, according to which the dielectrically insulated base is convex to the arrangement is curved towards a number of single crystal semiconductor island regions, and also after a another kind occur, according to which the dielectric insulated base convex for the arrangement of the polycrystalline semiconductor carrier area for supporting the plurality of single crystal semiconductor island regions in isolation is curved. The curvature deformation of the first type is caused by the Difference in the coefficient of thermal expansion of the single-crystal island areas on the one hand and the polycrystalline support area on the other hand, while the curvature deformation of the latter type due to the wedge action of in the support area diffused oxygen.

Demgemäß schlagen die erwähnten Patentanmeldungen vor, entweder eine Schicht zum Verhindern der Sauerstoffdiffusion in die Oberfläche des Trägerbereichs oder eine Schicht nicht nur zum Verhindern der Sauerstoffdiffusion, sondern auch zum Kompensieren des Unterschieds der Wärmeausdehnungskoeffizienten der Inselbereiche und des Trägerbereichs vorzusehen. Accordingly, the referenced patent applications suggest either one Layer for preventing oxygen diffusion into the surface of the support area or a layer not only for preventing oxygen diffusion but also to compensate for the difference in the thermal expansion coefficients of the island areas and the support area.

Im Rahmen der Erfindungen nach den älteren Vorschlägen wurde bestätigt, daß in dieser Weise die dielektrisch isolierte Unterlage als solche von den Krüm-: mungsdeformationen befreit wird, daß jedoch noch einige Nachteile bei der Herstellung von integrierten Halbleiterschaltungen übrigbleiben. In the context of the inventions according to the older proposals, it was confirmed that that in this way the dielectrically insulated base as such from the curvature: Mungsdeformationen is freed, but that there are still some disadvantages in the production are left over from integrated semiconductor circuits.

Es sollen nun diese Nachteile anhand der das Herstellungsverfahren nach den älteren Patentanmeldungen veranschaulichenden Fig. 1 erläutert werden. We shall now consider these disadvantages on the basis of the manufacturing process according to the earlier patent applications illustrative Fig. 1 will be explained.

Wie in Fig. la dargestellt ist, wird nach thermischer Oxydation einer Hauptoberfläche eines einkristallinen N-Siliziumplättchens 1 ein Netz- (Gitter) -Muster-Trennkanal 2 auf der Oberfläche durch Fotoätzen gebildet. As shown in Fig. La, after thermal oxidation is a Main surface of a monocrystalline N-silicon wafer 1 a network (grid) -Pattern separation channel 2 formed on the surface by photo-etching.

Danach erzeugt man erneut eine dielektrisch isolierende Siliziumoxidschicht 3 auf der Hauptoberfläche des Plättchens durch Erhitzen. Anschließend bildet man darauf, wie in Fig. lb dargestellt ist, in einem Dampfwachstums-Reaktionsofen eine dicke polykristalline Siliziumschicht 4a, danach eine Siliziumoxidschicht 5a> eine dünne polykristalline Siliziumschicht 4b> eine Siliziumoxidschicht 5b zum Verhindern der Sauerstoffdiffusion und eine polykristalline Siliziumschicht 4c in der genannten Reihenfolge übereinander in Form eines Laminats.A dielectrically insulating silicon oxide layer is then produced again 3 on the main surface of the wafer by heating. Then one forms then, as shown in Fig. 1b, in a vapor growth reaction furnace thick polycrystalline silicon layer 4a, then a silicon oxide layer 5a> a thin polycrystalline silicon layer 4b> a silicon oxide layer 5b for Preventing oxygen diffusion and a polycrystalline silicon layer 4c in in the order mentioned, one on top of the other in the form of a laminate.

Die abwechselnde Laminierung der polykristallinen Siliziumschichten 4a bis 4c und der Siliziumoxidschichten 5a und 5b läßt sich leicht unter zeitweiligem Zuführen von Wasserdampf oder Kohlendioxid in den Reaktionsofen während des thermischen Zersetzungswachstums von Trichlorsilan oder Tetrachlorsilan zwecks Reaktion von thermisch zersetztem Silizium mit Sauerstoff herstellen. The alternating lamination of the polycrystalline silicon layers 4a to 4c and the silicon oxide layers 5a and 5b can be easily under temporary Feeding steam or carbon dioxide into the reaction furnace during the thermal Decomposition growth of trichlorosilane or tetrachlorosilane for the purpose of reacting produce thermally decomposed silicon with oxygen.

Durch Regulieren der Zahl der abwechselnden Laminatschichten, d. h. der polykristallinen Siliziumschichten 4a bis 4c und der Siliziumoxidschichten 5a und 5b, der Dicke der einzelnen Schichten und der Dampfwachstumstemperatur läßt sich die Krümmungsdeformation des einkristallinen Siliziumplättchens 1 aufgrund des Unterschiedes der Wärmeausdehnungskoeffizienten zwischen den verschiedenen Schichten auf Null reduzieren. By regulating the number of alternate layers of laminate, i. H. the polycrystalline silicon layers 4a to 4c and the silicon oxide layers 5a and 5b, the thickness of the individual layers and the vapor growth temperature the curvature deformation of the single-crystal silicon wafer 1 is due the difference in the coefficient of thermal expansion between the different layers reduce to zero.

Unter Verwendung der flachen Boden-Hauptoberfläche des einkristallinen Siliziumplättchens 1 als Bezugsfläche wird die polykristalline Siliziumschicht 4c flach auf ein durch eine Strichpunktlinie in Fig. lb angedeutetes Niveau A poliert. Anschließend wird unter Verwendung der eingeebneten Oberfläche der polykristallinen Siliziumschicht 4c das einkristalline Siliziumplättchen 1 flach auf ein durch eine Strichpunktlinie bezeichnetes Niveau B poliert, um dadurch eine Anzahl von einkristallinen Siliziuminselbereichen la, lb, ..., in zu erhalten, die untereinander mittels der vorher gebildeten Siliziumoxidschicht 3 isoliert getrennt sind. Using the flat bottom main surface of the single crystal The polycrystalline silicon layer 4c becomes the silicon wafer 1 as a reference surface polished flat to a level A indicated by a dash-dotted line in FIG. Then using the leveled surface of the polycrystalline silicon layer 4c the single crystal silicon wafer 1 flat polished to a level B indicated by a chain line to thereby produce a Number of monocrystalline silicon island regions la, lb, ..., in to get the isolated from one another by means of the previously formed silicon oxide layer 3 are.

Beim Erzeugen der Schaltungsbauelemente in der Mehrzahl von einkristallinen Siliziuminselbereichen la, lb, ..., ln durch Diffusionstechnik wird die äußerste polykristalline Siliziumschicht 4c der Sauerstoff-Keilwirkung infolge der Wärmebehandlung der Unterlage in oxydierender Atmosphäre mit dem Ergebnis ausgesetzt, daß die in Fig. lc dargestellte dielektrisch isolierte Unterlage eine Krümmungsdeformation erleidet. Aus diesem Grunde wurde vorgeschlagen, die äußerste polykristalline Siliziumschicht 4c durch Ätzen zu entfernen, wodurch die Siliziumoxidschicht 5b entsprechend Fig. ld nach außen freigelegt wird. When producing the circuit components in the plurality of monocrystalline Silicon island areas la, lb, ..., ln by diffusion technique becomes the outermost polycrystalline silicon layer 4c of the oxygen wedge effect due to the heat treatment exposed to the substrate in an oxidizing atmosphere with the result that the in Fig. Lc shown dielectrically insulated base a curvature deformation suffers. For this reason it has been proposed to use the outermost polycrystalline silicon layer 4c to be removed by etching, whereby the silicon oxide layer 5b according to FIG. ld is exposed to the outside.

Wie in den Figuren la bis lb dargestellt ist, können die in dem einkristallinen Siliziumplättchen 1 gebildeten Trennkanäle 2 nicht völlig gefüllt werden, auch wenn das Laminatwachstum der polykristallinen Siliziumschichten 4a bis 4c vorliegt. Infolgedessen verbleiben den Trennkanälen entsprechende Kanalspuren, und die Oberfläche der Siliziumoxidschicht 5b wird merklich unregelmäßig. As shown in Figures la to lb, in the monocrystalline Silicon wafer 1 formed separating channels 2 are not completely filled, even if the laminate growth of the polycrystalline silicon layers 4a to 4c is present. Consequently What remains are the channel tracks corresponding to the separating channels and the surface of the silicon oxide layer 5b becomes noticeably irregular.

Zusätzlich zu den den Trennkanälen 2 entsprechenden Spuren ergibt sich eine Unregelmäßigkeit durch Vorsprünge aufgrund örtlichen anormalen Wachstums des polykristallinen Siliziums. In addition to the tracks corresponding to the separation channels 2 results irregularity of protrusions due to local abnormal growth of polycrystalline silicon.

Beim Eindiffundieren von Dotiermitteln in die einzelnen einkristallinen Siliziuminselbereiche la, lb, .... When dopants diffuse into the individual monocrystalline Silicon island areas la, lb, ....

in wird die Unterlage an der Siliziumoxidschicht 5b von einem Vakuumspannfutter angehoben und daran befestigt, und man bringt dann eine Maske auf die entgegengesetzte Seite der Unterlage auf. Danach wird ein Fotoresistmaterial auf die Oberflächen der einkrtstallinen Siliziuminselbereiche la, lb, ...> in durch die Maske aufgebracht. Bei diesem Verfahren verhindern jedoch die an der Oberfläche der Siliziumoxidschicht 5b vorhandenen Unregelmäßigkeiten eine stetige Halterung der Unterlage durch das Vakuumspannfutter, wodurch die Maskierungsgenauigkeit verschlechtert wird.in the substrate is attached to the silicon oxide layer 5b by a vacuum chuck lifted up and attached to it, and then you put a mask on the opposite one Side of the document. After that, a photoresist material is applied to the surfaces of the crystalline silicon island areas la, lb, ...> in applied through the mask. In this method, however, prevent the on the surface of the silicon oxide layer 5b existing irregularities a steady support of the base by the Vacuum chuck, which deteriorates the masking accuracy.

Wenn man die Maske auf die Oberflächen der einkristallinen Siliziuminselbereiche la, lb, ..., in preßt, um einen engen Kontakt der Maske mit der dielektrisch isolierten Unterlage zu sichern, wird die dielektrisch isolierte Unterlage an den Vorsprüngen deformiert, die als Angelpunkte wirken, und manchmal zerbrochen. When you put the mask on the surfaces of the single crystal silicon island areas la, lb, ..., in presses to make close contact of the mask with the dielectrically isolated To secure the underlay, the dielectrically insulated underlay is attached to the projections deformed, which act as pivots, and sometimes broken.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer dielektrisch isolierten Unterlage zu entwickeln, das leichter durchführbar ist, bei dem Brüche der dielektrisch isolierten Unterlage vermieden werden, die dielektrisch isolierte Unterlage praktisch von Krümmungsdeformationen freibleibt, in der dielektrisch isolierten Unterlage genau und fein dimensionierte Schaltungsbauelemente mit hoher Ausbeute gebildet werden können und verschiedene Arten von dielektrisch isolierten Unterlagen einsetzbar sind. The invention is based on the object of a method for production Developing a dielectrically insulated pad is easier to do is to avoid breaks in the dielectrically insulated substrate, the dielectrically insulated base remains practically free of curvature deformations, Precisely and finely dimensioned circuit components in the dielectrically insulated base can be formed with high yield and various kinds of dielectric isolated documents can be used.

Gegenstand der Erfindung, womit diese Aufgabe, ausgehend von dem älteren Vorschlag nach der DT-Patentanmeldung P 25 55 155.7, gelöst wird, ist ein Verfahren zur Herstellung einer dielektrisch isolierten Unterlage für integrierte Halbleiterschaltungen mit einer Mehrzahl von einkristallinen Halbleiterinseln, in denen Schaltungsbauelemente gebildet werden, einer polykristallinen Halbleiterträgerschicht und einer zwischen den einkristallinen Halbleiterinseln und der Trägerschicht angebrachten, die Halbleiterinseln untereinander und von der Trägerschichtisolier#nden lektrikums schi cht, nach dem man auf einer mit einem Nutenmuster versehenen Hauptoberfläche eines einkristallinen Halbleiterplättchens eine dielektrische Schicht vorsieht, auf dieser als Trägerschichtbereich eine abwechselnde Schichtenfolge von wenigstens zwei polykristallinen Halbleiterschichten und wenigstens einer Sauerstoffdiffusions-Verhinderungsschicht in der Weise abscheidet, daß die äußerste Schicht eine polykristalline Halbleiterschicht ist, und die entgegengesetzte, glatte Hauptoberfläche bis zur Bildung der einkristallinen Halbleiterinseln entfernt, mit dem Kennzeichen, daß man die Außenoberfläche der äußersten polykristallinen Halbleiterschicht des Trägerschichtbereichs bis zu einer solchen Schichtdicke poliert, die zum Verhindern einer störenden Krümmung der dielektrisch isolierten Unterlage infolge einer Sauerstoffdiffusion in die äußerste polykristalline Halbleiterschicht ausreicht. The subject of the invention, which this task, starting from the older proposal according to the DT patent application P 25 55 155.7, is solved, is a Process for the production of a dielectrically insulated base for integrated Semiconductor circuits with a plurality of single-crystal semiconductor islands, in which circuit components are formed, a polycrystalline semiconductor substrate and one attached between the monocrystalline semiconductor islands and the carrier layer, the semiconductor islands from one another and from the carrier layer isolating the electrical material after which one on a main surface provided with a grooved pattern a single-crystal semiconductor wafer provides a dielectric layer, on this as a carrier layer area an alternating layer sequence of at least two polycrystalline semiconductor layers and at least one oxygen diffusion prevention layer deposited in such a way that the outermost layer is a polycrystalline semiconductor layer is, and the opposite, smooth main surface until the formation of the monocrystalline Semiconductor islands removed, marked that the outer surface of the outermost polycrystalline semiconductor layer of the carrier layer region up to one polished to such a layer thickness that to prevent a disturbing curvature of the dielectric insulated base as a result of oxygen diffusion into the outermost polycrystalline Semiconductor layer is sufficient.

Vorteilhaft poliert man die äußerste polykristalline Halbleiterschicht auf eine Dicke, die der Ungleichung x c y/40 genügt, worin x die Enddicke der äußersten polykristallinen Halbleiterschicht nach dem Polieren und y die Gesamtdicke der dielektrischisolierten Unterlage bedeuten. The outermost polycrystalline semiconductor layer is advantageously polished to a thickness which satisfies the inequality x c y / 40, where x is the final thickness of the outermost polycrystalline semiconductor layer after polishing and y is the total thickness of the dielectrically isolated Mean underlay.

In Ausgestaltung der Erfindung verwendet man für die bzw. jede Sauerstoffdiffusions-Verhinderungsschicht ein Material mit einem zur Kompensation des Unterschiedes zwischen den Wärmeausdehnungskoeffizienten der polykristallinen Halbleiterschichten und des einkristallinen Halbleiterplättchens geeigneten Wärmeausdehnungskoeffizient. In an embodiment of the invention, one uses for the or each oxygen diffusion prevention layer a material with one to compensate for the difference between the coefficients of thermal expansion the polycrystalline semiconductor layers and the single crystal semiconductor wafer suitable coefficient of thermal expansion.

Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen: Fig. la bis ld Längsschnittansichten zur Veranschaulichung der einzelnen Verfahrensschritte mit Einfachpolierprozeß zum Herstellen einer dielektrisch isolierten Unterlage nach einem älteren Vorschlag der Anmelderin; Fig. 2a und 2b tängsschnittansichten zur Veranschaulichung der Verfahrensschritte mit Einfachpolierprozeß zum Herstellen einer dielektrisch isolierten Unterlage gemäß der Erfindung; Fig. 3 und 4 Diagramme zur Veranschaulichung der Beziehung zwischen der Enddicke der äußersten polykristallinen Siliziumschicht nach dem Polieren und der Größe der Krümmungsdeformation der dielektrisch isolierten Unterlage in Abhängigkeit von der Gesamtdicke der dielektrisch isolierten Unterlage bzw. von der Anzahl der abwechselnd laminierten polykristallinen - Siliziumschichten und der Siliziumoxidschichten; Fig. 5 eine Längsschnittansicht eines Ausführungsbeispiels einer erfindungsgemäß hergestellten dielektrisch isolierten Unterlage; und Fig. 6a bis 6d und Fig. 7a bis 7d Längsschnittansichten zur Veranschaulichung der Verfahrensschritte zur Herstellung von dielektrisch isolierten Unterlagen gemäß der Erfindung nach einer Doppelpoliermethode bzw. einer #tz- und Epitaxialauffüllmethode. The invention is illustrated with reference to the in the drawing Embodiments explained in more detail; therein show: Fig. 1a to 1d longitudinal sectional views to illustrate the individual process steps with a single polishing process for Manufacture of a dielectrically insulated base according to an older proposal the applicant; 2a and 2b are longitudinal sectional views to illustrate the method steps with a single polishing process for producing a dielectrically insulated base according to the invention; Figures 3 and 4 are diagrams illustrating the relationship between the final thickness of the outermost polycrystalline silicon layer after polishing and the size of the curvature deformation of the dielectrically insulated base as a function of on the total thickness of the dielectrically insulated base or on the number of alternately laminated polycrystalline - silicon layers and the silicon oxide layers; Fig. 5 is a longitudinal sectional view of an embodiment of one made in accordance with the invention dielectrically insulated pad; and FIGS. 6a to 6d and 7a to 7d are longitudinal sectional views to illustrate the process steps for the production of dielectrically insulated Documents according to the invention by a double polishing method or a # tz and Epitaxial padding method.

Das erfindungsgemäße Verfahren wird nun anhand einiger Beispiele beschrieben. The method according to the invention will now be explained using a few examples described.

Fig. 2a zeigt die gleiche- dielektrisch isolierte Unterlage wie die in Fig. lb dargestellte, und daher gilt die Unterlagenherstelltechnik, wie sie nach dem älteren Vorschlag bis Fig. lb angewendet wird, insoweit auch für das erfindungsgemäße Verfahren. 2a shows the same dielectrically insulated base as that shown in Fig. Lb, and therefore the pad making technique applies as it is the older proposal to Fig. Lb is applied, so far also for the inventive Procedure.

Im einzelnen werden polykristalline Siliziumschichten 14a, 14b und 14c sowie Siliziumoxidschichten 15a und 15b, welch letztere Sauerstoffdiffusions-Verhinderungsfilme bilden, die ein Auftreten von Krümmungsverformungen des einkristallinen Siliziumplättchens 11 durch Kompensation des Unterschieds der Wärmeausdehnungskoeffizienten zwischen dem einkristallinen Siliziumplättchen 11 und den polykristallinen Siliziumschichten 14a bis 14c verhindern, abwechselnd auf dem einkristallinen Siliziumplättchen 11, das mit Trennkanälen 12 versehen und mit einer Siliziumoxidschicht 13 bedeckt ist, auflaminiert. In detail, polycrystalline silicon layers 14a, 14b and 14c and silicon oxide layers 15a and 15b, the latter being oxygen diffusion preventing films which cause occurrence of curvature deformations of the single crystal silicon wafer 11 by compensating for the difference in the coefficient of thermal expansion between the single crystal silicon wafer 11 and the polycrystalline silicon layers 14a to 14c prevent alternating on the monocrystalline silicon wafer 11, which is provided with separating channels 12 and covered with a silicon oxide layer 13, laminated on.

In diesem Herstellungsstadium ist darauf zu achten, daß die äußerste Schicht der polykristallinen Siliziumschicht 14c entspricht. At this stage of manufacture, care must be taken that the extreme Layer of the polycrystalline silicon layer 14c corresponds.

Die Anzahl der aufzubringenden Siliziumoxidschichten wird in Abhängigkeit vom Aufbau der dielektrisch isolierten Unterlage 10 bestimmt und ist keineswegs auf zwei, wie durch die Siliziumoxidschichten 15a und 15b veranschaulicht, beschränkt. Weiter ist ihre Einfügung lage nicht auf die in der Figur gezeigte begrenzt. The number of silicon oxide layers to be applied depends on determined by the structure of the dielectrically insulated base 10 and is by no means to two as illustrated by silicon oxide layers 15a and 15b. Further, their insertion position is not limited to that shown in the figure.

Anschließend wird unter Verwendung der ebenen bodenseitigen Hauptoberfläche des einkristallinen Siliziumplättchens 11 als Bezugsfläche die äußerste polykristalline Siliziumschicht 14c bis zu einem Niveau C poliert, wie es in Fig. 2a durch eine Strichpunktlinie angedeutet ist. Durch diesen Polierprozeß werden die den Trennkanälen 12 entsprechenden Spuren beseitigt. Danach wird unter Verwendung der eingeebneten oberen Hauptoberfläche, d. h. Then, using the flat main surface on the bottom of the monocrystalline silicon wafer 11 is the outermost polycrystalline as a reference surface Silicon layer 14c polished to a level C, as shown in FIG. 2a by a Dashed line is indicated. This polishing process creates the separation channels 12 corresponding tracks eliminated. After that, using the leveled upper major surface, d. H.

der äußersten polykristallinen Siliziumschicht 14c, als Bezugsfläche das einkristalline Siliziumplättchen 11 bis zu einem Niveau D poliert, das ebenfalls durch eine Strichpunktlinie angedeutet ist, wodurch man eine Mehrzahl von einkristallinen Siliziuminselbereichen lla bis lln erhält, die voneinander durch die Siliziumoxidschicht 13 isoliert sind, Dieser Zustand ist in Fig. 2b gezeigt.the outermost polycrystalline silicon layer 14c, as a reference surface polishes the single-crystal silicon wafer 11 to a level D, as well is indicated by a dash-dotted line, whereby one has a plurality of monocrystalline Silicon island regions lla to lln are retained from one another by the silicon oxide layer 13 are isolated, this state is shown in Fig. 2b.

Nach der älteren Entwicklung gemäß Fig. ld wurde die äußerste polykristalline Siliziumschicht im nächsten Schritt durch Atzen entfernt. Erfindungsgemäß wird dagegen die äußerste Schicht nicht völlig entfernt, und man führt im nächsten Schritt eine Oxydation und Diffusion durch. According to the older development according to FIG. 1d, the outermost one became polycrystalline The silicon layer is removed by etching in the next step. According to the invention, however the outermost layer is not completely removed, and one introduces one in the next step Oxidation and diffusion through.

In einem vorbereitenden Schritt für diese Diffusion erzeugt man nach einem thermischen Oxydationsverfahren einen Siliziumoxidfilm, der als Diffusionsmaske wirkt. In a preparatory step for this diffusion one generates after a thermal oxidation process a silicon oxide film, which is used as a diffusion mask works.

Während dieses vorbereitenden Verfahrens könnte Sauerstoff in die äußerste polykristalline Siliziumschicht 14c eindiffundieren, jedoch wurde erfindungsgemäß die äußerste polykristalline Siliziumschicht 14c vorher soweit poliert, daß sie eine geringe Dicke aufweist, und die weitere Sauerstoffdiffusion wird durch die Siliziumoxidschicht 15b verhindert. So ist also die sonst für das Auftreten der Krümmungsdeformation aufgrund der Keilwirkung des eindiffundierenden Sauerstoffs verantwortliche Schicht dünn, und die dielektrischisolierte Unterlage 10 wird von ungünstigen Krümmungsdeformationen praktisch freigehalten.Oxygen could be used during this preparatory procedure in diffuse in the outermost polycrystalline silicon layer 14c, however, according to the invention the outermost polycrystalline silicon layer 14c previously polished to such an extent that it has a small thickness, and the further oxygen diffusion is through the Prevents silicon oxide layer 15b. So is the otherwise for the occurrence of the Curvature deformation due to the wedge effect of the diffusing oxygen responsible layer thin, and the dielectrically insulated base 10 is of kept unfavorable curvature deformations practically free.

Anschließend bringt man eine dem gewünschten Diffusionsmuster entsprechende Diffusionsmaske auf die einkrstallinen Siliziuminselbereiche lla bis lln auf. Das Fotoätzen durch die Maske läßt sich ohne Genauigkeitseinbuße durchführen, dä die dielektrischisolierte Unterlage von Krümmungsdeformationen freigehalten ist und die obere Hauptoberfläche der äußersten polykristallinen Siliziumschicht 14c durch Polieren eingeebnet wurde, so daß sie in steter und gleichmäßiger Anlage vom Vakuumspannfutter gehalten wird. Selbst wenn während dieses Verfahrensschrittes eine Druckkraft einwirkt, kann die dielektrisch isolierte Unterlage 10 mit der genannten flachen Oberfläche nicht reißen oder zerbrechen. A diffusion pattern corresponding to the desired diffusion pattern is then applied Diffusion mask on the single-crystal silicon island areas lla to lln. That Photo etching through the mask can be carried out without any loss of accuracy, since the dielectrically insulated base is kept free of curvature deformations and the upper major surface of the outermost polycrystalline silicon layer 14c through Polishing has been leveled so that they are in constant and even contact with the vacuum chuck is held. Even if a compressive force is applied during this process step, may have the dielectrically insulated base 10 with said flat surface won't crack or break.

Danach wird die dielektrisch isolierte Unterlage in einem Diffusionsofen angeordnet, und man läßt Dotierstoffe in die einkristallinen Siliziuminselbereiche lla bis lln eindiffundieren. Auch bei diesem Verfahrensschritt kann die Sauerstoffatmosphäre innerhalb des Diffusionsofens eine Sauerstoffdiffusion in die äußerste polykristalline Siliziumschicht 14c verursachen, doch läßt sich die dielektrisch isolierte Unterlage 10 aus dem gleichen Grunde wie im Fall des Oxydationsverfahrensschrittes praktisch von einer Krümmungsdeformation freihalten. The dielectrically insulated base is then placed in a diffusion furnace arranged, and dopants are allowed into the single crystal silicon island regions Diffuse in lla to lln. The oxygen atmosphere can also be used in this process step oxygen diffusion into the outermost polycrystalline within the diffusion furnace Cause silicon layer 14c, yes can be the dielectric insulated pad 10 for the same reason as in the case of the oxidation process step practically free from curvature deformation.

In dieser Weise kommt, auch wenn ähnliche Diffusionsbehandlungen wiederholt werden, die erfindungsgemäße Wirkung zur Geltung, und die Krümmungsdeformation der dielektrisch isolierten Unterlage läßt sich mit Sicherheit verhindern. In this way comes even when similar diffusion treatments are repeated, the effect of the invention is effective, and the curvature deformation the dielectrically insulated base can be prevented with certainty.

Falls eine Obergrenze des Größenbereichs der Krümmungsdeformation h der dielektrisch isolierten Unterlage aufgrund der Oxydations- und Diffusionsverfahrensschritte, die noch keine nachteilige Wirkung auf die anschließende Fotoätzung, Elektrodenausbildung und dgl. Behandlung hat, auf 30 /um festgesetzt wird, muß die Enddicke x der äußersten polykristallinen Siliziumschicht 14c nach dem Polieren, wie sie in Fig. 2b dargestellt ist, der Ungleichung x L i0 genügen, wenn die Gesamtdicke y der in Fig. 2b gezeigten dielektrisch isolierten Unterlage 10 200 bis 500 um beträgt. If an upper limit of the size range of the curvature deformation h the dielectrically insulated base due to the oxidation and diffusion process steps, which does not yet have a negative effect on the subsequent photo-etching, electrode formation and the like. Treatment is set to 30 / µm, the final thickness x must be the outermost polycrystalline silicon layer 14c after polishing, as shown in Fig. 2b , satisfy the inequality x L i0 if the total thickness y is that shown in FIG. 2b dielectrically insulated base 10 is 200 to 500 µm.

Die Gesamtdicke y der dielektrisch isolierten Unterlage 10, die von den Handhabungsbedingungen und dem Ausmaß der Wärmebehandlung abhängt, läßt sich auf etwa 200 /um reduzieren, wenn die Bedingungen für die Wärmebehandlung frei sind. Obwohl es vorzuziehen ist, die Gesamtdicke y unter Berücksichtigung der mechanischen Festigkeit und Verringerung der Krümmungsdeformation dicker zu machen, liegt die Obergrenze der Gesamtdicke y unter Berücksichtigung einer Herstellungskostensenkung bei etwa 500 /um. Dementsprechend wurde die Beziehung zwischen der Enddicke x und der Wrümmungsdeformationsgröße # h nach Abschluß des Dides Diffusionsverfahrensschritts bei Gesamtdicken y der dielektrisch isolierten Unterlage 10 von 500, 450, 300 und 200 /um gemessen, wobei entsprechende, in Fig. 3 dargestellte Kurven a bis d erhalten wurden. The total thickness y of the dielectrically insulated base 10, which is of depends on the handling conditions and the amount of heat treatment, can reduce to about 200 µm when the conditions for the heat treatment are clear. Although it is preferable to consider the total thickness y considering the mechanical Making strength and reducing curvature deformation thicker lies in the Upper limit of the total thickness y taking into account a reduction in manufacturing costs at about 500 / µm. The relationship became accordingly between the final thickness x and the curvature deformation quantity # h after completion of the Dides diffusion process step with total thicknesses y of the dielectrically insulated base 10 of 500, 450, 300 and 200 μm, corresponding curves a to d shown in FIG. 3 being obtained became.

Man ersieht aus Fig. 3, daß für sämtliche Werte der Enddicke x die Größe der Krümmungsdeformation umso kleiner wird, je größer die Gesamtdicke y der dielektrisch isolierten Unterlage 10 ist. Gemäß Fig. 3 entsprechen die Bedingungen, daß die Krümmungsdeformationsgrößen bh der Unterlage, die im Lauf des Oxydationsschritts unter Verwendung von Dampf bei 120 °C während 4 Stunden verursacht werden, auf die Obergrenze von 30 /um begrenzt werden, die hinsichtlich einer Verschlechterung der Genauigkeiten bei anschließenden Verfahrensschritten praktisch noch wirkungslos ist, den Enddicken x der polykristallinen Schicht von weniger als 14 /um, weniger als 11 /um, weniger als 8 /um und weniger als 6 um bei Gesamtdicken y von 500 bzw. 450 bzw. 300 bzw. 200 /um. It can be seen from Fig. 3 that for all values of the final thickness x the The size of the curvature deformation becomes smaller, the greater the total thickness y of the dielectrically insulated base 10 is. According to FIG. 3, the conditions that the curvature deformation magnitudes bh of the base, which in the course of the oxidation step using steam at 120 ° C for 4 hours on which Upper limit of 30 / µm, which is limited in terms of deterioration in the Accuracies in subsequent process steps are still practically ineffective is, the final thicknesses x of the polycrystalline layer of less than 14 / µm, less than 11 / µm, less than 8 / µm and less than 6 µm for total thicknesses y of 500 or 450 or 300 or 200 µm.

Mit anderen Worten genügen diese Bedingungen angenähert der Beziehung x ' i0.In other words, these conditions approximate the relationship x 'i0.

Es wurde eine Messung durchgeführt, um zu untersuchen, wie die Enddicke der äußersten polykristallinen Siliziumschicht 14c die Krümmungsdeformationsgröße der Unterlage beeinflu.3t> wenn die Zahl der abwechselnd auflaminierten polykristallinen Siliziumschichten 14 und Siliziumoxidschichten 15 geändert wird. Die Ergebnisse hiervon sind in Fig. 4 dargestellt. A measurement was made to investigate how the final thickness of the outermost polycrystalline silicon layer 14c, the amount of curvature deformation of the base influences> if the number of alternately laminated polycrystalline Silicon layers 14 and silicon oxide layers 15 is changed. The results these are shown in FIG. 4.

Es wurden Unterlagen unter den Bedingungen hergestellt, daß die Wachstumstemperatur sowohl für die polykristallinen Siliziumschichten 14 als auch für die Siliziumoxidschichten 15 1200 0C beträgt, jede Siliziumoxidschicht 15 eine Dicke von 1,4 um hat und die Gesamtdicke y der dielektrisch isolierten Unterlage 10 in jedem Fall 500 um ist. Supports were produced under the conditions that the growth temperature both for the polycrystalline silicon layers 14 and for the Silicon oxide layers 15 is 1200 ° C., each silicon oxide layer 15 has a thickness of 1.4 μm and the The total thickness y of the dielectrically insulated base 10 is 500 μm in each case.

Man ersieht aus Fig. 4, daß die Krümmungsdeforma tionsgröße der Unterlage durch die Enddicke x der äußersten polykristallinen Siliziumschicht 14c bestimmt und kaum durch die Zahl der abwechselnd laminierten Schichten beeinflußt wird. It can be seen from Fig. 4 that the curvature deformation size of the base determined by the final thickness x of the outermost polycrystalline silicon layer 14c and is hardly influenced by the number of alternately laminated layers.

Weiter wurde ein Versuch zur Überprüfung durchgeführt, wie die Krümmungsdeformationsgröße der Unterlage durch Variieren der Dicke der Siliziumoxidschichten 15a und 15b, die abwechselnd mit den polykristallinen Siliziumschichten 14a bis 14c laminiert sind, im Bereich von 0,3 bis 1,4 um beeinflußt wird, und es wurde bestätigt, daß die Dicke der Siliziumoxidschichten 15a und 15b ohne Einfluß auf die Krümmungsdeformationsgröße ist. Dies zeigt also, daß auch relativ dünne Siliziumoxidschichten ausreichend eine Sauerstoffdiffusion in die angrenzende polykristalline Siliziumschicht 14b verhindern. Further, an experiment was made to check such as the amount of curvature deformation of the substrate by varying the thickness of the silicon oxide layers 15a and 15b, the are alternately laminated with the polycrystalline silicon layers 14a to 14c, is influenced in the range of 0.3 to 1.4 µm, and it was confirmed that the thickness of the silicon oxide layers 15a and 15b with no influence on the amount of curvature deformation is. This shows that even relatively thin silicon oxide layers are sufficient Prevent oxygen diffusion into the adjacent polycrystalline silicon layer 14b.

Man versteht aufgrund der vorstehenden Beschreibung, daß die Größe der Krümmungsdeformationen, wenn die Enddicke x der äußersten polykristallinen Siliziumschicht 14c erfindungsgemäß der Ungleichung x L i0 genügt, unabhängig von sowohl der Zahl der abwechselnd laminierten polykristallinen Siliziumschichten 14 und Siliziumoxidschichten 15 als auch der Dicke der Siliziumoxidschichten 15 ist, keine Notwendigkeit zur vollständigen Entfernung der äußersten polykristallinen Siliziumschicht 14c vor dem Diffusionsprozeß besteht und die dielektrisch isolierte Unterlage 10 auch fast frei von den Krümmungsdeformationen während auf den Diffusionsprozeß folgender Verfahrensschritte ist, so daß sich die erwünschten Schaltungsbauelemente in den einkristallinen Siliziuminselbereichen lla bis lln mit hoher Genauigkeit erzeugen lassen. It is understood from the foregoing description that the size of the curvature deformations when the final thickness x of the outermost polycrystalline silicon layer 14c, according to the invention, satisfies the inequality x L i0, regardless of both the number of the alternately laminated polycrystalline silicon layers 14 and silicon oxide layers 15 as well as the thickness of the silicon oxide layers 15 is no need for complete removal of the outermost polycrystalline silicon layer 14c the diffusion process and the dielectrically insulated base 10 also almost free from the curvature deformations while following the diffusion process Procedural steps is so that the desired circuit components in the single crystal silicon island regions lla to lln can be generated with high accuracy.

Es wurden Versuchsergebnisse unter Oxydationsbedingungen von 1200 0C und vierstttndiger Dauer anhand der Fig. 3 und 4 erläutert. Jedoch ist darauf hinzuweisen, daß auch unter den Bedingungen, daß die Oxydations- oder Diffusionsdauer verlängert wird, die Größe der Krümmungsdeformation fast unverändert bleibt und daß beim Herstellen gewöhnlicher integrierter Halbleiterschaltungsbauelemente die zur Oxydationsatmosphäre passenden Behandlungsbedingungen freier sind. Dementsprechend ist die Krümmungsdeformations-Verhinderungseignung nach dem errindungsgeäßen Verfahren, die unter den oben angegebenen Oxydationsbedingungen nachgewiesen wurde, als allgemein gültig anzusehen. There were test results under oxidation conditions of 1200 0C and a duration of four hours with reference to FIGS. 3 and 4. However, is on it to point out that even under the conditions that the oxidation or diffusion time is elongated, the magnitude of the curvature deformation remains almost unchanged and that in the manufacture of ordinary semiconductor integrated circuit components the treatment conditions suitable for the oxidizing atmosphere are freer. Accordingly is the curvature deformation prevention suitability according to the inventive method, which was detected under the oxidation conditions given above, as general to be considered valid.

Die Fig. 3 und 4 zeigen, daß eine geringere Enddicke x der äußersten polykristallinen Siliziumschicht 14c nach dem Polieren wirksam ist, um die Krümmungsdeformation der dielektrisch isolierten Unterlage 10 zu verhindern. 3 and 4 show that a smaller final thickness x of the outermost polycrystalline silicon layer 14c after polishing is effective to reduce the curvature deformation the dielectrically insulated base 10 to prevent.

Jedoch verursacht, wie in Fig. 5 veranschaulicht ist, ein unregelmäßiges Wachstum der polykristallinen Siliziumschichten 14a bis 14c manchmal örtliche Unterschiede der Enddicke der äußersten polykristallinen Siliziumschicht 14c nach dem Polieren, oder ein anormales Wachstum der polykristallinen Siliziumschichten 14a bis 14c führt manchmal zu Vorsprüngen, wie mit einem Kreis oc in Fig. 5 angedeutet ist.However, as illustrated in Fig. 5, causes an irregular Growth of the polycrystalline silicon layers 14a to 14c sometimes local differences the final thickness of the outermost polycrystalline silicon layer 14c after polishing, or abnormal growth of the polycrystalline silicon layers 14a to 14c results sometimes to projections, as indicated by a circle oc in FIG.

Dementsprechend ist es unter Berücksichtigung der Parbllelität der oberen und der unteren Oberfläche der dielektrisch isolierten Unterlage, der Rauheit der äußersten polykristallinen Siliziumschichtoberfläche, der Arbeitsgenauigkeit und der Festigkeit der Unterlage nicht vorteilhaft, die äußerste polykristalline Siliziumschicht soweit zu polieren, daß ihre Dicke nahezu Null wird, sondern vorzugsweise poliert man sie auf eine möglichst große Enddicke innerhalb des zulässigen Bereichs, in dem die dielektrisch isolierte Unterlage noch von der unerwünschten Krümmungsdeformation während des Diffusionsprozesses freibleibt. Accordingly, it is taking into account the parallelism of the upper and lower surface of the dielectrically insulated base, the roughness of the outermost polycrystalline silicon layer surface, the working accuracy and the strength of the base not advantageous, the outermost polycrystalline To polish silicon layer so far that its thickness is almost zero, but preferably if they are polished to the greatest possible final thickness within the permissible range, in which the dielectrically insulated base still from the undesired curvature deformation remains free during the diffusion process.

Während in der bisherigen Beschreibung die Sauerstoffdiffusions-Verhinderungsschicht als Siliziumoxidschicht erläutert wurde, lassen sich auch Siliziumnitrid (SiDN4)-Schichten, Aluminiumoxid (Al203)-Schichten oder aus diesen Bestandteilen zusammengesetzte Schichten verwenden. Whereas, in the description so far, the oxygen diffusion preventing layer was explained as a silicon oxide layer, silicon nitride (SiDN4) layers, Aluminum oxide (Al203) layers or layers composed of these components use.

Die Herstellverfahren entsprechend Fig. 1 und 2 können Einfachpolierverfahren genannt werden, wobei polykristalline Siliziumschichten an nur einer Oberfläche des einkristallinen Siliziumplättchens gebildet werden. The manufacturing processes according to FIGS. 1 and 2 can be single polishing processes are called, with polycrystalline silicon layers on only one surface of the single crystal silicon wafer are formed.

Die Erfindung ist jedoch auch auf ein Doppelpolierverfahren anwendbar, nach dem polykristalline Siliziumschichten an beiden Oberflächen des einkristallinen Siliziumplättchens ausgebildet werden, und sie ist auch auf verschiedene andere Herstellungsverfahren für die dielektrisch isolierte Unterlage anwendbar.However, the invention is also applicable to a double polishing method, after the polycrystalline silicon layers on both surfaces of the single crystal Silicon wafer, and it is also on various others Manufacturing process for the dielectrically insulated base applicable.

Anhand der Fig. 6 soll nun ein Ausführungsbeispiel der Erfindung beschrieben werden, nach dem eine dielek4,##ffi trisch isolierte Unterlage entsprechend dem Doppelpolierverfahren hergestellt wird. An exemplary embodiment of the invention will now be based on FIG are described, according to which a dielectrically insulated pad is made using the double polishing process.

Wie in Fig. 6a gezeigt ist, erzeugt man Siliziumoxidschichten 22a und 22b auf beiden Hauptoberflächen eines einkristallinen Siliziumplättchens 21 durch thermische Oxydation des einkristallinen Siliziumplättchens 21 und scheidet eine polykristalline Siliziumschicht 23 auf der Siliziumoxidschicht 22a an der einen Seite durch Dampfwachstum ab. Dann wird wie in Fig. 6b veranschaulicht ist, die Siliziumoxidschicht 22b an der entgegengesetzten Seite teilweise entfernt, und das einkristalline Siliziumplättchen 21 wird selektiv zur Bildung eines Netz- oder Gittertrennkanals 24 geätzt, wodurch die Siliziumoxidschicht 22a an einer Seite teilweise freigelegt wird. As shown in FIG. 6a, silicon oxide layers 22a are produced and 22b on both main surfaces of a single crystal silicon wafer 21 by thermal oxidation of the monocrystalline silicon wafer 21 and separates a polycrystalline silicon layer 23 on the silicon oxide layer 22a on one side Side due to steam growth. Then, as illustrated in Fig. 6b, the Silicon oxide layer 22b on the opposite side partially removed, and that monocrystalline silicon wafer 21 becomes selective to form a mesh or grid separating channel 24 etched, whereby the silicon oxide layer 22a is partially exposed on one side will.

Da das einkristalline Siliziumplättchen 21 durch den Netzmuster-Trennkanal 24 in eine Mehrzahl von einkristallinen Siliziuminselbereichen 21a aufgeteilt wird, werden die einzelnen einkristallinen Siliziuminselbereiche 21a zeitweilig von der polykristallinen Siliziumschicht 23 getragen. In diesem Punkt unterscheidet sich das Doppelpolierverfahren von dem weiter oben erläuterten Einfachpolierverfahren. Since the single crystal silicon wafer 21 through the mesh pattern separation channel 24 is divided into a plurality of monocrystalline silicon island regions 21a, the individual monocrystalline silicon island regions 21a are temporarily removed from the polycrystalline silicon layer 23 carried. This is different on this point the double polishing method from the single polishing method explained above.

Anschließend wird nach Erzeugung einer Siliziumoxidschicht 25 auf der Seitenumfangsfläche der einzelnen einkristallinen Siliziuminseln 21a durch thermische Oxydation die polykristalline Siliziumschicht 23, mit der die einkristallinen Siliziuminselbereiche 21a verbunden sind, in einen Dampfwachstumsofen eingeführt. Darin bildet man einen Trägerbereich 28 aus, der eine abwechselnde Laminierung polykristalliner Siliziumschichten 26a, 26b und 26c und von Siliziumoxidschichten 27a und 27b darstellt. Subsequently, after a silicon oxide layer 25 has been produced of the side peripheral surface of the individual monocrystalline silicon islands 21a by thermal Oxidation of the polycrystalline silicon layer 23, with which the monocrystalline silicon island areas 21a are introduced into a steam growing oven. One forms one in it Carrier area 28 made of an alternating lamination of polycrystalline silicon layers 26a, 26b and 26c and silicon oxide layers 27a and 27b.

Beim Entfernen der als zeitweiliger Träger dienenden polykristallinen Siliziumschicht 23 durch Läppen .wird ~die Erfindung angewendet. When removing the polycrystalline ones serving as temporary carriers Silicon layer 23 by lapping .wird ~ the invention is applied.

Im einzelnen wird, wie in Fig. 6a dargestellt, die polykristalline Siliziumschicht 23 auf dem flachen einkristallinen Siliziumplättchen 21 so abgeschieden, daß die Oberfläche der polykristallinen Siliziumschicht 23 als flach angesehen werden kann. Durch Verwendung dieser ebenen Oberfläche der polykristallinen Siliziumschicht 23 als Bezugsfläche wird die äußerste polykristalline Siliziumschicht 26c erfindungsgemäß bis auf ein in Fig. 6c angedeutetes Niveau E poliert. In detail, as shown in Fig. 6a, the polycrystalline Silicon layer 23 is deposited on the flat single-crystal silicon wafer 21 in such a way that that the surface of the polycrystalline silicon layer 23 can be regarded as flat can. By using this flat surface of the polycrystalline silicon layer 23 as a reference surface is the outermost polycrystalline silicon layer 26c according to the invention polished to a level E indicated in FIG. 6c.

Danach wird unter Verwendung der durch das Polieren erhaltenen flachen Oberfläche der äußersten polykristallinen Siliziumschicht 26c die polykristalline Siliziumschicht 23 durch Polieren oder chemisches tzen zur Bildung einer dielektrisch isolierten Unterlage 29 entfernt, wie in Fig. 6d dargestellt ist. After that, using the flat obtained by polishing Surface of the outermost polycrystalline silicon layer 26c the polycrystalline Silicon layer 23 by polishing or chemical etching to form a dielectric isolated pad 29 removed, as shown in Fig. 6d.

Dementsprechend wird die polykristalline Siliziumschicht 2) gleichmäßig entfernt, so daß eine Gleichmäßigkeit der Dicke der einkristallinen Siliziuminselbereiche 21a und der der dielektrisch isolierten Unterlage 29 gesichert wird. Accordingly, the polycrystalline silicon layer 2) becomes uniform removed so that a uniformity in the thickness of the single crystal silicon island areas 21a and that of the dielectrically insulated base 29 is secured.

Weiter sichert die freigelegte flache Oberfläche der äußersten polykristallinen Siliziumschicht 26c des Trägerbereichs 28 eine leichte Handhabung des Vakuumspannfutters, so daß verschiedene Schaltungsbauelemente genau in den einkristallinen Siliziuminselbereichen 21a gebildet werden können, ohne daß eine Krümmungsdeformation der dielektrisch isolierten Unterlage 29 auftritt. Further secures the exposed flat surface of the outermost polycrystalline Silicon layer 26c of the carrier area 28 an easy handling of the vacuum chuck, so that various circuit components exactly in the single crystal silicon island areas 21a can be formed without curvature deformation of the dielectric insulated pad 29 occurs.

Anhand von Fig. 7 soll nun ein. Ausführungsbeispiel der Erfindung erläutert werden, bei dem diese auf ein Atz-Epitaxialauffüll-Verfahren angewendet wird. With the aid of FIG. 7, a. Embodiment of the invention in which this is applied to an etching epitaxial filling method will.

Dieses Herstellverfahren ist eine Verbesserung des anhand der Fig. 1 und 2 erläuterten Einfachpölierverfahrens und verwendet als Ausgangsmaterial ein einkristallines Siliziumplättchen, in das N-Dotiermittel mit hoher Konzentration eindiffundiert werden bzw. sind. This manufacturing method is an improvement on the basis of FIG. 1 and 2 explained single polishing process and used as a starting material single crystalline silicon wafer, in the high concentration N-type dopant are or are diffused in.

Die Verfahrensschritte vor den in Fig. 2b einschließlich veranschaulichten sind identisch, und ihre Erläuterung wird in der folgenden Beschreibung ausgelassen. Außerdem entspricht Fig. 2b Fig. 7a, d. h. eine Mehrzahl von einkristallinen Siliziuminselbereichen 31a, in die Dotiermittel mit hoher Konzentration eindiffundiert sind, werden von einem Trägerbereich 38 über eine Siliziumoxidschicht 32 getragen. The method steps prior to those illustrated in Fig. 2b inclusive are identical and their explanation is omitted in the following description. In addition, Fig. 2b corresponds to Fig. 7a, i. H. a plurality of single crystal silicon island regions 31a, into which dopants have diffused in high concentration, are of a support region 38 carried over a silicon oxide layer 32.

Der Trägerbereich 38 ist ein abwechselndes Laminat von polykristall#inen Siliziumschlchten 36a, 36b und 36c und Siliziumoxidschichten 37a und 37b, und die äußerste polykristalline Siliziumschicht 36c wird poliert, wobei eine bestimmte Dicke dieser Schicht unter Erhalten einer flachen Oberfläche belassen wird. The support area 38 is an alternating laminate of polycrystalline fibers Silicon layers 36a, 36b and 36c and silicon oxide layers 37a and 37b, and the outermost polycrystalline silicon layer 36c is polished, with a certain Thickness of this layer is left to obtain a flat surface.

Ein als Maskierung dienender Siliziumoxidfilm 39 wird auf der oberen Hauptoberfläche erzeugt, an der die einkristallinen Siliziuminselbereiche 31a freiliegen, und dieser Oxidfilm wird selektiv durch Ätzen entfernt. Wie in Fig. 7b veranschaulicht ist, werden auch die einzelnen kinkristallinen Siliziuminselberelche 31a teilweise entfernt, wobei von ihnen ein Teil bestimmter Dicke übrigbleibt. A silicon oxide film 39 serving as a mask is formed on the upper Generated main surface on which the single crystal silicon island regions 31a are exposed, and this oxide film is selectively removed by etching. As illustrated in Figure 7b is, the individual kine crystalline silicon island areas 31a also become partial removed, leaving some of them with a certain thickness.

Danach wird darauf eine mit Dotierstoffen geringer Konzentration versehene Siliziumschicht 40 durch Dampfwachstum abgeschieden. Einige Teile der durch Dampfwachstum erzeugten Siliziumschicht 40 in Ausrichtung auf den Siliziumoxidfilm 39 werden zu polykristallinen Bereichen 40a,-während die restlichen Teile der Schicht 40 in Ausrichtung auf die geätzten einkristallinen Siliziuminselbereiche 31a zu einkristallinen Bereichen 40b werden. Thereafter, it is followed by a low concentration dopant provided silicon layer 40 deposited by vapor growth. Some parts of the through vapor growth generated silicon layer 40 in alignment on the silicon oxide film 39 become polycrystalline regions 40a, while the remaining portions of layer 40 in alignment with the etched single crystal Silicon island regions 31a become single crystal regions 40b.

Dann wird unter Verwendung der unterseitigen flachen Oberfläche der äußersten polykristallinen Siliziumschicht 36c als Bezugsfläche die durch Dampfwachstum erzeugte Siliziumschicht 40 durch Polieren bis zu einem durch eine Strichpunktlinie angedeuteten Niveau F entfernt, um eine dielektrisch isolierte Unterlage 41 zu erhalten, die in Fig. 7d dargestellt ist. Then, using the underside flat surface, the outermost polycrystalline silicon layer 36c as a reference surface by vapor growth produced silicon layer 40 by polishing up to one by a chain line indicated level F removed in order to obtain a dielectrically insulated base 41, which is shown in Fig. 7d.

Somit bestehen die erhaltenen Inselbereiche 42 aus den einkristallinen Hochkonzentrationssiliziumbereichen 31a und den einkristallinen Niedrigkonzentrationssiliziumbereichen 40b. Thus, the obtained island regions 42 are composed of the single crystalline ones High concentration silicon regions 31a and the single crystal low concentration silicon regions 40b.

Insbesondere beim Polieren der durch Dampfwachstum erzeugten Siliziumschicht 40 verhindert die eingeebnete Oberfläche der äußersten polykristallinen Siliziumschicht 36c ein Reißen oder Brechen der dielektrisch isolierten Unterlage 41 durch Druckkraft. Auch nach diesem Verfahren ist die dielektrisch isolierte Unterlage 41 frei von der Krümmungsdeformation während der Oxydations- und-Diffusionsverfahrensschritte, so daß verschiedene Schaltungsbauelemente in den einkristallinen Siliziumbereichen 40b niedriger Dotierstoffkonzentration mit hoher Genauigkeit erzeugt werden können. Especially when polishing the silicon layer created by vapor growth 40 prevents the flattened surface of the outermost polycrystalline silicon layer 36c tearing or breaking of the dielectrically insulated base 41 by compressive force. According to this method, too, the dielectrically insulated base 41 is free from the curvature deformation during the oxidation and diffusion process steps, so that various circuit components in the single crystal silicon areas 40b of low dopant concentration can be generated with high accuracy.

Claims

Verrahren for the production of a dielectrically insulated base for integrated semiconductor circuits with a plurality of monocrystalline semiconductor islands, in which circuit components are formed, a polycrystalline semiconductor substrate and one attached between the monocrystalline semiconductor islands and the carrier layer, A dielectric layer isolating the semiconductor islands from one another and from the carrier layer, after which one on a grooved main surface of a monocrystalline Semiconductor wafer provides a dielectric layer, on this as a carrier layer area an alternating layer sequence of at least two polycrystalline semiconductor layers and depositing at least one oxygen diffusion preventing layer in such a way that that the outermost layer is a polycrystalline semiconductor layer, and the opposite, smooth main surface removed until the monocrystalline semiconductor islands are formed, characterized in that the outer surface of the outermost polycrystalline Semiconductor layer (14c; 26c; 36c) of the carrier layer region (14arc, 15a-b; 28; 38) polished to such a layer thickness (x) that to prevent a disruptive Curvature of the dielectrically insulated base (10; 29; 41) as a result of oxygen diffusion in the outermost polar crystalline semiconductor layer is sufficient.

2. The method according to claim 1, characterized in that the outermost polycrystalline semiconductor layer (14c; 26c; 36c) polishes a thickness (x) that satisfies the inequality x ~ i0, where x is the final thickness of the outermost polycrystalline semiconductor layer after polishing and y is the total thickness the dielectrically insulated base (10; 29; 41).

3. The method according to claim 1, characterized in that for the or each oxygen diffusion preventing layer '(15a, 15b; 27a, 27b; 37a> 37b) a material with a to compensate for the difference between the coefficients of thermal expansion the polycrystalline semiconductor layers (14a-c; 26a-c; 36a-c) and the monocrystalline Semiconductor wafer (11; 21; 31) suitable coefficient of thermal expansion: used.