DE2605619B2 - CIRCUIT ARRANGEMENT FOR DETECTING ERRORS IN THE CASE OF A TRANSFER OF DATA CHARACTERS SECURED BY TEST CHARACTERS - Google Patents

CIRCUIT ARRANGEMENT FOR DETECTING ERRORS IN THE CASE OF A TRANSFER OF DATA CHARACTERS SECURED BY TEST CHARACTERS

Info

Publication number
DE2605619B2
DE2605619B2 DE19762605619 DE2605619A DE2605619B2 DE 2605619 B2 DE2605619 B2 DE 2605619B2 DE 19762605619 DE19762605619 DE 19762605619 DE 2605619 A DE2605619 A DE 2605619A DE 2605619 B2 DE2605619 B2 DE 2605619B2
Authority
DE
Germany
Prior art keywords
characters
test
stage
data
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762605619
Other languages
German (de)
Other versions
DE2605619C3 (en
DE2605619A1 (en
Inventor
Jürgen DipL-Ing 8031 Puchheim Kahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762605619 priority Critical patent/DE2605619C3/en
Priority to FR7700048A priority patent/FR2341235A1/en
Priority to CH40077A priority patent/CH600701A5/xx
Priority to AT23777A priority patent/AT350643B/en
Priority to NL7700986A priority patent/NL7700986A/en
Priority to GB519077A priority patent/GB1519942A/en
Priority to IT2009177A priority patent/IT1074383B/en
Priority to BE174879A priority patent/BE851355A/en
Publication of DE2605619A1 publication Critical patent/DE2605619A1/en
Publication of DE2605619B2 publication Critical patent/DE2605619B2/en
Application granted granted Critical
Publication of DE2605619C3 publication Critical patent/DE2605619C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Facsimiles In General (AREA)

Description

I")I ")

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Erkennen von Fehlern bei einer durch Prüfzeichen gesicherten Übertragung von Datenzeichen, bei der die Datenzeichen und die Prüfzeichen von einem Datensender über eine Mehrzahl von Schaltstufen zu einem Datenempfänger übertragen werden, und bei der jeder Schaltstufe eine Prüfstufe vorgeschaltet ist, der die Datenzeichen und die Prüfzeichen zugeführt werden und die an eine Fehlerauswerteeinrichtung ein Fehlersignal abgibt, wenn durch die Prüfzeichen fehlerhafte Datenzeichen erkannt werden.The invention relates to a circuit arrangement for detecting errors in a by Test characters secure transmission of data characters, in which the data characters and the test characters of a data transmitter are transmitted to a data receiver via a plurality of switching stages, and Each switching stage is preceded by a test stage to which the data characters and the test characters are supplied and which emits an error signal to an error evaluation device when the test characters incorrect data characters are recognized.

Bei einer Übertragung von Datenzeichen von einem Datensender über eine Mehrzahl von Schaltstufen zu einem Datenempfänger werden den Datenzeichen üblicherweise Prüfzeichen hinzugefügt, mit denen das Auftreten von fehlerhaften Datenzeichen erkannt wird. Ein derartiges Prüfzeichen ist beispielsweise ein Paritätszeichen, das bei einer Übertragung von aus Binärzeichen bestehenden Datenzeichen die Quersumme über die Binärzeichen mit einem ersten Binärwert auf eine gerade oder ungerade Anzahl ergänzt. Jeder Schaltstufe ist eine Prüfstufe, beispielsweise ein Paritätsprüfur vorgeschaltet, dem das Datenzeichen und die Paritätszeichen zugeführt werden und die ein Fehlersignal abgibt, wenn ein intern erzeugtes Paritätszeichen nicht mit dem dem Datenzeichen beigefügten Parilätszeichen übereinstimmt.When data characters are transmitted from a data transmitter via a plurality of switching stages to In a data receiver, test characters are usually added to the data characters with which the Occurrence of incorrect data characters is detected. Such a test mark is, for example, a Parity character, which is the checksum when transferring data characters consisting of binary characters The binary characters are supplemented with a first binary value to an even or odd number. Everyone Switching stage is preceded by a checking stage, for example a parity check, to which the data characters and the parity characters are supplied and which emits an error signal if an internally generated parity character does not match the parilet character attached to the data character.

Falls bei der Übertragung der Datenzeichen vom Datensender über die Mehrzahl von Schaltstufen zum Datenempfänger ein Datenzeichen bereits der erstenIf during the transmission of the data characters from the data transmitter via the plurality of switching stages to the Data recipient a data character already the first

■Ti v.';rd die Aufgabe bei der SchaltunisanoUrdnu6ngder eingangs genannten Art dadurch St daß jeder Prüfstufe eine Korrekturstufe nachge- «•haltet ist der jeweils das Fehlersignal und die Prüfzeichen zugeführt werden und die an die jeweils foleende Schaltstufe Prüfzeichen abgibt, die die zugehörigen Datenzeichen als fehlerfrei ausweisen. ■ Ti v. '; The task at the Schaltunisano U rdnu 6 ng of the type mentioned at the beginning is that each test stage is followed by a correction stage to which the error signal and the test characters are fed and which sends the test characters to the respective following switching stage, which the associated data characters as to identify correctly.

Die Schaltungsanordnung gemäß der Erfindung hat die Vorteile, daß sie einen geringen Aufwand erfordert und daß die Fehlersuche wesentlich erleichtert wird, da hei einer Mehrzahl von Schaltstufen sehr schnell erkannt weiden kann, welche Schaltstufe fehlerhaft arbdtet oder ob der ersten Schaltstufe d.e Datenzeichen bereits fehlerhaft zugeführt werdenThe circuit arrangement according to the invention has the advantages that it requires little effort and that troubleshooting is made much easier because a plurality of switching stages can be recognized very quickly which switching stage is faulty arbdtet or whether the first switching stage the data characters are already incorrectly fed

Falls jeweils eine vorgegebene Anzahl von Datenzeichen durch ein Paritätszeichen gesichert ist, ist es vorteilhaft, wenn als Prüfstufe für die jeweils vorgegebene Anzahl von Datenzeichen ein Paritätsprüfer vorgesehen ist und wenn die Korrekturstufe das Paritätszeichen beim Auftreten eines Fehlersignals invertiert an die jeweils folgende Schaltstufe abgibt.If a given number of data characters is secured by a parity character, it is advantageous if a parity checker is used as the check level for the respectively specified number of data characters is provided and if the correction stage the parity character when an error signal occurs inverted to the next switching stage.

Die Schaltungsanordnung erfordert einen besonders geringen Aufwand, wenn als Korrekturstufe ein Antivalenzgiied vorgesehen ist.The circuit arrangement requires particularly little effort if a correction stage is used Non-equivalency is provided.

Im folgenden wird ein Ausfuhrungsbeispiel der Schaltungsanordnung gemäß der Erfindung anhand einer Zeichnung beschrieben.In the following, an exemplary embodiment of the circuit arrangement according to the invention is based on described in a drawing.

Die Figur zeigt einen Datensender DS, der über drei Schaltstufen Sl bis S3 Datenzeichen Dl und zugehörige Prüfzeichen P1 an einen Datenempfanger DE abgibt. Jeder Schaltstufe ist eine Prüfstufe PS 1 bis PS3 vorgeschaltet, der die Datenzeichen und die Prüfzeichen zugeführt werden und die bei einer fehlerhaften Übertragung der Datenzeichen jeweils ein Fehlersignal Fl bis F3 an eine Fehlerauswerteeinnchtune FA abgibt. Während die Datenzeichen den Schaltstufen S1 bis S 3 direkt zugeführt werden, werden die Prüfzeichen den Schaltstufen S1 bis S3 jeweils über eine Korrekturstufe Ki bis K 3 zugeführt. Mit Hilfe dieser Korrekturglieder Ki bis K 3 werden die Prüfzeichen beim Auftreten von fehlerhaften Datenzeichen derart geändert, daß der jeweils nachfolgenden Schaltstufe Sl bis S3 fehlerfreie Datenzeichen , vorgetäuscht werden.The figure shows a data transmitter DS, which emits data characters Dl and associated test characters P 1 to a data receiver DE via three switching stages S1 to S3. Each switching stage is an inspection stage upstream PS 1 to PS3, the data mark and the test mark are supplied and each of which emits an error signal to an Fl Fehlerauswerteeinnchtune FA in a faulty transmission of the data characters to F3. While the data characters are fed directly to the switching stages S1 to S 3, the test characters are fed to the switching stages S1 to S3 in each case via a correction stage Ki to K 3 . With the help of these correction elements Ki to K 3 , the check characters are changed when incorrect data characters occur in such a way that the respective subsequent switching stages S1 to S3 are simulated error-free data characters.

Zunächst wird angenommen, daß vom Datensender fehlerfreie Datenzeichen abgegeben werden und daß alle Schaltstufen Sl bis S3 fehlerfrei arbeiten. Der Datensender DSgibtdie Datenzeichen D1 direkt an die , erste Schaltstufe S1 ab. Die zugehörigen Prüfzeichen Pl werden über die Korrekturstufe K 1 als Prüfsignale PRX der Schalisiufe Sl zugeführt. Mit Hilfe der Prüfstufe PSl, der ebenfalls Datenzeichen Dl undFirst of all, it is assumed that the data transmitter emits error-free data characters and that all switching stages S1 to S3 operate without errors. The data transmitter DSgibtdie data characters directly to the D1, first switching circuit S1 from. The associated test characters Pl are fed to the circuit Sl via the correction stage K 1 as test signals PRX. With the help of the test level PSl, which also contains data characters Dl and

Prüfzeichen P1 zugeführt werden, wird geprüft, ob die Übertragung der Datenzeichen D1 fehlerfrei erfolgt. Da dies angenommen wird, wird kein Fehlersignal Fl abgegeben und die Prüfzeichen P1 werden unverändert über die Korrekturstufe Ki zur Schaltstufe 51 abgegeben. Ähnliche Vorgänge wiederholen sich zwischen den Schaltstufen 51 und 52 bzw. den Schaltstufen 52 und 53, wo Prüfstufen P52 bzw. P53 und Korrekturstufen K 2 bzw. K 3 vorgesehen sind.Test characters P1 are supplied, it is checked whether the transmission of the data characters D1 is error-free. Since this is assumed, no error signal F1 is emitted and the test characters P1 are emitted unchanged via the correction stage Ki to the switching stage 51. Similar processes are repeated between switching stages 51 and 52 or switching stages 52 and 53, where test stages P52 or P53 and correction stages K 2 and K 3 are provided.

Nun wird angenommen, daß die Schaltstufe 51 fehlerhaft arbeitet. In gleicher Weise, wie oben angegeben, werden die Datenzeichen D1 und Prüfzeichen Pl vom Datensender DS zur Schaltstufe 51 abgegeben und da die Datenzeichen fehlerfrei vom Daiensender DS abgegeben werden, wird kein Fehlersignal Fl erzeugt. Da angenommen wird, daß die Schaltstufe 51 fehlerhaft arbeitet, gibt sie fehlerhafte Datenzeichen D 2 an die Schaltstufe 52 ab. Die Prüfstufe P52 stellt mit Hilfe der Prüfzeichen P2 fest, daß die Datenzeichen D 2 fehlerhaft sind und sie gibt ein Fehlersignal F2 an die Fehlerauswerteeinrichtung FA ab. Das Fehlersignal F2 wird gleichzeitig der Korrekturstufe K 2 zugeführt. Die Korrekturstufe K 2 ändert die Prüfzeichen P2 derart, daß der Schaltstufe 52 ein fehlerfreies Datenzeichen D 2 vorgetäuscht wird und gibt die geänderten Prüfzeichen PR 2 an die Schaltstufe 52 ab. Am Ausgang der Schaltstufe 52 werden die den Datenzeichen D 2 zugeordneten Datenzeichen D 3 an die Schaltstufe 53 abgegeben. Gleichzeitig werden die Datenzeichen D 3 und die Prüfzeichen P3 an die Prüf stufe P53 abgegeben. Die Prüfstufe P53 stellt wegen der Korrektur der Prüfzeichen P2 durch die Korrekturstufe K 2 keine fehlerhaften Datenzeichen D 3 fest und gibt somit kein Fehlersignal F3 ab. Die Prüfzeichen P3 werden somit unverändert über die Korrekturstufe K 3 als Prüfzeichen PR 3 zur SchaltstufeIt is now assumed that the switching stage 51 is malfunctioning. In the same way, as indicated above, the data characters D 1 and test characters Pl are transmitted from the data transmitter DS to the switching stage 51 and since the data characters are transmitted error-free by the outdoor transmitter DS , no error signal Fl is generated. Since it is assumed that the switching stage 51 is operating incorrectly, it outputs incorrect data characters D 2 to the switching stage 52. The test stage P52 establishes with the aid of the test characters P2 that the data characters D 2 are incorrect and it emits an error signal F2 to the error evaluation device FA. The error signal F2 is fed to the correction stage K 2 at the same time. The correction stage K 2 changes the test characters P2 in such a way that the switching stage 52 is simulated an error-free data character D 2 and sends the changed test characters PR 2 to the switching stage 52. At the output of the switching stage 52, the data characters D 3 assigned to the data characters D 2 are output to the switching stage 53. At the same time, the data characters D 3 and the test characters P3 are sent to the test stage P53. Because of the correction of the test characters P2 by the correction stage K 2, the test stage P53 does not detect any incorrect data characters D 3 and thus does not emit an error signal F3. The test characters P3 are thus unchanged via the correction stage K 3 as the test character PR 3 to the switching stage

53 abgegeben. Fails die Schaltstufe 53 ebenfalls fehlerfrei arbeitet, gibt sie den Datenzeichen D 3 zugeordnete Datenzeichen D 4 und den Prüfzeichen P3 zugeordnete Prüfzeichen P4 an den Datenempfänger OEab.53 submitted. If the switching stage 53 also works correctly, it outputs the data characters D 4 assigned to the data characters D 3 and the test characters P4 assigned to the test characters P3 to the data receiver OE.

Da die Datenzeichen D 4 wegen des angenommenen fehlerhaften Arbeitens der Schaltstufe 51 nur formal fehlerfrei sind und für eine weitere Verarbeitung unbrauchbar sind, wird dies den-, Datenempfänger durch ein von der Fehlerauswerteeinrichtung FA abgegebenes Signal A mitgeteilt.Since the data characters D 4 are only formally error-free due to the assumed faulty operation of the switching stage 51 and cannot be used for further processing, this is communicated to the data receiver by a signal A emitted by the error evaluation device FA .

Da bei der Übertragung der Datenzeichen vom Datensender DS zum Datenempfänger DE das Fehlersignal F2 auftritt, kann auf einfache V/eise die Aussage getroffen werden, daß mit großer Wahrscheinlichkeit die Schaltstufe 51 fehlerhaft arbeitet, während die Datenzeichen vom Datensender DS fehlerfrei abgegeben wurden und die Schaltstufe 52 ebenfalls fehlerfrei arbeitet.Since the error signal F2 occurs during the transmission of the data characters from the data transmitter DS to the data receiver DE , the statement can be made in a simple manner that there is a high probability that the switching stage 51 is working incorrectly, while the data characters were emitted error-free by the data transmitter DS and the switching stage 52 also works flawlessly.

Falls, wie angenommen, jeweils acht Datenzeichen durch ein Paritätszeichen gesichert werden, werden als Prüfstufen P51 bis P53 in vorteilhafter Weise Paritätsprüfer verwendet, wie sie als integrierte Schaltkreise im Handel erhältlich sind. Als Korrekturstufen K 1 bis K3 eignen sich in diesem Fall besonders Antivalenzglieder, die auch als gesteuerte Inverter aufgefaßt werden können.If, as assumed, eight data characters in each case are secured by a parity character, parity checkers, such as are commercially available as integrated circuits, are advantageously used as test stages P51 to P53. In this case, non-equivalence elements, which can also be regarded as controlled inverters, are particularly suitable as correction stages K 1 to K 3.

Falls die Datenzeichen jeweils durch eine Mehrzahl von Prüfzeichen gesichert werden, sind entsprechend aufwendigere Prüfstufen P51 bis P53 und Korrekturstufen K 1 bis K 3 erforderlich. In jedem Fall werden die am Ausgang der Korrekturstufe abgegebenen Prüfzeichen beim Auftreten eines Fehlers an der zugehörigen Korrekturstufe derart abgeändert, daß der folgenden Schaltstufe richtige Datenzeichen vorgetäuscht werden.If the data characters are each secured by a plurality of test characters, correspondingly more complex test levels P51 to P53 and correction levels K 1 to K 3 are required. In any case, the check characters emitted at the output of the correction stage are modified in the event of an error at the associated correction stage in such a way that correct data characters are simulated for the following switching stage.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (3)

Patentansprüche:Patent claims: 1. Schaltungsanordnung zum Erkennen von Fehlern bei einer durch Prüfzeichen gesicherten Übertragung von Datenzeichen, bei der dk ienzeichen und die Prüfzeichen von einem Date sender über eine Mehrzahl von Schaltstufen zu einem Datenempfänger übertragen werden und bei der jeder Schaltstufe eine Prüfstufe vorgeschaltet ist, der die Datenzeichen und die Prüfzeichen zugeführt werden und die an eine Fehlerauswerteeinrichtung ein Fehlersignal abgibt, wenn durch die Prüfzeichen fehlerhafte Datenzeichen erkannt werden, d a durch gekennzeichnet, daß jeder Prüfstufe (PSi bis PS3) eine Korrektfrstufe (K 1 bis K 3) nachgeschaitet ist, der jeweils das Fehlersignal (Fi bis F3) und die Prüfzeichen (Pi bis P3) zugeführt werden und <Jie an die jeweils folgende Schaltstufe (Si bis S3) Prüfzeichen (PR i bis PR3) abgibt, die die zugehörigen Datenzeichen (Di bis D 3) als fehlerfrei ausweisen.1. Circuit arrangement for the detection of errors in the transmission of data characters secured by test characters, in which the dk ienzeichen and the test characters are transmitted from a data sender via a plurality of switching stages to a data receiver and in which each switching stage is preceded by a test stage that contains the data characters and the test characters are supplied and which emits an error signal to an error evaluation device if incorrect data characters are recognized by the test characters, as characterized in that each test stage (PSi to PS3) is followed by a corrective stage (K 1 to K 3), each of which has the Error signal (Fi to F3) and the test characters (Pi to P3) are supplied and <Jie outputs test characters (PR i to PR 3) to the respective following switching stage (Si to S3) , which the associated data characters (Di to D 3) as to identify correctly. 2. Schaltungsanordnung nach Anspruch 1, bei der jeweils eine vorgegebene Anzahl von Datenzeichen "durch ein Paritätszeichen als Prüfzeichen gesichert ist, dadurch gekennzeichnet, daß als Prüfstufe (PS 1 bis PS 3) für die jeweils vorgegebene Anzahl von Datenzeichen (Di bis D 3) ein Paritätsprüfer vorgesehen ist und daß die Korrekturstufe (K i bis K 3) das Paritätszeichen beim Auftreten eines Fehlersignals (Fi bis F3) invertiert an die jeweils folgende Schaltstufe (S 1 bis S3) abgibt.2. Circuit arrangement according to claim 1, in which in each case a predetermined number of data characters "is secured by a parity character as a test character, characterized in that the test stage (PS 1 to PS 3) for the respective predetermined number of data characters (Di to D 3) a parity checker is provided and that the correction stage (K i to K 3) outputs the parity character in inverted form when an error signal (Fi to F3) occurs to the respective following switching stage (S 1 to S3). 3. Schaltungsanordnung nach Anspruch 2,dadurch gekennzeichnet, daß als Korrekturstufe (K 1 bis K 3) ein Antivalenzglied vorgesehen ist.3. Circuit arrangement according to claim 2, characterized in that an antivalence element is provided as the correction stage (K 1 to K 3). Hl Schaltstufe fehlerhaft zugeführt wird gibt d.e erste Prüfstufe ein Fehlersignal an eine Fehlerauswerteeinrichtung ab. Wenn die Datenzeichen in der ersten SchaUsfufe nicht korrigiert werden, erkennen auch alle Agenden Prüfstufen das fehlerhafte Datenzeichen und Leben ebenfalls Fehlersignale an die Fehlerauswertee.n-Shtung ab. Der Fehlerauswerteeinrichtung wijd damit em Mehrfachfehler angezeigt, obwohl ed.gl.ch der ersten Schaltstufe die Datenzeichen fehlerhaft zugeführt wurden Dies führt zu Schwierigkeiten bei einer Zuo dnung und Auswertung der Fehlermeldungen, insbesondere bei einer automatischen Fehlerdiagnose. St. shift speed is supplied by mistake are de first test stage an error signal to an error evaluation facility. If the data characters are not corrected in the first stage, all agendas also recognize the faulty data characters and live error signals to the error evaluation system. The error evaluation device is thus displayed with multiple errors, although ed.gl.ch the data characters were incorrectly fed to the first switching stage. This leads to difficulties in assigning and evaluating the error messages, in particular in the case of an automatic error diagnosis. Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung anzugeben, mit deren Hilfe auf einfache Weise die Meldung derartiger MehrfachfehlerThe invention is based on the object Specify circuit arrangement with the help of which in a simple manner the reporting of such multiple errors
DE19762605619 1976-02-12 1976-02-12 Circuit arrangement for the detection of errors in the transmission of data characters secured by test characters Expired DE2605619C3 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19762605619 DE2605619C3 (en) 1976-02-12 1976-02-12 Circuit arrangement for the detection of errors in the transmission of data characters secured by test characters
FR7700048A FR2341235A1 (en) 1976-02-12 1977-01-04 MOUNTING FOR THE RECOGNITION OF ERRORS IN A DATA SIGNAL TRANSMISSION PROTECTED BY CONTROL SIGNALS
CH40077A CH600701A5 (en) 1976-02-12 1977-01-13
AT23777A AT350643B (en) 1976-02-12 1977-01-17 CIRCUIT ARRANGEMENT FOR DETECTING ERRORS IN THE CASE OF A TRANSFER OF DATA CHARACTERS SECURED BY CHARACTERISTICS
NL7700986A NL7700986A (en) 1976-02-12 1977-01-31 SWITCH DEVICE FOR RECOGNIZING ERRORS IN TEST SIGN SECURED TRANSMISSION OF INFORMATION SIGNS.
GB519077A GB1519942A (en) 1976-02-12 1977-02-08 Data transmission arrangements
IT2009177A IT1074383B (en) 1976-02-12 1977-02-09 CIRCUIT PROVISION TO DETECT ANY ERRORS IN A TRANSMISSION, PROTECTED BY CONTROL CRITERIA, OF REALITIVE DATA SIGNALS
BE174879A BE851355A (en) 1976-02-12 1977-02-11 MOUNTING FOR THE RECOGNITION OF ERRORS IN TRANSMISSION OF DATA SIGNALS BY CONTROL SIGNALS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762605619 DE2605619C3 (en) 1976-02-12 1976-02-12 Circuit arrangement for the detection of errors in the transmission of data characters secured by test characters

Publications (3)

Publication Number Publication Date
DE2605619A1 DE2605619A1 (en) 1977-08-18
DE2605619B2 true DE2605619B2 (en) 1977-12-01
DE2605619C3 DE2605619C3 (en) 1978-07-13

Family

ID=5969727

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762605619 Expired DE2605619C3 (en) 1976-02-12 1976-02-12 Circuit arrangement for the detection of errors in the transmission of data characters secured by test characters

Country Status (8)

Country Link
AT (1) AT350643B (en)
BE (1) BE851355A (en)
CH (1) CH600701A5 (en)
DE (1) DE2605619C3 (en)
FR (1) FR2341235A1 (en)
GB (1) GB1519942A (en)
IT (1) IT1074383B (en)
NL (1) NL7700986A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0030628A2 (en) * 1979-12-12 1981-06-24 Siemens Aktiengesellschaft Device for serial transmission of data words existing in parallel while using a parallel-series converter
EP0030629A2 (en) * 1979-12-12 1981-06-24 Siemens Aktiengesellschaft Apparatus for feeding a data drain with data words while using a series-parallel converter

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234955A (en) * 1979-01-26 1980-11-18 International Business Machines Corporation Parity for computer system having an array of external registers
DE102007058953A1 (en) 2007-12-07 2009-06-10 Rolls-Royce Deutschland Ltd & Co Kg Bearing chamber pressure system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2264752C3 (en) * 1972-10-02 1978-06-15 Ibm Deutschland Gmbh, 7000 Stuttgart Method and arrangement for the fast and error-proof transmission of information

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0030628A2 (en) * 1979-12-12 1981-06-24 Siemens Aktiengesellschaft Device for serial transmission of data words existing in parallel while using a parallel-series converter
EP0030629A2 (en) * 1979-12-12 1981-06-24 Siemens Aktiengesellschaft Apparatus for feeding a data drain with data words while using a series-parallel converter
EP0030628A3 (en) * 1979-12-12 1981-09-16 Siemens Aktiengesellschaft Berlin Und Munchen Device for serial transmission of data words existing in parallel while using a parallel-series converter
EP0030629A3 (en) * 1979-12-12 1981-09-16 Siemens Aktiengesellschaft Berlin Und Munchen Apparatus for feeding a data drain with data words while using a series-parallel converter

Also Published As

Publication number Publication date
BE851355A (en) 1977-08-11
FR2341235A1 (en) 1977-09-09
ATA23777A (en) 1978-11-15
NL7700986A (en) 1977-08-16
DE2605619C3 (en) 1978-07-13
GB1519942A (en) 1978-08-02
IT1074383B (en) 1985-04-20
CH600701A5 (en) 1978-06-30
AT350643B (en) 1979-06-11
DE2605619A1 (en) 1977-08-18

Similar Documents

Publication Publication Date Title
DE2724409C2 (en) Circuit arrangement for the detection and correction of errors in the transmission of data words
DE102006059322B4 (en) Method for detecting objects in a surveillance area by means of a light grid
EP2681633B1 (en) Novel combination of error correction and error detection for the transmission of digital data
EP2160857B1 (en) Checking method and electronic circuit for the secure serial transmission of data
DE2260850A1 (en) ERROR CORRECTION SYSTEM
DE2460263A1 (en) CIRCUIT ARRANGEMENT FOR CORRECTING THE SLIP ERROR IN DATA TRANSFER SYSTEMS USING CYCLICAL CODES
EP0325318B1 (en) Switching exchange
DE2423260A1 (en) PROCEDURE AND CIRCUIT ARRANGEMENT FOR TESTING DATA PROCESSING SYSTEMS, IN PARTICULAR TELEVISION SYSTEMS WITH PERIPHERAL EQUIPMENT CONNECTED TO A CONTROL CENTER via a BUS SYSTEM
DE1250163B (en) Device for the parity check of memory words
DE10065907A1 (en) Secure data transport method using parallel or serial network or bus system by copying contents of intermediate register to allow error removal with redundant microprocessors
DE2723536C3 (en) Device for testing various types of cable sets
DE2441351C2 (en) Self-checking fault checking circuit
DE2605619C3 (en) Circuit arrangement for the detection of errors in the transmission of data characters secured by test characters
EP0003480A2 (en) Circuit for converting binary information by means of check bits
DE3150927C2 (en)
EP0410270A2 (en) Method for operating a secure signal transmission interface
EP1861974B1 (en) Correction of individual bit errors in dpsk-encoded code words using the received cumulative digital sum
DE2531775C3 (en) Method and arrangement for secure operational monitoring during data transmission
DE3836500C2 (en) Circuit arrangement for error detection in the transmission of data between a transmitting and a receiving device
AT394123B (en) ARRANGEMENT FOR SECURE ERROR DETECTION IN THE TRANSMISSION OF DATA SIGNALS
DD259767A3 (en) Circuit arrangement for detecting disturbed data telegrams
DE1932614C3 (en) Test device for determining a multiple selection of processing units in a data processing system
DE2504006A1 (en) Transmission system for parallel binary coded data - has redundancy code for error detection and fault protection
DE10253949B3 (en) Method for determining a residual probability of error in the transmission of data
DE2402881B2 (en) FAIL-PROOF ELECTRONIC SIGNAL COMPARISON

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee