DE2605619A1

DE2605619A1 - CIRCUIT ARRANGEMENT FOR DETECTING ERRORS IN THE CASE OF A TRANSFER OF DATA CHARACTERS SECURED BY TEST CHARACTERS

Info

Publication number: DE2605619A1
Application number: DE19762605619
Authority: DE
Inventors: Juergen Dipl Ing Kaehler
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-02-12
Filing date: 1976-02-12
Publication date: 1977-08-18
Also published as: DE2605619C3; GB1519942A; NL7700986A; AT350643B; CH600701A5; BE851355A; DE2605619B2; ATA23777A; IT1074383B; FR2341235A1

Description

SIEMENS AKTIENGESELLSCHAFT unser ZeichenSIEMENS AKTIENGESELLSCHAFT our mark

Berlin und München VPA 76 P 2 0 0 9 BRDBerlin and Munich VPA 76 P 2 0 0 9 FRG

Schaltungsanordnung zum Erkennen von Fehlern bei einer durch Prüfzeichen gesicherten Übertragung von Datenzeichen. Circuit arrangement for the detection of errors in a transmission of data characters secured by check characters.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Erkennen von Fehlern bei einer durch Prüfzeichen gesicherten Übertragung von Datenzeichen, bei der die Datenzeichen und die Prüfzeichen von einem Datensender über eine Mehrzahl von Schaltstufen zu einem Datenempfänger übertragen werden und bei der jeder Schaltstufe eine Prüfstufe vorgeschaltet ist, der die Datenzeichen und die Prüfzeichen zugeführt werden und die an eine Fehlerauswerteeinrichtung ein Fehlersignal abgibt, wenn durch die Prüfzeichen fehlerhafte Datenzeichen erkannt werden.The invention relates to a circuit arrangement for recognition of errors in a transmission of data characters secured by check characters, in which the data characters and the check characters are transmitted from a data transmitter via a plurality of switching stages to a data receiver and at each switching stage a test stage is connected upstream, which the data characters and the test characters are supplied and which emits an error signal to an error evaluation device when the test characters incorrect data characters are recognized.

Bei- einer Übertragung von Datenzeichen von einem Datensender über eine Mehrzahl von Schaltstufen zu einem Datenempfänger v/erden den Datenzeichen üblicherweise Prüfzeichen hinzugefügt, mit denen das Auftreten von fehlerhaften Datenzeichen erkannt wird. Ein derartiges Prüfzeichen ist beispielsweise ein Paritätszeichen, das bei einer Übertragung von aus Binärzeichen bestehenden Datenzeichen die Quersumme über die Binärzeichen mit einem ersten Binärwert auf eine gerade oder ungerade Anzahl ergänzt. Jeder Schaltstufe ist eine Prüfstufe, beispielsweise ein Paritätsprüfer vorgeschaltet, dem das Datenzeichen und die Paritätszeichen zugeführt v/erden und die ein Fehlersignal abgibt, wenn ein intern erzeugtes Paritätszeichen nicht mit dem dem Datenzeichen beigefügten Paritätszeichen übereinstimmt. When transmitting data characters from a data transmitter via a plurality of switching stages to a data receiver v / ground Data characters usually check characters added, with which the occurrence of incorrect data characters is recognized. Such a thing Check character is, for example, a parity character that is used in the transmission of data characters consisting of binary characters the checksum over the binary characters is supplemented with a first binary value to an even or odd number. Every switching step a check stage, for example a parity checker, is connected upstream, to which the data character and the parity character are supplied and which emits an error signal if an internally generated parity character does not match the parity character attached to the data character.

Falls bei der Übertragung der Datenzeichen vom Datensender über die Mehrzahl von Schaltstufen zum Datenempfänger ein Datenzeichen bereits der ersten Schaltstufe fehlerhaft zugeführt wird, gibt die erste Prüfstufe ein Fehlersignal an eine Fehlerauswerteeinrichtung ab. Wenn die Datenzeichen in der ersten Schaltstufe nicht . VPA 76 E 2002If during the transmission of the data characters from the data sender via the plurality of switching stages to the data receiver a data character is already incorrectly supplied to the first switching stage, there the first test stage sends an error signal to an error evaluation device. If the data characters in the first switching stage are not . VPA 76 E 2002

Ret 13 Ram / 9.2.1976 709833/0784 Ret 13 Ram / 9.2.1976 709833/0784

korrigiert werden, erkennen auch alle folgenden Prüfstufen das fehlerhafte Datenzeichen und geben ebenfalls Fehlersignale an die Pehlerauswerteeinrichtung ab. Der Pehlerauswerteeinrichtung wird damit ein Mehrfachfehler angezeigt, obwohl lediglich der ersten ' Schaltstufe die Datenzeichen fehlerhaft zugeführt wurden. Dies führt zu Schwierigkeiten bei einer Zuordnung und Auswertung der Fehlermeldungen, insbesondere bei einer automatischen Fehlerdiagnose. are corrected, all subsequent test levels recognize this erroneous data characters and also emit error signals to the error evaluation device. The Pehlerauswerteinrichtung is thus a multiple error is indicated, although the data characters were only incorrectly fed to the first 'switching stage. this leads to difficulties in assigning and evaluating the error messages, in particular in the case of automatic error diagnosis.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, mit deren Hilfe auf einfache Weise die Meldung derartiger Mehrfachfehler vermieden wird.The invention is based on the object of a circuit arrangement with the help of which the reporting of such Multiple errors are avoided.

Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß jeder Prüfstufe eine Korrekturstufe nachgeschaltet ist, der jeweils das Fehlersignal und die Prüfzeichen zugeführt werden und die an die jeweils folgende Schaltstufe Prüfzeichen abgibt, die die zugehörigen Datenzeichen als fehlerfrei ausweisen.
20According to the invention, the object is achieved in the circuit arrangement of the type mentioned in that each test stage is followed by a correction stage to which the error signal and the test characters are fed and which outputs test characters to the respective following switching stage that identify the associated data characters as error-free.
20th

Die Schaltungsanordnung gemäß der Erfindung hat die Vorteile, daß sie einen geringen Aufwand erfordert und daß die Fehlersuche wesentlich erleichtert wird, da bei einer Mehrzahl von Schaltstufen sehr schnell erkannt werden kann, welche Schaltstufe fehlerhaft arbeitet oder ob der ersten Schaltstufe die Datenzeichen bereits fehlerhaft zugeführt werden.The circuit arrangement according to the invention has the advantages that it requires little effort and that troubleshooting is made much easier, since there are a plurality of switching stages it can be recognized very quickly which switching stage is working incorrectly or whether the first switching stage already has the data characters are fed incorrectly.

Falls jeweils eine vorgegebene Anzahl von Datenzeichen durch ein Paritätszeichen gesichert ist, ist es vorteilhaft, wenn als Prüfstufe für die jeweils vorgegebene Anzahl von Datenzeichen ein Paritätsprüfer vorgesehen ist und wenn die.Korrekturstufe das Paritätszeichen beim Auftreten eines Fehlersignals invertiert an die jeweils folgende Schaltstufe abgibt.If a predetermined number of data characters is secured by a parity character in each case, it is advantageous if as a test level a parity checker is provided for the specified number of data characters and, if the correction level, the parity character when an error signal occurs, sends inverted to the next switching stage.

Die Schaltungsanordnung erfordert einen besonders geringen Aufwand, wenn als Korrekturstufe ein Antivalenzglied vorgesehen ist.The circuit arrangement requires particularly little effort, if a non-equivalence element is provided as the correction stage.

VPA 76 E 2002VPA 76 E 2002

709833/0784709833/0784

Im folgenden wird ein Ausführungsbeispiels der Schaltungsanordnung gemäß der Erfindung anhand einer Zeichnung beschrieben.The following is an exemplary embodiment of the circuit arrangement described according to the invention with reference to a drawing.

Die Figur zeigt einen Datensender DS, der über drei Schaltstufen ' S1 bis S3 Datenzeichen D1 und zugehörige Prüfzeichen P1 an einen Datenempfänger DE abgibt. Jeder Schaltstufe ist eine Prüfstufe PS1 bis PS3 vorgeschaltet, der die Datenzeichen und die Prüfzeichen zugeführt werden und die bei einer fehlerhaften übertragung der Datenzeichen jeweils ein Fehlersignal F1 bis F3 an eine Fehlerauswerteeinrichtung FA abgibt. Während die Datenzeichen den Schaltstufen S1 bis S3 direkt zugeführt werden, werden die Prüfzeichen den Schaltstufen S1 bis S3 jeweils über eine Korrekturstufe K1 bis K3 zugeführt. Mit Hilfe dieser Korrekturglieder K1 bis K3 werden die Prüfzeichen beim Auftreten von fehlerhaften Datenzeichen derart geändert, daß der jeweils nachfolgenden Schaltstufe S1 bis S3 fehlerfreie Datenzeichen vorgetäuscht werden.The figure shows a data transmitter DS, which via three switching stages' S1 to S3 data characters D1 and associated test characters P1 to a Data recipient DE submits. Each switching stage is preceded by a test stage PS1 to PS3, which contains the data characters and the test characters are supplied and, in the event of a faulty transmission of the data characters, each an error signal F1 to F3 to an error evaluation device FA delivers. While the data characters are fed directly to the switching stages S1 to S3, the test characters are the switching stages S1 to S3 each have a correction stage K1 to K3 supplied. With the help of these correction elements K1 to K3, the test characters are checked when incorrect data characters occur changed in such a way that the subsequent switching stages S1 to S3 are simulated error-free data characters.

Zunächst wird angenommen, daß vom Datensender fehlerfreie Datenzeichen abgegeben werden und daß alle Schaltstufen S1 bis S3 fehlerfrei arbeiten. Der Datensender DS gibt die Datenzeichen D1 direkt an die erste Schaltstufe S1 ab. Die zugehörigen Prüfzeichen P1 werden über die Korrekturstufe K1 als Prüfsignale PR1 der Schaltstufe S1 zugeführt. Mit Hilfe der Prüfstufe PS1, der ebenfalls Datenzeichen D1 und Prüfzeichen P1 zugeführt werden, wird geprüft, ob die Übertragung der Datenzeichen D1 fehlerfrei erfolgt. Da dies angenommen wird, wird kein Fehlersignal F1 abgegeben und die Prüfzeichen P1 werden unverändert über die Korrekturstufe K1 zur Schaltstufe S1 abgegeben. Ähnliche Vorgänge wiederholen sich zwischen den Schaltstufen S1 und S2 bzw. den Schaltstufen S2 und S3, wo Prüfstufen PS2 bzw. PS3 und Korrekturstufen K2 bzw. K3 vorgesehen sind.First of all, it is assumed that error-free data characters from the data transmitter are issued and that all switching stages S1 to S3 are working properly. The data transmitter DS sends the data characters D1 directly to the first switching stage S1. The associated certification marks P1 are sent via the correction stage K1 as test signals PR1 of the switching stage S1 supplied. With the help of test level PS1, which is also Data characters D1 and test characters P1 are supplied, a check is carried out to determine whether the transmission of the data characters D1 is error-free. As this is accepted, no error signal F1 is emitted and the test characters P1 are unchanged via the correction stage K1 to the switching stage S1 submitted. Similar processes are repeated between the switching stages S1 and S2 or the switching stages S2 and S3, where Test levels PS2 or PS3 and correction levels K2 or K3 are provided.

Nun wird angenommen, daß die Schaltstufe S1 fehlerhaft arbeitet. In gleicher Weise, wie oben angegeben, werden die Datenzeichen D1 und Prüfzeichen P1 vom Datensender DS zur Schaltstufe S1 abgegeben und da die Datenzeichen fehlerfrei vom Datensender DS abgegeben werden, wird kein Fehlersignal F1 erzeugt. Da angenommen - wird, daß die Schaltstufe S1 fehlerhaft arbeitet, gibt sie fehler-VPA 76 E 2002It is now assumed that the switching stage S1 is operating incorrectly. In the same way as indicated above, the data characters D1 and test mark P1 sent by the data transmitter DS to the switching stage S1 and since the data characters are emitted without errors by the data transmitter DS, no error signal F1 is generated. Since accepted - If the switching stage S1 is working incorrectly, it gives error-VPA 76 E 2002

709833/0784709833/0784

hafte Datenzeichen D2 an die Schaltstufe S2 ab. Die Prüfstufe PS2 stellt mit Hilfe der Prüfzeichen P2 fest/ daß die Datenzeichen D2 fehlerhaft sind und sie gibt ein Fehlersignal F2 an die Fehlerauswerteeinrichtung FA ab. Das Fehlersignal F2 wird gleichzeitig · der Korrekturstufe K2 zugeführt. Die Korrekturstufe K2 ändert die Prüfzeichen P2 derart, daß der Schaltstufe S2 ein fehlerfreies Datenzeichen D2 vorgetäuscht wird und gibt die geänderten Prüfzeichen PR2 an die Schaltstufe S2 ab. Am Ausgang der Schaltstufe S2 werden die den Datenzeichen D2 zugeordneten Datenzeichen D3 an die Schaltstufe S3 abgegeben. Gleichzeitig werden die Datenzeichen D3 und die Prüfzeichen P3 an die Prüfstufe PS3 abgegeben. Die Prüfstufe PS3 stellt wegen der Korrektur der Prüfzeichen P2 durch die Korrekturstufe K2 keine fehlerhaften Datenzeichen D3 fest und gibt somit kein Fehlersignal F3 ab. Die Prüfzeichen P3 werden somit unverändert über die Korrekturstufe K3 als Prüfzeichen PR3 zur Schaltstufe S3 abgegeben. Falls die Schaltstufe S3 ebenfalls fehlerfrei arbeitet, gibt sie den Datenzeichen D3 zugeordnete Datenzeichen D4 und den Prüfzeichen P3 zugeordnete Prüfzeichen P4 an den Datenempfänger DE ab.attach data characters D2 to switching stage S2. The test level PS2 determines with the aid of the test characters P2 / that the data characters D2 are incorrect and it sends an error signal F2 to the error evaluation device FA off. The error signal F2 is simultaneously fed to the correction stage K2. The correction stage K2 changes the Test character P2 such that the switching stage S2 is simulated an error-free data character D2 and gives the changed test characters PR2 to switching stage S2. The data characters D3 assigned to the data characters D2 are displayed at the output of the switching stage S2 the switching stage S3 is released. At the same time, the data characters D3 and the test characters P3 are sent to the test stage PS3. The test level Because of the correction of the test mark P2 by the Correction stage K2 does not determine any incorrect data characters D3 and returns thus no error signal F3 from. The test characters P3 are thus unchanged via the correction stage K3 as test characters PR3 Switching stage S3 delivered. If the switching stage S3 is also working correctly, it gives the data characters assigned to the data characters D3 D4 and the test characters P4 assigned to the test character P3 to the data receiver DE.

Da die Datenzeichen D4 wegen des angenommenen fehlerhaften Arbeitens der Schaltstufe S1 nur formal fehlerfrei sind und für eine weitere Verarbeitung unbrauchbar sind, wird dies dem Datenempfänger durch ein von der Fehlerauswerteeinrichtung FA abgegebenes Signal A mitgeteilt.Since the data characters D4 because of the assumed incorrect operation of switching stage S1 are only formally error-free and are unusable for further processing, this is communicated to the data receiver communicated by a signal A emitted by the error evaluation device FA.

Da bei der Übertragung der Datenzeichen vom Datensender DS zum Datenempfänger DE nur das Fehlersignal F2 auftritt, kann auf einfache Weise die Aussage getroffen v/erden, daß mit großer Wahrscheinlichkeit die Schaltstufe S1 fehlerhaft arbeitet, während die Datenzeichen vom Datensender DS fehlerfrei abgegeben wurden und die Schaltstufe S2 ebenfalls fehlerfrei arbeitet.Since the transmission of the data characters from the data transmitter DS to the Data receiver DE only the error signal F2 occurs, the statement can be made in a simple manner that with great probability the switching stage S1 works incorrectly while the data characters from the data transmitter DS were delivered without errors and the switching stage S2 also works without errors.

Falls, wie angenommen, jeweils acht Datenzeichen durch ein Paritätszeichen gesichert werden, werden als Prüfstufen PS1 bis PS3 in vorteilhafter Weise Paritätsprüfer verwendet, wie sie als integrierte Schaltkreise im Handel erhältlich sind. Als Korrektur-If, as assumed, eight data characters are separated by a parity character are saved as test levels PS1 to PS3 used in an advantageous manner parity checkers, as they are commercially available as integrated circuits. As a correction

VPA 76 E 2002VPA 76 E 2002

709833/0784709833/0784

stufen K1 bis K3 eignen sich in diesem Fall besonders Antivalenzglieder/ die auch als gesteuerte Inverter aufgefaßt v/erden können.Levels K1 to K3 are particularly suitable in this case non-equivalence elements / which can also be regarded as controlled inverters.

Falls die Datenzeichen jeweils durch eine Mehrzahl von Prüfzeichen ' gesichert werden, sind entsprechend aufwendigere Prüfstufen PS1 bis PS3 und Korrekturstufen K1 bis K3 erforderlich. In jedem Fall werden die am Ausgang der Korrekturstufe abgegebenen Prüfzeichen beim Auftreten eines Fehlers an der zugehörigen Korrekturstufe derart abgeändert, daß der folgenden Schaltstufe richtige Datenzeichen vorgetäuscht werden.If the data characters are each represented by a plurality of check characters 'are secured, are correspondingly more complex test levels PS1 up to PS3 and correction levels K1 to K3 required. In any case, the test characters issued at the output of the correction stage are used when an error occurs at the associated correction stage, modified in such a way that the following switching stage has correct data characters be faked.

3 Patentansprüche
1 Figur3 claims
1 figure

VPA 76 E 2002VPA 76 E 2002

709833/0784709833/0784

Claims

260S619

— ί —- ί -

' ' P a 't β η t a η' s' ρ r ü c h e

Circuit arrangement for the detection of errors in a through Test characters secure transmission of data characters, in which the data characters and the test characters from a data transmitter via a plurality of switching stages are transmitted to a data receiver and each switching stage is preceded by a test stage is to which the data characters and the test characters are fed and which is sent to an error evaluation device an error signal outputs when incorrect data characters are recognized by the check characters, characterized in that each test stage (PS1 to PS3) is followed by a correction stage (K1 to K3), each of which the error signal (F1 to F3) and the Test characters (P1 to P3) are supplied and which give test characters (PR1 to PR3) to the respective following switching stage (S1 to S3), which identify the associated data characters (D1 to D3) as error-free.

2. Circuit arrangement according to claim 1, wherein in each case a predetermined Number of data characters is secured by a parity character as a check character, characterized in that that as a test level (PS1 to PS3) for the given Number of data characters (D1 to D3) a parity checker is provided and that the correction stage (K1 to K3) the parity character when an error signal (F1 to F3) occurs, inverts it to the next switching stage (S1 to S3).

3. Circuit arrangement according to claim 2, characterized in that a correction stage (K1 to K3) is used Antivalence element is provided.

"76 ε 2002 709833/0784