DE2402881B2 - FAIL-PROOF ELECTRONIC SIGNAL COMPARISON - Google Patents
FAIL-PROOF ELECTRONIC SIGNAL COMPARISONInfo
- Publication number
- DE2402881B2 DE2402881B2 DE19742402881 DE2402881A DE2402881B2 DE 2402881 B2 DE2402881 B2 DE 2402881B2 DE 19742402881 DE19742402881 DE 19742402881 DE 2402881 A DE2402881 A DE 2402881A DE 2402881 B2 DE2402881 B2 DE 2402881B2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- signals
- channels
- error
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
Description
»0« gehen, dadurch gekennzeichnet,
daß die Signalvergleichsschaltung aus gleicherartGo to "0", which means
that the signal comparison circuit of the same kind
fehlersicheren, Wechselstromimpulse verarbeiten- io fail-safe, process alternating current pulses - ok
den Bausteinen dergestalt aufgebaut ist, daß die
an 3 Kanälen (A, B, C) gleichzeitig anliegenden
Wechselstromimpulse der gleichen Information aufthe blocks is constructed in such a way that the
on 3 channels (A, B, C) at the same time
AC pulses of the same information
Identität geprüft und zusammen mit Fehlerüber- Die Erfindung bezieht sich auf eine fehlersichereIdentity checked and together with error over- The invention relates to a fail-safe
wachiingssignalen (FA, FB, FC) nur dann den 15 elektronische Signalvergleichsschaltung.
Ausgängen (AUS) der SignalvergleichsschalMng Bei der Prozeßautomatisierung ergibt sich häufig wachiingssignalen (FA, FB, FC) only then the 15 electronic signal comparison circuit.
Outputs (OFF) of the signal comparison circuit In process automation, this often results
zugeführt werden, wenn mindestens 2 Kanäle die Notwendigkeit, Informationen mit größtmöglicher identische Signale führen und höchstens ein feh- Fehlersicherheit zu übertragen. Hierzu hat es sich lerhafter Kanal (A, B oder C) bereits vorher er- als zweckdienlich erwiesen, die Übertragungskanäle mittelt und durch einen ersten und einen zweiten 20 redundant auszulegen, d. h. mehrere Kanäle zur zugeordneten Speicher (SPA 1 und SPA 2, SPBI Übertragung von gleichen Informationen zu verwen- und SPB 2 oder SPC1 und SPC 2) sowie eine an den. Bei einer Informationsübertragung werden die den zweiten Speicher (SPA 2, SPB 2 oder SPC 2) Informationssignale taktsynchron übe«- die redundanangeschlossene Kontrollampe (LFA, LFB oder ten Kam'Je übertragen und nur dann ausgewertet, so- LFC) gekennzeichnet wurde, demzufolge dessen »5 weit bei einem Vergleich ihre Identität festgestellt Wechselstromimpulse bei der Identitätsprüfung wurde.be supplied when at least 2 channels the need to carry information with the greatest possible identical signals and at most a fault-proof transmission. For this purpose, it has lerhafter channel (A, B or C) has been found previously ER as appropriate, averages the transmission channels and a redundant by a first and a second 20, that is a plurality of channels to the associated memory (SPA 1 and SPA 2, SPB I Transfer of the same information to be used and SPB 2 or SPC 1 and SPC 2) as well as one to the. When information is transmitted, the second memory (SPA 2, SPB 2 or SPC 2) information signals are synchronized with the timing of the redundant control lamp (LFA, LFB or th Kam'Je transmitted and only evaluated if LFC) has been identified, accordingly »5 far when their identity was compared, alternating current impulses were found during the identity check.
unberücksichtigt blieben und vom ersten zugeord- Ein derartiges Informationsübertragungssystem istremained unconsidered and allocated from the first. Such an information transmission system is
neten Speicher (SPAl, SPBl oder SPCl) ein unter anderem aus der deutschen Patentanmeldung Fehlerüberwachungssignal (FA, FB oder FC) aus- P 20 23 117 bekannt. In dieser Anmeldung wird eine gegeben wurde. 30 Majoritäts- und Fehlerüberwachungsschaltung be-Neten memory (SPAl, SPBl or SPCl) , among other things, from the German patent application error monitoring signal (FA, FB or FC) from P 20 23 117 known. In this application one has been given. 30 majority and error monitoring circuit
2. Fehlersichere elektronische Signalvergleich^- schrieben, die es ermöglicht, in einer 2-aus-3-Überschaltung nach Patentanspruch 1, dadurch ge- wachung drei Kanäle auf die Äquivalenz ihrer Signale kennzeichnet, daß eine an die Kanäle (A, B, C) hin zu überprüfen. Werden bei mindestens zwei Kaangeschlossene, an sich bekannte Fehlerüber- nalen identische Signale festgestellt, so werden diese wachungsschaltung (Ft/) nach dem 2-aus-3-Ver- 35 als die richtigen Signale erkannt und verarbeitet, fahren mit den Kanälen zugeordneten Fehlerüber- Hierbei ist jedoch insoweit eine Fehlermöglichkeit wachungssignalen (FA, FB, FC) jeweils 2 den gegeben, daß durchaus 2 Kanäle ein fehlerhaftes, aber Kanälen ebenfalls zugeordnete Speicher (SPA 1 identisches Signal führen können. Dies würde von und SPA 2, SPB1 und SPB 2, SPC1 und SPC 2) der beschriebenen Majoritätsschaltung nicht erkannt hält und bei »O«-Signal rücksetzt und daß die 40 werden, und es würde zur Ausgabe eines fehlerhaften Setzung der ersten Speicher (SPA 1, SPB1, SPC1) Informationssignals kommen. Die weiterhin beschriedurch ein Startsignal (ST) zu Beginn einer jeden bene Fehlerüberwachungsschaltung ermöglicht nur eine zusammenhängende Information darstellen- eine sofortige Kennzeichnung eines Fehlers bei einem den Impulsfolge und der zweiten Speicher (SPA 2, Kanal. Dabei ist bei der beschriebenen Fehlerüber- SPB 2, SPC 2) bei Inbetriebnahme durch ein Nor- 45 wachungsschaltung nicht sichergestellt, daß z. B. ein mierungssignal (N) vorgenommen wird. abfragender Prozeßrechner die kurzfristige Änderung2. Fail-safe electronic signal comparison ^ - wrote, which makes it possible, in a 2-out-of-3 override according to claim 1, thereby wachung three channels for the equivalence of their signals indicates that one to the channels (A, B, C ) to check. If identical signals are detected in at least two known error overnals connected to the channel, these monitoring circuits (Ft /) are recognized and processed as the correct signals according to the 2-out-of-3 method, and the errors assigned to the channels are processed. In this case, however, there is a possibility of error monitoring signals (FA, FB, FC) in each case 2 given that 2 channels can carry a faulty, but channels also assigned memory (SPA 1 identical signal. This would result from and SPA 2, SPB1 and SPB 2 , SPC 1 and SPC 2) of the described majority circuit is not recognized and resets at "0" signal and that the 40 is, and an incorrect setting of the first memory (SPA 1, SPB 1, SPC1) information signal would be output. Further beschriedurch a start signal (ST) at the beginning of each bene fault monitoring circuit allows only a related information darstellen- an immediate identification of an error in a pulse sequence and the second memory (SPA 2, channel. Here, in the described Fehlerüber- SPB 2, SPC 2) during commissioning by a 45 monitoring circuit does not ensure that z. B. a mierungssignal (N) is made. querying process computer the short-term change
3. Fehlersichere elektronische Signalvergleichs- des Fehlerüberwachungssignals am Ausgang der Fehschaltung nach den Ansprüchen 1 oder 2, da- lerüberwachungsschaltung auch erkennt. Darüber hindurch gekennzeichnet, daß die am Ausgang der aus läßt sich auch nicht feststellen, welcher Kanal τη ersten Speicher (SPA 1, SPB1, SPC1) anliegen- 50 einem beliebigen Zeitpunkt einen Übertragungsfehler den Fehlerüberwachungssignale (FA, FB, FC) zu- aufgewiesen hat.3. Fail-safe electronic signal comparison of the error monitoring signal at the output of the faulty circuit according to claims 1 or 2, which the monitoring circuit also detects. It is also characterized by the fact that the channel τη at the output of the first memory (SPA 1, SPB 1, SPC1) is present at any point in time a transmission error has been assigned to the error monitoring signals (FA, FB, FC) Has.
sammen mit den Informationssignalen der Kanäle Der Erfindung liegt deshalb die Aufgabe zugrunde,together with the information signals of the channels The invention is therefore based on the object
(A, B, C) drei UND-Gliedern (171, U2, U3) und unter Vermeidung der angeführten Nachteile eine (A, B, C) three AND gates (171, U 2, U 3) and, avoiding the disadvantages mentioned, one
deren Ausgänge über ein ODER-Glied (O 4) fehlersichere elektronische Signalvergleichsschaltungtheir outputs via an OR element (O 4) fail-safe electronic signal comparison circuit
einem ersten Eingang eines zweiten UND-Gliedes 55 zu schaffen, die die Signale dreier Übertragungskanälea first input of a second AND gate 55 to provide the signals from three transmission channels
(i/S) zugeführt werden und daß 3 ODER-Glie- auf ihre Identität hin überprüft, jeden Fehler in einem(i / S) and that 3 OR-elements are checked for their identity, every error in one
der (O l,O2,O 3) und ein UND-Glied (Ϊ74) die Kanal, unabhängig von der Zeitdauer eines erkanntenthe (O l, O2, O 3) and an AND element (Ϊ74) the channel, regardless of the duration of a recognized one
fehlerüberwachungssignale (FA, FB, FC) derart Übertragungsfehlers, dauernd anzeigt und, sobalderror monitoring signals (FA, FB, FC) such transmission error, continuously and, as soon as
auswerten, daß ein am zweiten Eingang des UND- zeitlich unabhängig voneinander in mehr als einemevaluate that a at the second input of the AND- temporally independent of each other in more than one
Gliedes (17 5) anliegendes Signal nur dann dem 60 Kanal ein Übertragungsfehler erkannt wurde, sowohlLink (17 5) pending signal only then the 60 channel a transmission error was recognized, both
Ausgang (AUS) zugeführt wird, wenn höchstens die Ausgabe der Informationssignale wie auch dieOutput (AUS) is supplied if at most the output of the information signals as well as the
fines der von den Speichern (SPA 1, SPB1, Ausgabe der Fehlerüberwachungssignale unterbindet fines that prevents the output of the error monitoring signals from the memories (SPA 1, SPB1)
fPC 1) überwachten Fehlerüberwachungssignale und beim Auftreten von Bauelementenfehlern inner-fPC 1) monitored fault monitoring signals and when component faults occur within
(FA, FB, FC) einen Fehler angezeigt hatte. halb der Signalvergleichsschaltung kein fehlerhaftes (FA, FB, FC) had indicated an error. half of the signal comparison circuit no faulty one
4. Fehlersichere elektronische Signalvergleichs- 65 Signal ausgegeben wird.4. Fail-safe electronic signal comparison 65 signal is output.
■chaltung nach den Ansprüchen 1, 2 oder 3, da- Die erfindungsgemäße Lösung der Aufgabe besteht■ circuit according to claims 1, 2 or 3, that the object according to the invention is achieved
durch gekennzeichnet, daß die von Speichern darin, daß die Signalvergleichsschaltung aus gleicher- (SPA 1, SPB1, SPC1) gespeicherten Fehlerüber- art fehlersicheren, Wechselstromimpulse verarbeiten-characterized in that the memory of the store in that the signal comparison circuit of identical (SPA 1, SPB 1, SPC1) stored error types fail-safe, process alternating current pulses-
3 43 4
den Bausteinen dergestalt aufgebaut ist, daß die an und sicherstellen, daß, wenn mehr als ein Kanal aus-the modules is structured in such a way that the on and ensure that, if more than one channel is
3 Kanälen gleichzeitig anliegenden Wechselstrom- gefallen ist, Informationssignale nicht mehr an den3 channels simultaneously applied AC power has fallen, information signals are no longer sent to the
impulse der gleichen Information auf Identität ge- Ausgang A US gelangen können,impulses of the same information can get to identity output A US ,
prüft und zusammen mit Fehlerüberwachungssigna- Vor der Übertragung von Telegrammen in Formchecks and together with error monitoring signals before the transmission of telegrams in the form
len nur dann den Ausgängen der Signalvergleichs- 5 einer Signalfolge über die Kanäle A, B und C werdenlen only then to the outputs of the signal comparison 5 of a signal sequence via channels A, B and C.
schaltung zugeführt werden, wenn mindesten^ 2 Ka- dazu die Fehlerspeicher SPA 2, SPB 2, SPC 2 durchcircuit are supplied if at least ^ 2 Ka- to the error memory SPA 2, SPB 2, SPC 2 through
näle identische Signale führen und höchstens ein feh- ein Normierungssignal N normiert Die alle mit Rück-all carry identical signals and at most one faulty normalization signal N normalized.
lerhafter Kanal bereits vorher ermittelt und durch setzvorrang versehenen Speicher bleiben dabei soThe flawed channel has already been determined beforehand and the memory has set priority and remains that way
einen ersten und einen zweiten zugeordneten Spei- lange gesetzt, wie an ihrem Eingang R ein Signala first and a second associated storage tank set, like a signal at its input R
eher sowie eine an den zweiten Speicher angeschios- io logisch »L« negiert anliegt Solange die Speicher ge-rather as well as a negated »L« connected to the second memory. As long as the memory is
sene Kontrollampe gekennzeichnet wurde, demzu- setzt bleiben, leuchten demzufolge die Kontrollam-If the indicator lamp is marked, the indicator lamp will light up accordingly.
folge dessen Wechselstromimpulse bei der Identitäts- pen LFA, LFB, LFC. follow its alternating current pulses at the identity pen LFA, LFB, LFC.
prüfung unberücksichtigt blieben und vom ersten zu- Die Speicher SPA 1, SPB1, SPC1 werden dagegenThe memory SPA 1, SPB 1, SPC 1 are against it
geordneten Speicher ein Fehlerüberwachungssignal durch ein Startsignal ST zu Beginn einer Telegramm-ordered memory an error monitoring signal by a start signal ST at the beginning of a telegram
cusgegeben wurde. 15 übertragung auf den Kanälen A, B und C gesetzt.cus given. 15 transmission on channels A, B and C set.
Eine vorteilhafte erste Ausbildung der Erfindung Die Speicher verfugen ebenfalls über Rücksetzvor-An advantageous first embodiment of the invention. The memories also have reset
sieht vor, daß eine an die Kanäle angeschlossene an rang. Damit bleiben sie so lange gesetzt, wie ein Signal provides that a device connected to the channels in rank. They remain set as long as a signal
sich bekannte Fehlerüberwachungsschaltung nach logisch »L« an ihrem Eingang R negiert anliegt,known fault monitoring circuit is present negated after logic »L« at its input R,
dem 2-aus-3-Verfahren mit den Kanälen zugeordneten Die Bits der drei Kanäle Λ, B und C liegen zu-the 2-out-of-3 method with the channels assigned The bits of the three channels Λ, B and C are
Fehlerüberwachungssignalen jeweils 2 den Kanälen so nächst an der Fehlerüberwachungsschaltung FU an.Error monitoring signals in each case 2 to the channels so next to the error monitoring circuit FU .
ebenfalls zugeordnete Speicher hält und bei »(k-Si- Am Ausgang der Fehlerüberwachungsschaltung er-also holds allocated memory and with »(k-Si- At the output of the error monitoring circuit
gnal rücksetzt und daß die Setzung der ersten Spei- geben sich somit für die Fehlersignale FA, FB, FC ingnal resets and that the setting of the first memory therefore results in the error signals FA, FB, FC in
eher durch ein Startsignal zu Beginn einer jeden eine Abhängigkeit von den beteiligten Kanälen A, B rather, by a start signal at the beginning of each, a dependency on the channels A, B involved
zusammenhängende Information darstellenden Im- und C, die im ungestörten Betrieb identische SignaleIm- and C representing coherent information, the identical signals in undisturbed operation
pulsfolge und der zweiten Speicher bei Inbetrieb- 25 führen, folgende Funktionsgleichungen:
nähme durch ein Normierungssignal vorgenommenpulse train and the second memory at commissioning, the following functional equations:
would be made by a normalization signal
wird. FA = (A +Έ + TJ) ■ (Ά + B + C) will. FA = (A + Έ + TJ) ■ (Ά + B + C)
Eine vorteilhafte zweite Ausbildung der Erfindung FB = (A +Ή + C) ■ (Ä + B + C)An advantageous second embodiment of the invention FB = (A + Ή + C) ■ (Ä + B + C)
sieht vor, daß die am Ausgang der ersten Speicher FC = (A + B + TJ) · (Z + Zf + C)
anliegenden Fehlerüberwachungssignale zusammen 30provides that the output of the first memory FC = (A + B + TJ) · (Z + Zf + C)
pending error monitoring signals together 30
mit den Informationssignalen der Kanäle drei UND- Die nach den Funktionsgleichungen aufgebaute Gliedern und deren Ausgänge über ein ODER-GHed Fehlerüberwachungsschaltung liefert nur bei fehlereinem ersten Eingang eines zweiten UND-Gliedes freien Signalen der Kanäle A, B und C ein Dauerzugeführt werden und daß 3 ODER-Glieder und ein L-Signal für die Ausgänge der Fehlerübcrwachungs-UND-Glied die Fehlerüberwachungssignale derart 35 schaltung FU. Damit liegen die den Kanälen zugeordauswerten, daß ein am zweiten Eingang des UND- neten Fehlerüberwachungssignale FA, FB und FC Gliedes anliegendes Signal nur dann dem Ausgang zu- im Normalfall auf logisch »L«. Für den Fall der Abgeführt wird, wenn höchstens eines der von den weichung eines der zu überwachenden Signale der Speichern überwachten Fehlerüberwachungssignale Kanäle A, B und C von den anderen geht das zugeeinen Fehler angezeigt hatte. 40 ordnete Fehlerüberwachungssignal FA, FB oder FC Eine vorteilhafte dritte Ausbildung der Erfindung ebenfalls auf logisch »0«. Die gleiche Signaländerung sieht vor, daß die von Speichern gespeicherten Fehler- der Fehlerüberwachungssignale tritt ein, wenn ein Überwachungssignale nur dann über UND-Glieder interner Fehler innerhalb der Schaltung vorliegt, so ausgegeben werden, wenn nicht mehr als ein fehler- daß ein Signalfehler niemals durch einen Fehler in hafter Kanal durch die Fehlerüberwachungssignale an 45 der Überwachungsschaltung FÜ verdeckt werden den Ausgängen der den Kanälen zugeordneten Spei- kann.with the information signals of the channels three AND- The elements built according to the functional equations and their outputs via an OR-GHed error monitoring circuit only supplies free signals of channels A, B and C with a fault in a first input of a second AND element and that 3 OR -Glieder and an L signal for the outputs of the Fehlerübcrwachungs-AND gate the error monitoring signals such 35 circuit FU. This means that the evaluation assigned to the channels is such that a signal applied to the second input of the AND-nth error monitoring signal FA, FB and FC element is only sent to the output - normally at logic "L". In the event that it is discharged, if at most one of the error monitoring signals channels A, B and C monitored by the deviation of one of the signals to be monitored from the storage devices from the others, the associated error had been indicated. 40 assigned error monitoring signal FA, FB or FC. An advantageous third embodiment of the invention also has a logic "0". The same signal change provides that the errors stored by memories - the error monitoring signals occurs if a monitoring signal is only present via AND gates of internal errors within the circuit, so output if not more than one error - that a signal error never occurs An error in the channel can be covered by the error monitoring signals at 45 of the monitoring circuit FÜ the outputs of the memory assigned to the channels.
ehern gekennzeichnet wurde. Mit dem auf Null gehenden Fehlerüberwachunys-Ein
Beispiel der Erfindung wird an Hand nachfol- signal am Ausgang der Fehlerüöerwachungsschalgender
Zeichnung erläutert. tung FÜ werden die dem jeweiligen Kanal zugeordne-Die
Zeichnung zeigt den Stromlaufplan der Signal- 50 ten Speicher 5P^ 1 und SPA 2,SPBl und SPB 2 oder
vergleichsschaltung. Sämtliche verwendeten Bau- SPC1 und SPC 2 rückgesetzt. Dadurch wird ein Fehsteine
in dieser Schaltung sind fehlersicher ausgelegt. ler eines Kanals sofort durch die ihm zugeordnete
Verarbeitet werden nur Wechselstromsignale. Dazu Kontrallampe LFA, LFB oder LFC dadurch angesind
sämtliche Bausteine mit Eingangsübertragern und zeigt, daß die Kontrollampe verlischt.
Ausgangsübertragern versehen. Aus Gründen der 55 Die von den Fehlerspeichern SPA 1, SPB 1, 5PCl
Übersichtlichkeit ist in der Zeichnung jeweils nur ein weitergegebenen Fehlerüberwachungssignale FA, FB
Kanal als Eingang der Bausteine eingezeichnet. und FC liegen zusammen mit den Informationssigna-Sämtliche
Eingangssignale müssen, soweit sie nicht len der Kanäle A, B und C an den UND-Gliedern
Ohnehin Wechselstromsignale sind, von statischen in Ul, U 2 und U 3. Damit gelangen nur die Informadynamische
Signale umgewandelt werden. Entspre- 60 tionssignale zum ODER-Glied O 4, bei denen kein
ehend müssen die Ausgangssignale, soweit sie als sta- Fehler erkannt wurde. Der Ausgang des ODER-Glietische
Signale weiterverwendet werden sollen, eben- des O 4 ist mit dem Eingang eines UND-Gliedes U S
falls von dynamischen Signalen in statische Signale verbunden. Gleichfalls mit dem zweiten Eingang des
umgewandelt werden. Der Einfachheit halber sind UND-Gliedes U S ist der Ausgang einer 2-aus-3-•uch
diese Umwandlungsglieder in der Zeichnung 65 Überwachung verbunden. Hierzu sind die Fehlerüberfortgelassen,
wachungssignale FA, FB und FC drei ODER-Glie-Die Signalvergleichsschaltung soll die Kanäle A, B dem Öl, O2 und O 3 zugeführt, deren Ausgänge
«nd C auf die Identität ihrer Signale hin überprüfen mit den Eingängen eines UND-Gliedes U 4 verbun-was marked brazen. With the error monitoring system, which goes to zero, an example of the invention is explained using the following signal at the output of the error monitoring system in the drawing. device FÜ are assigned to the respective channel. The drawing shows the circuit diagram of the signal 50th memory 5P ^ 1 and SPA 2, SPBl and SPB 2 or comparison circuit. All construction SPC 1 and SPC 2 used are reset. This means that any faulty stones in this circuit are designed to be fail-safe. Only alternating current signals are processed immediately by a channel assigned to it. In addition, the control lamp LFA, LFB or LFC is connected to all modules with input transformers and shows that the control lamp goes out.
Output transformers provided. For reasons of clarity, only one error monitoring signal FA, FB channel passed on by the error memories SPA 1, SPB 1, 5PCl is shown in the drawing as the input of the blocks. and FC lie together with the information signals. All input signals must, as long as they are not len of channels A, B and C at the AND gates, are AC signals anyway, from static to U1, U2 and U3 . This means that only the information dynamic signals are converted will. Corresponding signals to the OR element O 4, which do not have to ehend, the output signals, insofar as they were recognized as a static error. The output of the OR-Glietic signals should continue to be used, likewise O 4 is connected to the input of an AND-element US in case of dynamic signals in static signals. Can also be converted with the second input of the. For the sake of simplicity, the AND element US is the output of a 2-out-of-3 monitoring function. These conversion elements are also connected in drawing 65. For this purpose, the errors are omitted , monitoring signals FA, FB and FC three OR-Glie-The signal comparison circuit is to feed channels A, B to the oil, O2 and O 3, whose outputs and C check the identity of their signals with the inputs of an AND Link U 4 connected
den sind. Damit ergibt sich am Ausgang des UND- geben werden kann. Da zudem sämtliche in deiwho are. This results in the output of the AND can be given. Since all in dei
Gliedes U 4 folgende logische Funktion: Schaltung verwendeten Bausteine ebenfalls fehler-Element U 4 has the following logical function: Circuit used components also faulty
f = (FA + FB) ■ (FB + FC) · (FA + FC) sicher ausgelegt sind, d. h. bei Bauelementenfehlern f = (FA + FB) ■ (FB + FC) · (FA + FC) are designed to be safe, ie in the event of component errors
ihre Ausgänge auf »O«-Signal gehen, kann bei Auf-Für ein überprüftes Telegramm T folgt daraus mit 5 treten eines Signalfehlers wie auch eines Bauelementeden Informationssignalen TA, TB und TC der Ka- fehlers an den Ausgängen der Signalvergleichsschalnäle A, B und C für den Ausgang des UND-Gliedes tung in keinem Fall ein fehlerhaftes L-Signal an- U 5 folgende logische Funktion: liegen.their outputs go to an "O" signal, a checked telegram T can follow with 5 a signal error as well as a component of the information signals TA, TB and TC of the cable at the outputs of the signal comparison channels A, B and C for the output of the AND gate device in no case a faulty L-signal is U 5 following logic function: lie.
j _ /j^ ι j-ß ι yq\ . ρ Die Fehler, die in den einzelnen Kanälen fest- j _ / j ^ ι j-ß ι yq \ . ρ The errors found in the individual channels
lo gestellt wurden, werden so lange in den den Kanälenlo were put so long in the the canals
Da damit am Ausgang des UND-Gliedes U 4 nur zugeordneten Speichern SPA 2, SPB 2, SPC 2 gedann ein Signal anliegt, wenn höchstens eines der speichert, wie diese nicht durch ein erneutes Normie-Fehlersignale FA, FB und FC auf logisch »0« gegan- rungssignal N gesetzt werden. Damit läßt sich auch gen ist, müssen mindestens zwei der Kanäle A, B, C jederzeit, selbst bei Ausgabe eines »O«-Signals auf identisches Signal führen, damit über das UND- 15 sämtlichen Ausgabeleitungen der Vergleichsschal-Glied U 5 ein Informationssignal an den Ausgang tung, nachträglich eine Lokalisierung der fehlerhaften A US gelangen kann. Kanäle über die an die Speicher angeschlossenenSince only associated memories SPA 2, SPB 2, SPC 2 are then present at the output of AND element U 4, if at most one of the memories, such as this, is not set to logic »0 by a renewed standardization error signals FA, FB and FC «Ginging signal N can be set. This means that at least two of the channels A, B, C must always lead to an identical signal, even when an "O" signal is output, so that an information signal is sent to all output lines of the comparison circuit U 5 via the AND 15 the output process, a localization of the faulty A US can subsequently be achieved. Channels via the ones connected to the memories
Zur Lokalisierung des fehlerhaften Kanals werden Kontrollampen LFA, LFB, LFC vornehmen, Control lamps LFA, LFB, LFC are used to localize the faulty channel,
zudem die Fehlerüberwachungssignale FA, FB und Die Speicher SPA 1 SPBl, SPCl speichern dage-In addition, the error monitoring signals FA, FB and the memories SPA 1 SPBl, SPCl save
FC über die UND-Glieder U6,U7 und U 8 ausgege- 20 gen die Fehlermeldungen für die Dauer einer Infor- FC via the AND gates U6, U7 and U 8 output the error messages for the duration of an information
ben. Dadurch, daß dem zweiten Eingang dieser UND- mationsübertragung, d. h. eines zusammenhängendenben. The fact that the second input of this AND mation transmission, i. H. of a coherent
Glieder der Ausgang des UND-Gliedes U 4 zugeführt Informationstelegramms T und werden bei einerElements of the output of the AND element U 4 supplied information telegram T and are at a
wird, erfolgt eine Fehlersignalausgabe nur dann, wenn nachfolgenden Informationsübertragung durch einan error signal is only output if subsequent information is transmitted by a
höchstens ein fehlerhafter Kanal erkannt wurde. Bei Startsignal ST wiederum neu gesetzt.at most one faulty channel was recognized. Set again at the start signal ST.
Fehlern in zwei oder mehr Kanälen erfolgt an den 25 Für die Schaltung müssen notwendig fehlersichereErrors in two or more channels occurs on the 25 For the circuit must be necessary fail-safe
UND-Gliedern US, i/6, 1/7 und 1/8 keine Signal- Bausteine verwendet werden, wie sie u. a. in den An-AND elements US, i / 6, 1/7 and 1/8 no signal modules are used as they are in the
ausgabe. Damit wird, solange in zwei Kanälen der meidungenoutput. Thus, as long as there are two channels of avoidance
Kanäle A, B und C identische Signale vorliegen, so- ρ \<) 33 713Channels A, B and C have identical signals, so- ρ \ <) 33 713
wohl ein Informationssignal am Ausgang AUS wie ρ 19 50 330probably an information signal at the output OUT such as ρ 19 50 330
auch eine Fehlersignalausgabe an den Ausgängen der 30 ρ j9 5Q 33 jalso an error signal output at the outputs of the 30 ρ j9 5Q 33 j
UND-Glieder U6, 1/7 und US vorgenommen. Wer- ρ 20 14 135AND gates U6, 1/7 and US made. Wer- ρ 20 14 135
den dagegen fehlerhafte Signale in mehr als einem ρ 20 14 110however, erroneous signals in more than one ρ 20 14 110
Kanal festgestellt, liegen an den Ausgängen der Si- ρ 20 64 809Channel detected are at the outputs of the Si ρ 20 64 809
gnalvergleichsschaltung keinerlei Signale mehr an. un(j ρ 20 64 837signal comparison circuit no longer sends any signals. un ( j ρ 20 64 837
Es wird nur noch logisch »0« ausgegeben. Damit ist 35Only a logical "0" is output. That is 35
sichergestellt, daß kein fehlerhaftes Signal weiterge- beschrieben wurden.ensured that no faulty signal was passed on.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742402881 DE2402881C3 (en) | 1974-01-18 | 1974-01-18 | Fail-safe electronic signal comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742402881 DE2402881C3 (en) | 1974-01-18 | 1974-01-18 | Fail-safe electronic signal comparison circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2402881A1 DE2402881A1 (en) | 1975-07-31 |
| DE2402881B2 true DE2402881B2 (en) | 1976-05-13 |
| DE2402881C3 DE2402881C3 (en) | 1982-01-14 |
Family
ID=5905366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742402881 Expired DE2402881C3 (en) | 1974-01-18 | 1974-01-18 | Fail-safe electronic signal comparison circuit |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2402881C3 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2912928C2 (en) * | 1979-03-31 | 1986-10-23 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Device for the transmission of binary coded information for the remote control of railway signal systems |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19861281B4 (en) * | 1998-09-09 | 2008-10-02 | Halang, Wolfgang A., Prof. Dr. Dr. | Electronic comparator of two binary words with fail-safe output behavior |
| DE19857396C2 (en) * | 1998-12-12 | 2002-11-14 | Josef Von Stackelberg | Fail-safe binary comparator with ternary result and status display |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1474071A1 (en) * | 1964-06-22 | 1969-03-13 | Siemens Ag | Circuit arrangement for the output of information from several data processing systems working in parallel to one or more receivers |
| DE1939517B2 (en) * | 1969-08-02 | 1972-06-22 | Olympia Werke Ag, 2940 Wilhelmshaven | CIRCUIT ARRANGEMENT FOR IMMEDIATE COMPARISON OF TWO INFORMATION |
| GB1253309A (en) * | 1969-11-21 | 1971-11-10 | Marconi Co Ltd | Improvements in or relating to data processing arrangements |
-
1974
- 1974-01-18 DE DE19742402881 patent/DE2402881C3/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2912928C2 (en) * | 1979-03-31 | 1986-10-23 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Device for the transmission of binary coded information for the remote control of railway signal systems |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2402881A1 (en) | 1975-07-31 |
| DE2402881C3 (en) | 1982-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2640756C2 (en) | Device for secure data transmission in track-bound vehicles | |
| EP3131016A1 (en) | Dynamic addressing | |
| DE2658464A1 (en) | DIGITAL ELECTRONIC CONTROL UNIT FOR AUTOMATIC GEAR CHANGE | |
| DE2258917A1 (en) | CONTROL DEVICE | |
| DE2526708C2 (en) | Circuit arrangement for compensating the time distortion of bits arriving over two transmission links | |
| DE2158433B2 (en) | Method and device for error checking and error localization in a modular data processing system | |
| DE2749888A1 (en) | DEVICE FOR REPORTING ERRORS | |
| DE2210426C2 (en) | Method for the priority-controlled selection of one of several functional units for connection to a device jointly assigned to them in data processing systems and circuit for carrying out the method | |
| DE3001331A1 (en) | Serial transmission of data from and/or to motor vehicle - using microprocessor connected to interface for vehicle sensors and RAM and ROM | |
| DE2131787A1 (en) | CIRCUIT ARRANGEMENT FOR ERROR DETERMINATION IN DATA PROCESSING SYSTEMS | |
| DE2750155A1 (en) | MONITOR FOR DETERMINING THE OPERATIONAL STATUS OF A DIGITAL SYSTEM | |
| EP0009600B1 (en) | Method and interface device for carrying out maintenance operations over an interface between a maintenance processor and a plurality of individually testable functional units of a data processing system | |
| EP0012185A1 (en) | Test circuit for synchronously operating clock generators | |
| DE2723536B2 (en) | ||
| DE2402881B2 (en) | FAIL-PROOF ELECTRONIC SIGNAL COMPARISON | |
| EP0012794B1 (en) | Method and device for checking the control signals derived from an instruction of an electronic data processing unit | |
| EP0246556B1 (en) | Circuit for monitoring a control unit | |
| CH679626A5 (en) | ||
| DE1932614C3 (en) | Test device for determining a multiple selection of processing units in a data processing system | |
| DE2365092C3 (en) | Electronic circuit for frequency and phase monitoring of clock pulses | |
| DE1909418C3 (en) | Arrangement for transferring the content of the data contained in individual positions of a shift register to another shift register | |
| DE1537452B2 (en) | PROCEDURE FOR GENERATING SYNCHRONIZATION WORDS IN DATA TRANSFER SYSTEM | |
| DE1199026B (en) | Data processing system | |
| DE2505475C3 (en) | Method and device for checking errors in a programmable logic unit for the execution of logical operations | |
| DE1424747C (en) | Expandable digital data processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |