DE2601650A1

DE2601650A1 - Multiple data processor with data feed circuit - has several processing units working in parallel connected to comparator

Info

Publication number: DE2601650A1
Application number: DE19762601650
Authority: DE
Inventors: Helmut Dipl Ing Uebel
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1976-01-17
Filing date: 1976-01-17
Publication date: 1977-07-21
Also published as: DE2601650B2; DE2601650C3

Abstract

The circuit comprises a comparator testing output data of processing units for their identity, and delivers an error signal if they do not coincide. Data are fed by electronic or electromechanical means, esp keys transmitting identical data to the processing units. A delay line (V1,V2) is inserted between a key (TA) and the processing units. It delays a pulse by a time interval (TV). A pulse is derived from input pulses, so that beginning of delayed input pulses falls into its duration. It synchronises reception of input data by the processing units (VG1,VG2).

Description

Schaltungsanordnung zur Eingabe von Daten in ein Mehrfach-Circuit arrangement for entering data in a multiple

Verarbeitungssystem.Processing system.

Bei Datenverarbeitungsanlagen z.B. für Verkehrssysteme werden häufig aus Sicherheitsgründen mehrere Verarbeitungsgeräte parallel betrieben und ihre Ausgangssignale werden verglichen.In data processing systems, e.g. for traffic systems, often for safety reasons several processing devices operated in parallel and their output signals are compared.

Bei unterschiedlichen Ausgangsdaten wird ein Fehler angenommen und geeignete Maßnahmen zu dessen Beseitigung müssen ergriffen werden.If the output data differ, an error is assumed and suitable measures to eliminate it must be taken.

Eine Fehlermeldung kann also auch durch unterschiedliche Eingabezeiten verursacht werden; bei Betätigung einer Taste z.B., die mit zwei Kontaktsätzen ausgerüstet ist, die je einem Verarbeitungsgerät zugeordnet sind, liegen dadurch für einen bestimmten Zeitraum unterschiedliche Eingangsdaten an und verursachen unterschiedliche Ausgangsdaten, obwohl eigentlich kein Fehler vorliegt. Dasselbe kann beim Loslassen der Taste vorkommen.An error message can also be caused by different input times caused; when pressing a button, e.g. equipped with two sets of contacts which are each assigned to a processing device are therefore for a specific one Different input data and cause different output data, although there is actually no error. The same thing can happen when you release the key.

Es ist Aufgabe der Erfindung, in Fällen, bei denen unterschiedliche Ausgangsdaten durch nicht synchrone Eingabedaten verursacht werden, eine Fehlermeldung zu vermeiden.It is the object of the invention, in cases where different Output data caused by non-synchronous input data, an error message to avoid.

Dies löst die Erfindung dadurch, daß zwischen eine Taste zur Eingabe und die Verarbeitungsgeräte je ein Verzögerungsglied geschaltet ist, das einen Eingangsimpuls um eine Zeitspanne verzögert, daß aus den Eingangsimpulsen ein Impuls gewonnen wird, in dessen Dauer der Beginn der beiden verzögerten Eingangsimpulse fällt, und daß dieser Impuls die Annahme der Eingangsdaten durch die Verarbeitungsgeräte synchronisiert.This solves the invention in that between a key for input and the processing devices each have a delay element switched is that delays an input pulse by a period of time that of the input pulses a pulse is obtained, the duration of which is the beginning of the two delayed input pulses falls, and that this pulse is the acceptance of the input data by the processing devices synchronized.

Die Erfindung wird nun anhand von Figuren beschrieben. Es zeigen: Fig.1 die erfindungsgemäße Schaltungsanordnung Fig.2 Impulszüge in der Schaltungsanordnung der Fig.1.The invention will now be described with reference to figures. Show it: 1 shows the circuit arrangement according to the invention; FIG. 2 shows pulse trains in the circuit arrangement of Fig. 1.

In Fig.1 sind dargestellt: eine Eingabetaste TA, Widerstände Al, R2, Verzögerungsglieder Vi, V2, Verarbeitungsgeräte VG1, VG2, ein Exklusiv-ODER-Gatter E, ein Multivibrator M, ein Speicher SP und ein Vergleicher VGL. Die Anordnung arbeitet wie folgt: Die Taste TA legt im gedrückten Zustand die Signalleitungen, die im Normalzustand über R1 und R2 auf positivem Potential gehalten werden, auf Massepotential. Die Eingangsdaten der beiden Kontakte werden durch das Exklusiv-ODER-Gatter E verglichen, dessen Ausgangssignal den rücktriggerbaren monostabilen Multivibrator M ansteuert; dessen Ausgangssignal wird im Speicher SP bis zur Weitergabe an die Verarbeitungsgeräte VG1, VG2 zwischengespeichert.In Fig. 1 are shown: an input key TA, resistors Al, R2, Delay elements Vi, V2, processing devices VG1, VG2, an exclusive OR gate E, a multivibrator M, a memory SP and a comparator VGL. The arrangement works as follows: When pressed, the TA key connects the signal lines that are in the normal state are held at positive potential via R1 and R2, at ground potential. the Input data of the two contacts are compared by the exclusive OR gate E, the output signal of which controls the retriggerable monostable multivibrator M; its output signal is stored in the memory SP until it is passed on to the processing devices VG1, VG2 cached.

Es wird nun der Fall betrachtet, daß die Taste TA gedrückt ist, dann losgelassen wird und wieder gedrückt wird. Weiterhin wird angenommen, daß der rechte Kontakt später öffnet und früher schließt als der linke Kontakt.Consider now the case that the TA key is depressed, then released and pressed again. It is also assumed that the right Contact opens later and closes earlier than the left contact.

Das Verhalten der Schaltung wird im Zusammenhang mit den in Fig.2 dargestellten Impulszügen erläutert.The behavior of the circuit is in connection with the in Fig.2 illustrated pulse trains explained.

Die Fig.2a und 2b zeigen die Spannungen an den beiden Kontakten der Taste TA. Diese Impulse werden durch die Verzögerungsglieder V15 V2 um eine Verzögerungszeit TV verzögert (Fig.2c, 2d). Die Ausgangsspannung der Exklusiv-ODER-Schaltung E ist in Fig.2e dargestellt. Diese Ausgangsspannung ist positiv, solange die Spannungen an den beiden Kontakten (Fig.2a, 2b) ungleich sind. Fig.2 f zeigt, wie der Multivibrator M den Ausgangsimpuls der Exklusiv-ODER-Schaltung E um eine Zeitspanne TM verlängert. Die Flanken des Multivibrator-Ausgangs Impulses sind nicht synchron mit den Taktimpulsen (Fig.2g) der Verarbeitungsgeräte. Damit Flankenüberschneidungen vermieden werden, beidenenein Verarbeitungsgerät den Impuls erhält, das andere aber nicht,wird der um die Zeitspanne TM verlängerte Impuls mit dem Takt synchronisiert; dazu dient der Speicher SP. Fig.2h zeigt schließlich den synchronisierten Impuls, der zur Ansteuerung der Verarbeitungsgeräte VG1 und VG2 verwendet wird (Fig.1).2a and 2b show the voltages at the two contacts of the TA button. These pulses are delayed by the delay elements V15 V2 by a delay time TV delayed (Fig. 2c, 2d). The output voltage of the exclusive OR circuit E is shown in Fig.2e. This output voltage is positive as long as the voltages at the two contacts (Fig.2a, 2b) are unequal. Fig.2f shows how the multivibrator M the output pulse of the exclusive OR circuit E is extended by a period of time TM. The edges of the multivibrator output pulse are not synchronized with the clock pulses (Fig.2g) of the processing equipment. To avoid flank overlapping, where one processing device receives the pulse, but the other does not, becomes the Pulse lengthened by the time period TM synchronized with the clock; serves to do this the memory SP. Finally, FIG. 2h shows the synchronized pulse that is used for control the processing devices VG1 and VG2 is used (Fig. 1).

Sinn dieser Lösung ist es, daß der synchronisierte Impuls gemäß Fig.2h sich über die Zeitspanne erstreckt, in der die verzögerten Eingangsimpulse (Fig.2c, 2d) ungleich sind. Um dies zu gewährleisten, müssen die Zeiten TV, TT und TM folgende Bedingungen erfüllen: TV > TT und TM>TV + TT Der synchronisierte Impuls (Fig.2h) bewirkt in der erfindungsgemäßen Schaltungsanordnung nach Fig.1) daß keine Fehlermeldung wegen ungleicher Eingangsdaten abgegeben wird. Damit wird eine "falsche" Fehlermeldung infolge von nicht synchroner Dateneingabe verhindert.The sense of this solution is that the synchronized pulse according to Fig.2h extends over the period of time in which the delayed input pulses (Fig. 2c, 2d) are not equal. To ensure this, the times TV, TT and TM must be as follows Fulfill the conditions: TV> TT and TM> TV + TT The synchronized pulse (Fig.2h) causes in the circuit arrangement according to the invention according to Figure 1) that no error message is issued due to unequal input data. This gives an "incorrect" error message prevented due to out of sync data entry.

Mehrere Exklusiv-ODER-Gatter E können ausgangsseitig über ein ODER-Gatter zusammengefaßt werden und damit eine Gruppe von Kontaktpaaren überwachen.Several exclusive OR gates E can be output via an OR gate can be combined and thus monitor a group of contact pairs.

Es ist auch möglich, für n parallel arbeitende Geräte (n-1) Exklusiv-ODER-Gatter vorzusehen, deren Ausgänge ebenfalls über ODER-Schaltungen zusammengefaßt sind.It is also possible to have (n-1) exclusive OR gates for n devices working in parallel to be provided, the outputs of which are also combined via OR circuits.

Die Betriebssicherheit der erfindungsgemäßen Schalt ungsanordnung läßt sich leicht überwachen: liegt der synchronisierte Impuls (Fig.2h) länger als eine festgesetzte Zeit an einem der Verarbeitungsgeräte an, wird ein Alarm ausgelöst, der einen Kont akt fehler oder einen Fehler in der Anordnung anzeigt.The operational safety of the circuit arrangement according to the invention can be easily monitored: is the synchronized pulse (Fig.2h) longer than on one of the processing devices for a set time, an alarm is triggered, which indicates a contact error or an error in the arrangement.

3 Patent ansprüche L e e r s e i t e3 patent claims L e r s e i t e

Claims

Circuit arrangement for inputting data into a Multiple processing system, with at least two processing devices in parallel work, a comparator compares the output data of the processing devices to their identity checked and issues an error message if they do not match, and the Data input electronically or by electromechanical means, in particular keys takes place, which forward the identical input data to the processing devices, characterized in that between an input key (TA) and the processing equipment (VG1, VG2) each a delay element (V1, V2) is connected, which has an input pulse delayed by a period of time TV that from the input pulses (Fig.2a, 2b) a pulse (Fig.2h) is obtained, the duration of which is the beginning of the two delayed input pulses (Fig.2c, 2d) falls, and that this pulse (Fig.2h) the acceptance of the input data synchronized by the processing devices (VG1, VG2).

2. Circuit arrangement according to claim 1, characterized in that to generate the pulse (Fig.2h) an exclusive OR gate (E), a multivibrator (M) and a memory (SP) are provided, the exclusive OR gate (E) the Receives input data (Fig.2a, 2b) and with a time shift of the input data against each other a signal (Fig.2e) emits, the multivibrator (M) the duration of this Signal extended by the time period TM (Fig.2 £) and the memory (SP) this signal synchronized with the clock of the system (pulse period TT), and that the relationships TV. TT and TM7 TV + TT are fulfilled.

5. Arrangement according to claim 1, characterized in that g # Kennz # i # iiii # t5 that an alarm is given if the synchronization pulse (Fig.2h) is longer than a fixed one Duration at deti processing devices (VG1, VG2).