DE2547493A1 - ARRANGEMENT FOR THE PHASE-FIXED CONTROL OF OSCILLATORS - Google Patents
ARRANGEMENT FOR THE PHASE-FIXED CONTROL OF OSCILLATORSInfo
- Publication number
- DE2547493A1 DE2547493A1 DE19752547493 DE2547493A DE2547493A1 DE 2547493 A1 DE2547493 A1 DE 2547493A1 DE 19752547493 DE19752547493 DE 19752547493 DE 2547493 A DE2547493 A DE 2547493A DE 2547493 A1 DE2547493 A1 DE 2547493A1
- Authority
- DE
- Germany
- Prior art keywords
- oscillator
- phase
- oscillators
- arrangement
- readjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 241000607479 Yersinia pestis Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Patentanwalt
Dipl.-Phys. Leo ThulPatent attorney
Dipl.-Phys. Leo Thul
StuttgartStuttgart
A.J.Tricker-A.Tsiaparis 1-1A.J.Tricker-A.Tsiaparis 1-1
INTERNATIONAL STANDARD ELECTRIC CORPROATION, NEW YORKINTERNATIONAL STANDARD ELECTRIC CORPROATION, NEW YORK
Die Anmeldung betrifft eine Anordnung zur phasenstarren Steuerung von drei oder mehr die gleiche Frequenz und Phase abgebenden Oszillatoren.The application relates to an arrangement for phase-locked control of three or more of the same frequency and phase emitting oscillators.
Taktoszillatoren, insbesondere zur Verwendung in elektronischen Fernsprechvermittlungen müssen eine sehr hohe Genauigkeit und Zuverlässigkeit haben. Die Genauigkeit kann man dadurch erreichen, daß man eine Anordnung wählt, in der zwei oder mehr Oszillatoren auf die gleiche Frequenz abgestimmt sind und miteinander phasenstarr gesteuert werden. Eine solche Anordnung kann jedoch den Nachteil haben, daß ein Fehler bei irgendeinem der Oszillatoren eine Fehlfunktion der übrigen Oszillatoren der Anordnung hervorruft.Clock oscillators, particularly for use in electronic telephone exchanges, require very high accuracy and have reliability. The accuracy can be achieved by choosing an arrangement in the two or more oscillators are tuned to the same frequency and controlled phase-locked with one another. However, such an arrangement may have the disadvantage that failure of any one of the oscillators may result in malfunction of the other oscillators in the arrangement.
Der Erfindung liegt die Aufgabe zugrunde 3 eine Anordnung der obengenannten Art zu schaffen, mit der diese Nachteile vermieden werden. Dies wird erfindungsgemäß dadurch erreicht 3 The invention is based on the object 3 of creating an arrangement of the above-mentioned type with which these disadvantages are avoided. According to the invention, this is achieved by 3
20.10.1975
Ti/Mr10/20/1975
Ti / Mr
609819/109/.609819/109 /.
- 2 - ■ 2547433- 2 - ■ 2547433
A.J.Tricker 1-1A.J.Tricker 1-1
daß das Aus gangs signal jedes Oszillators in einer Phasenvergleichsschaltung mit dem des vorangehenden oder nachfolgenden Oszillators verglichen und■aus diesem Vergleich ein Nach- , steuersignal gewonnen wird, das die Nachsteuersignale in einer logischen Schaltung überwacht und aus ihnen-ein fehlerhafter Oszillator erkannt wird, daß ferner Mittel vorgesehen sind, um den Einfluß dieses fehlerhaften Oszillators auf die-Regelung der nachfolgenden Oszillatoren zu unterbinden. Es ergibt sich dadurch der Vorteil, daß , der fehlerhafte Oszillator sehr leicht, erkannt■ werden kann.that the output signal from each oscillator in a phase comparison circuit compared with that of the preceding or following oscillator and ■ from this comparison a post-, control signal is obtained, which monitors the readjustment signals in a logic circuit and from them-a faulty oscillator is recognized that means are also provided to prevent the influence of this faulty oscillator on the control of the following oscillators to prevent. This results in the advantage that the faulty oscillator can be recognized very easily.
Eine Weiterbildung der Erfindung besteht darin, daß als logische Schaltung jedem Oszillator eine UND-Schaltung zugeordnet ist, daß den Eingängen dieser UND-Schaltungen das Nachsteuersignal des eigenen und des vorangehenden oder nachfolgenden Oszillators zugeführt und daß beim Auftreten eines Ausgangssignals an einer UND-Schaltung die Nachsteuerung, des zugeordneten Oszillators verhindert wird. Eine andere Weiterbildung der Erfindung besteht darin, daß die Nachsteuersignale den Eingängen der UND-Schaltungen über Schwellwertschaltungen zugeführt werden. : . " ■ . - . ■A development of the invention consists in that an AND circuit is assigned as a logic circuit to each oscillator, that the inputs of these AND circuits are supplied with the readjustment signal of the own and the preceding or following oscillator and that when an output signal occurs at an AND circuit, the Adjustment of the assigned oscillator is prevented. Another development of the invention consists in that the readjustment signals are fed to the inputs of the AND circuits via threshold circuits. : . "■. -. ■
Die Erfindung wird nun anhand des in den beiliegenden Zeichnungen dargestellten Ausfuhrungsbeispieles näher erläutert.The invention will now be explained with reference to the accompanying drawings illustrated exemplary embodiment explained in more detail.
Die Anordnung enthält drei Oszillatoren 01, 02, 03, die vorzugsweise quarzgesteuert sind. Die Ausgangssignale jedes Oszillators werden an zwei der drei Phasenvergleicherschaltungen PCI, PC2 und PC3 angelegt, wie es in der Zeichnung dargestellt ist, so daß jeder Vergleichskreis die Ausgangssignal von zwei benachbarten Oszillatoren empfängt. Eine Phasenverschiebung bei irgendeinem der Oszillatoren veranlaßt, daß die entsprechenden Phasenvergleichsschaltung Gleichspannungen erzeugen, dieThe arrangement contains three oscillators 01, 02, 03, which are preferably are quartz controlled. The output signals of each oscillator are connected to two of the three phase comparator circuits PCI, PC2 and PC3 are created as shown in the drawing so that each comparison circuit has the output of two neighboring oscillators. A phase shift in any of the oscillators causes the corresponding Phase comparison circuit generate DC voltages that
609819/10 θ Α609819/10 θ Α
A. J.Tricker 1-1A. J. Tricker 1-1
dann durch die Gleichsspannungsverstärker Al, A2 und A3 verstärkt werden. An den Ausgang jedes Vergleichers ist eine solche Verstärkerschaltung angeschaltet. Die verstärkten Spannungen werden dann zu den Oszillatoren zurückgekoppelt und ..legen so Korrekturspannungen an, die die Frequenz so ändern, daß die Phasendifferenz verringert wird.then amplified by the DC voltage amplifiers A1, A2 and A3 will. Such an amplifier circuit is connected to the output of each comparator. The reinforced Voltages are then fed back to the oscillators and ... apply correction voltages that set the frequency in such a way change so that the phase difference is reduced.
Auf diese Weise arbeitet jeder Oszillator als Hauptoszillator, der die Frequenz des nächsten Oszillators steuert, aber kein Oszillator arbeitet unabhängig von den anderen.In this way, each oscillator works as the main oscillator, which controls the frequency of the next oscillator, but no oscillator works independently of the others.
Feststellkreise Ql, Q2 und 03, die die Ausgangsspannung der Phasenkomparatoren nach der Verstärkung messen, sprechen nach einer schwerwiegenderen Fehlfunktion eines Oszillators, Phasenvergleichers oder Verstärkers an. Wenn eine schwerwiegendere Frequenz oder Phasenverschiebung eines Oszillators auftritt, steigen die Ausgangsspannungen der entsprechenden Phasenvergleichskreise bis zu einer einstellbaren Schwellwertspannung an und veranlassen,daß der Festellkreis ein Ausgangssignal ab-Detection circuits Ql, Q2 and 03, which determine the output voltage of the Measure phase comparators after amplification, speak after a more serious malfunction of an oscillator, phase comparator or amplifier. If a more serious one Frequency or phase shift of an oscillator occurs, the output voltages of the corresponding phase comparison circuits increase up to an adjustable threshold voltage and cause the detection circuit to emit an output signal.
werden
gibt. Diese Schwellwerte auf einen Wert unterhalb des Punktes eingeregelt, bei dem das Ausgangssignal des Verstärkers nicht
mehr der Phasendifferenz proportional ist.will
gives. These threshold values are adjusted to a value below the point at which the output signal of the amplifier is no longer proportional to the phase difference.
Die Ausgangssignale der drei Feststellkreise werden an eine Anordnung von drei UND-Schaltungen Gl, G2 und G3 angelegt, die nach einem Fehlersignal von den Überwachungskreisen den gestörten Oszillator identifizieren und ein Signal an die entsprechende Leitung Ll, L2 oder L3 anlegen, mit dem der erste Oszillator, der hinter dem fehlerhaften Oszillator liegt, eine Frequenz in der Mitte seines Bereiches annimmt, unabhängig vom Eingangssignal seines Phasenvergleichers. Der folgende Oszillator bleibt mit diesem Oszillator phasengesteuertThe output signals of the three detection circuits are sent to one Arrangement of three AND circuits Gl, G2 and G3 applied, the after an error signal from the monitoring circuits Identify the faulty oscillator and apply a signal to the corresponding line Ll, L2 or L3, with which the first oscillator, which is behind the faulty oscillator, assumes a frequency in the middle of its range, independently from the input signal of its phase comparator. The following Oscillator stays in phase with this oscillator
60981 9/ 1GiH60981 9/1 GiH
A.J.Tricker 1-1A.J.Tricker 1-1
und man erhält so ein richtiges Ausgangssignal von wenigstens zwei Oszillatoren.and so you get a correct output of at least two oscillators.
Die Arbeitsweise der Peststellkreise Ql, Q2 und Q3 kann leicht dadurch geprüft werden, daß man die zugehörige Rückkopplungsschleife nacheinander auftrennt, ohne daß dabei ein Oszillator seine Steuerung verliert.The operation of the Pest control groups Ql, Q2 and Q3 can easily be checked by having the associated feedback loop separates one after the other without an oscillator losing control.
609819/109 L 609819/109 L.
Claims (2)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB46744/74A GB1521971A (en) | 1974-10-29 | 1974-10-29 | Phase locked oscillators |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2547493A1 true DE2547493A1 (en) | 1976-05-06 |
Family
ID=10442423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752547493 Pending DE2547493A1 (en) | 1974-10-29 | 1975-10-23 | ARRANGEMENT FOR THE PHASE-FIXED CONTROL OF OSCILLATORS |
Country Status (6)
| Country | Link |
|---|---|
| DE (1) | DE2547493A1 (en) |
| GB (1) | GB1521971A (en) |
| HK (1) | HK39679A (en) |
| IE (1) | IE42022B1 (en) |
| NZ (1) | NZ178918A (en) |
| ZA (1) | ZA755928B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2135464B (en) * | 1983-02-19 | 1986-07-02 | Standard Telephones Cables Ltd | Triplicate signal check circuit |
-
1974
- 1974-10-29 GB GB46744/74A patent/GB1521971A/en not_active Expired
-
1975
- 1975-09-17 ZA ZA00755928A patent/ZA755928B/en unknown
- 1975-10-10 NZ NZ178918A patent/NZ178918A/en unknown
- 1975-10-15 IE IE2244/75A patent/IE42022B1/en unknown
- 1975-10-23 DE DE19752547493 patent/DE2547493A1/en active Pending
-
1979
- 1979-06-21 HK HK396/79A patent/HK39679A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| GB1521971A (en) | 1978-08-23 |
| HK39679A (en) | 1979-06-29 |
| IE42022L (en) | 1976-04-29 |
| IE42022B1 (en) | 1980-05-21 |
| ZA755928B (en) | 1976-08-25 |
| NZ178918A (en) | 1979-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2420767A1 (en) | ARRANGEMENT FOR LIMITING THE DYNAMIC OVERRIDE IN, FOR EXAMPLE, AN IMPEDANCE RELAY | |
| DE69921024T2 (en) | Cascaded analog-to-digital converter | |
| DE19729650A1 (en) | Device for phase and / or frequency control | |
| EP0585806B1 (en) | Digital phase comparator and phase-locked loop | |
| DE60033339T2 (en) | Method for monitoring the clock and device for data transmission, which uses the method | |
| DE2430652B2 (en) | Analog-to-digital converter | |
| DE4320691C2 (en) | D / A converter | |
| DE2529897A1 (en) | PROCEDURE FOR FAULT LOCATION ON A LINE | |
| DE2411062B2 (en) | Dynamically biased differential amplifier arrangement | |
| DE2358955A1 (en) | DEVICE FOR DETERMINING THE OCCURRENCE OF EARTH FAULTS IN A MULTI-PHASE POWER GRID | |
| EP0155702A2 (en) | Analogous-digital conversion | |
| DE2547493A1 (en) | ARRANGEMENT FOR THE PHASE-FIXED CONTROL OF OSCILLATORS | |
| DE1809810A1 (en) | Method and device for determining the change in the period of an oscillation | |
| DE2946000A1 (en) | INTEGRATING ANALOG DIGITAL CONVERTER CIRCUIT | |
| EP0515438A1 (en) | Process for converting an analog voltage to a digital value. | |
| DE2037886A1 (en) | Asynchronous analog / binary converter | |
| DE2419642B2 (en) | Analog-to-digital converter | |
| DE2044190C3 (en) | All-pass network for broadband communication systems | |
| DE2109023C2 (en) | Circuit arrangement for outputting logical signals with high reliability | |
| DE102013220156B4 (en) | Test circuit | |
| DE19513795C1 (en) | Digital phase difference measuring circuit | |
| DE2924746A1 (en) | A=D converter circuit assembly with recognition circuit - for correction of faulty switching wave voltages, behind which valuation circuit is provided for correction control | |
| DE3506277A1 (en) | OSCILLATOR WITH VARIABLE CONDITION SIZE | |
| DE2319195A1 (en) | ALIGNMENT | |
| EP0116669A1 (en) | Delay circuit with an integrated insulated layer field-effect transistor for digital signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |