DE2541651C2 - Method of making a charge transfer assembly - Google Patents

Method of making a charge transfer assembly

Info

Publication number
DE2541651C2
DE2541651C2 DE2541651A DE2541651A DE2541651C2 DE 2541651 C2 DE2541651 C2 DE 2541651C2 DE 2541651 A DE2541651 A DE 2541651A DE 2541651 A DE2541651 A DE 2541651A DE 2541651 C2 DE2541651 C2 DE 2541651C2
Authority
DE
Germany
Prior art keywords
layer
electrodes
semiconductor body
conductor layer
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2541651A
Other languages
German (de)
Other versions
DE2541651A1 (en
Inventor
Roelof Pieter Kramer
Hermanus Leonardus Eindhoven Peek
Matthias Johannes Joseph Theunissen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2541651A1 publication Critical patent/DE2541651A1/en
Application granted granted Critical
Publication of DE2541651C2 publication Critical patent/DE2541651C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Ladungsübertragungsanordnung entsprechend dem Oberbegriff des Anspruchs 1.The present invention relates to a method of manufacturing a charge transfer assembly accordingly the preamble of claim 1.

Ein Verfahren der genannten Art ist aus der DE-OS 21 63 069 bekannt. Bei dem bekannten Verfahren besteht die isolierend wirkende Doppelschicht auf der Halbleiteroberfläche aus Siliciumoxid und Siliciumnitrid.A method of the type mentioned is known from DE-OS 21 63 069. In the known method the insulating double layer on the semiconductor surface consists of silicon oxide and silicon nitride.

Der Verwendung einer derartigen Doppelschicht haften jedoch auch einige Nachteile an. So kann es z. B. erforderlich sein, für die Ätzung von Kontaktlöchern in die Nitridschicht an der Stelle des Eingangs und/oder des Ausgangs der Anordnung auf der Nitridschicht eine zusätzliche Hilfsmaskierungsschicht, z. B. aus Siliciumoxid, anzubringen. Diese Hilfsmaskierungsschicht mußte dann durch eine weitere Ätzbehandlung wieder entfernt werden.However, there are also some disadvantages associated with the use of such a double layer. So it can be B. may be required for the etching of contact holes in the nitride layer at the point of entry and / or of the output of the arrangement on the nitride layer an additional auxiliary masking layer, e.g. B. of silicon oxide, to attach. This auxiliary masking layer then had to be replaced by a further etching treatment removed.

Weiter ist es bekanntlich oft erwünscht, während oder am Ende des Herstellungsvorgangs die Vorrichtung einer sogenannten Nacherhitzungsbehandlung in einem geeigneten Milieu zu unterwerfen, um die Anzahl von Oberflächenzuständen an der Grenzfläche zwischen dem Halbleiterkörper und der Isolierschicht auf der Oberfläche des Halbleiterkörpers herabzusetzen. Es hat sich herausgestellt, daß eine derartige Behandlung beim Vorhandensein einer Nitridschicht oft weniger effektiv ist als wünschenswert ist, insbesondere wenn die Nitridschicht eine verhältnismäßig große Oberfläche der Halbleiteranordnung beansprucht. Dies ist vermutlich u. a. darauf zurückzuführen, daß das Siliciumnitridmaterial eine relativ große Dichte aufweist, wodurch es sogar für z. B. Wasserstoffmoleküle undurchdringlich ist, so daß nur laterale Diffusion von Gasmolekülen durch die Oxidschicht oder den Kristall möglich ist.It is also known that it is often desirable to use the device during or at the end of the manufacturing process to subject a so-called post-heating treatment in a suitable medium to the number of Surface states at the interface between the semiconductor body and the insulating layer on the Reduce surface of the semiconductor body. It has been found that such a treatment in Presence of a nitride layer is often less effective than is desirable, especially when the Nitride layer occupies a relatively large surface area of the semiconductor device. This is presumably i.a. due to the fact that the silicon nitride material has a relatively high density, whereby it even for z. B. hydrogen molecules is impenetrable, so that only lateral diffusion of gas molecules is possible through the oxide layer or the crystal.

Aus der US-PS 37 70 988 ist weiterhin ein Verfahren bekannt, bei dem auf einer auf der Oberfläche des Halbleiterkörpers liegenden Doppelschicht aus Siliciumoxid und Siliciumnitrid erst die Elektroden der unterenFrom US-PS 37 70 988 a method is also known in which on one on the surface of the Semiconductor body lying double layer of silicon oxide and silicon nitride only the electrodes of the lower

Leiterschicht angebracht werden, danach die Siliciumnitridschicht zwischen diesen Elektroden durch Ätzen entfernt wird, wobei die Elektroden als Ätzmasken dienen. Im Gegensatz zu dem Verfahren nach der vorliegenden Erfindung wird die Isolierschicht zwischen den Elektroden der unteren und oberen Leiterschicht bei dem aus der US-PS 37 70 998 bekannten Verfahren nun nicht durch eine Oxidationsbehandlung des Elektrodenmaterials hergestellt, sondern durch Miederschlagen aus der Gasphase; bei den dabei angewendeten Temperaturen tritt zwar eine unerwünschte Oxidation der Halbleiteroberfläche nicht auf, jedoch können bei diesem Verfahren, da diese zweite Oxidschicht auf der gesamten Oberfläche niederschlagen wird und anschließend die Elektroden der oberen Leiterschicht erzeugt werden, die Dicken des Gateoxids unter den Elektroden der oberen Leiterschicht und der Oxidschicht zwischen den Elektroden der unteren und oberen Leiterschicht nicht unabhängig von einander gewählt werden.Conductor layer are attached, then the silicon nitride layer between these electrodes is removed by etching, the electrodes being used as etching masks to serve. In contrast to the method according to the present invention, the insulating layer is between the electrodes of the lower and upper conductor layer in the method known from US Pat. No. 3,770,998 now not produced by an oxidation treatment of the electrode material, but by knocking down from the gas phase; at the temperatures used, an undesirable one occurs Oxidation of the semiconductor surface does not occur, however, with this method, as this second Oxide layer is deposited on the entire surface and then the electrodes of the top Conductor layer are generated, the thickness of the gate oxide under the electrodes of the upper conductor layer and the Oxide layer between the electrodes of the lower and upper conductor layer is not independent of one another to get voted.

Der Erfindung liegt daher die Aufgabe zugrunde, ein gattungsgemäßes Verfahren zur Herstellung einer Ladungsübertragungsvorrichtung derart zu verbessern, daß trotz Verwendung einer maskierenden Schicht, weiche bei der Oxidationsbehandlung zum Oxidieren der Elektroden der unteren Leiterschicht die Halbleiteroberfläche vor Oxidation schützt, die im Zusammenhang mit der DE-OS 2163 069 genannten Nachteile vermieden werden.The invention is therefore based on the object of a generic method for producing a To improve the charge transfer device in such a way that, despite the use of a masking layer, soften the semiconductor surface in the oxidation treatment for oxidizing the electrodes of the lower conductor layer protects against oxidation, the disadvantages mentioned in connection with DE-OS 2163 069 be avoided.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.This object is achieved by the features specified in the characterizing part of claim 1.

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.Further refinements of the invention emerge from the subclaims.

Das Verfahren gemäß der Erfindung hat den Vorteil, daß nach der Oxidation der Elektroden der unteren Leiterschicht die zweite Teilschicht (die Nitridschicht) einer Ätzbehandlung ohne zusätzlichen Photomaskierungsschritt unterworfen werden kann. Die Elektroden der unteren Leiterschicht und die auf diesen Elektroden aufgewachsene Oxidschicht maskieren das unterliegen- to de Nitrid gegen diese Ätzbehandlung, wodurch die Nitridschicht nur zwischen diesen Elektroden entfernt wird. Außerdem kann die Nitridschicht zugleich an der Stelle des Eingangs und/oder des Ausgangs der herzustellenden Vorrichtung entfernt werden, so daß es in einer späteren Herstellungsstufe nicht erforderlich ist, Kontaktlöcher in die Nitridschicht zu ätzen, wodurch die Herstellung der Vorrichtung erheblich vereinfacht wird.The method according to the invention has the advantage that after the oxidation of the electrodes of the lower Conductor layer the second partial layer (the nitride layer) of an etching treatment without an additional photo masking step can be subjected. The electrodes of the lower conductor layer and those on these electrodes grown oxide layer mask the subject de nitride against this etching treatment, which removes the nitride layer only between these electrodes will. In addition, the nitride layer can at the same time at the point of the entrance and / or the exit of the device to be manufactured are removed, so that it is not necessary in a later manufacturing stage, To etch contact holes in the nitride layer, which considerably simplifies the manufacture of the device will.

Weitere Vorteile der Erfindung werden in der >o nachstehenden Figurbeschreibung näher auseinandergesetzt. Further advantages of the invention are given in the> o the following figure description explained in more detail.

Einige Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigtSome embodiments of the invention are illustrated in the drawings and will be discussed below described in more detail. It shows

F i g. 1 einen Schnitt durch einen Teil einer Ladungsübertragungsvorrichtung, welche mit dem Verfahren nach der Erfindung hergestellt ist,F i g. 1 shows a section through part of a charge transfer device, which is produced with the method according to the invention,

F i g. 2 bis 6 Schnitte durch die Vorrichtung nach F i g. 1 während verschiedener Herstellungsstufen,F i g. 2 to 6 sections through the device according to FIG. 1 during various stages of manufacture,

F i g. 7 einen Schnitt durch einen Teil einer Ladungsübertragungsvorrichtung welche nach einer weiteren Ausführungsform des Verfahrens gemäß der Erfindung hergestellt ist, undF i g. 7 is a section through part of a charge transfer device which is produced according to a further embodiment of the method according to the invention, and

Fig.8 und 9 Schnitte durch die Vorrichtung nach F i g. 7 während verschiedener Herstellungsstufen.8 and 9 sections through the device according to FIG. 7 during various stages of manufacture.

Es sei bemerkt, daß die Figuren nur schematisch sind und der Deutlichkeit halber nicht maßstäblich gezeichnet sind.It should be noted that the figures are only schematic and are not drawn to scale for the sake of clarity are.

F i g. 1 zeigt einen Schnitt durch einen Teil einer Ladungsübertragungsvorrichtung parallel zu der Ladungstransportrichtung. F i g. Fig. 1 shows a section through part of a charge transfer device parallel to the charge transport direction.

Die Vorrichtung enthält einen Halbleiterkörper aus Silizium 1 mit einer an die Oberfläche 2 grenzenden N-leitenden Halbleiterschicht 3, die nur durch eine Oberflächenschicht des Körpers gebildet wird und die über einen PN-Übergang 4 in einen P-Ieitenden Teil oder Substrat 5 übergehtThe device contains a semiconductor body made of silicon 1 with a surface 2 adjacent N-conductive semiconductor layer 3, which is formed only by a surface layer of the body and which merges into a P-conductive part or substrate 5 via a PN junction 4

Die Halbleiterschicht 3 ist mit einem elektrischen Eingang versehen, der den Kontakt 6 und die Kontaktzone 7 enthält, die den gleichen Leitfähigkeitstyp wie und eine höhere Dotierung als die Schicht 3 aufweist Statt über den elektrischen Eingangskontakt 6, 7 kann die elektrische Ladung, weiche der zu übertragenden Information entspricht auch auf andere Weise, z. B. durch Absorption elektromagnetischer Strahlung in der Halbleiterschicht, freigesetzt werden. Die Halbleiterschicht 3 ist ferner mit Mitteln versehen, mit deren Hilfe die verschobene Ladung an anderer Stelle der Schicht ausgelesen werden kann und die schematisch durch den Ausgangskontakt 8 dargestellt sind, der über die hochdotierte N-leitende Kontaktzone 9 mit der Schicht 3 kontaktiert ist.The semiconductor layer 3 is provided with an electrical input, the contact 6 and the Contains contact zone 7, which has the same conductivity type and a higher doping than layer 3 has instead of the electrical input contact 6, 7, the electrical charge, soft to transmitted information also corresponds in other ways, e.g. B. by absorption of electromagnetic Radiation in the semiconductor layer can be released. The semiconductor layer 3 is also provided with means with the help of which the shifted charge can be read out elsewhere in the layer and the are shown schematically by the output contact 8, the over the highly doped N-conductive contact zone 9 is in contact with the layer 3.

Auf der Oberfläche 2 ist ein Elektrodensystem zur Erzeugung elektrischer Felder in der Schicht 3 vorhanden, mit deren Hilfe die Ladung durch die Halbleiterschicht 3 in einer zu der Schicht parallelen Richtung von dem Eingang 6, 7 zu dem Ausgang 8, 9 transportiert werden kann. Die Vorrichtung kann dabei als eine Zweiphasen- (Vierphasen)- oder als eine Dreiphasen-Ladungsübertragungsvorrichtung betrieben werden. In Abhängigkeit davon können die zu dem Elektrodensystem gehörigen Elektroden 10, 11 miteinander über zwei oder drei (in F i g. 1 weiter nicht dargestellte) Taktleitungen zum Anlegen von Taktspannungen verbunden sein. Das Elektrodensystem enthält eine Reihe von Elektroden 10, 11, die durch eine Isolierschicht aus zwei Teilschichten verschiedener Materialien 12,23 gegen die Oberfläche 2 des Körpers 1 isoliert sind. Die Elektroden 10, II gehören abwechselnd zu einer ersten (weiter als untere Leiterschicht bezeichneten) Leiterschicht und zu einer zweiten (weiter als obere Leiterschicht bezeichneten) Leiteroder Metallisierungsschicht. Die Elektroden 11 der oberen Leiterschicht erstrecken sich jeweils, wie aus F i g. 1 hervorgeht, bis oberhalb der benachbarten Elektroden 10 der unteren Leiterschicht und sind von diesen Elektroden durch eine zwischenliegende Oxidschicht 14 getrennt, die durch teilweise Oxidation der Elektroden 10 erhalten ist. Durch Anwendung eines derartigen Elektrodensystems kann der Einfluß der endlichen Abstände zwischen den Elektroden auf z. B. den Übertragungswirkungsgrad der Vorrichtung erheblich verringert werden.On the surface 2 is an electrode system for Generation of electric fields in the layer 3, with the help of which the charge through the Semiconductor layer 3 in a direction parallel to the layer from the input 6, 7 to the output 8, 9 can be transported. The device can be used as a two-phase (four-phase) or as one Three-phase charge transfer device are operated. Depending on this, the to the Electrodes 10, 11 belonging to the electrode system with one another via two or three (not further in FIG. 1 shown) clock lines for applying clock voltages to be connected. The electrode system contains a series of electrodes 10, 11, which by an insulating layer of two sub-layers of different Materials 12, 23 against the surface 2 of the body 1 are isolated. The electrodes 10, II alternately belong to a first (further than the lower conductor layer designated) conductor layer and to a second (hereinafter referred to as the upper conductor layer) conductor or Metallization layer. The electrodes 11 of the upper conductor layer each extend as from F i g. 1 shows up to above the adjacent electrodes 10 of the lower conductor layer and are from these electrodes separated by an intermediate oxide layer 14, which is caused by partial oxidation of the Electrodes 10 is obtained. By using such an electrode system, the influence of the finite distances between the electrodes on z. B. the transmission efficiency of the device significantly be reduced.

Die Teilschicht 12 der Isolierschicht ist eine Siliziumoxidschicht gebildet, die im vorliegenden Beispiel durch Umwandlung von Halbleitermaterial des Halbleiterkörpers 1 durch Oxidation erhalten wird. Auf der Oxidschicht 12 wird eine zweite Teilschicht 13 angebracht, die sich nicht, wie die Teilschicht 12, unter allen Elektroden erstreckt, sondern öffnungen 15 (siehe auch F i g. 5 und 6) unter den Elektroden 11 der oberen Leiterschicht aufweist. Die Teilschicht 13 besteht aus einem Material, das das unterliegende Halbleitermaterial des Körpers gegen Oxidation maskiert und selektiv in bezug auf das Siliziumoxid der ersten Teilschicht 12The partial layer 12 of the insulating layer is a silicon oxide layer, which in the present case Example is obtained by converting semiconductor material of the semiconductor body 1 by oxidation. on A second partial layer 13 is applied to the oxide layer 12, which, like the partial layer 12, is not underneath extends all electrodes, but openings 15 (see also Figs. 5 and 6) under the electrodes 11 of the upper Has conductor layer. The partial layer 13 consists of a material that is the underlying semiconductor material of the body is masked against oxidation and selectively with respect to the silicon oxide of the first partial layer 12

ätzbar ist. Obgleich auch andere Materialien zu diesem Zweck geeignet sind, ist Siliziumnitrid ein Material, das besonders vorteilhaft für die zweite Teilschicht 13 verwendet werden kann.is etchable. While other materials are suitable for this purpose, silicon nitride is one material that can be used particularly advantageously for the second partial layer 13.

Wie weiter aus F i g. 1 ersichtlich ist, sind die Elektroden U der oberen Leiterschicht durch die öffnungen in der zweiten Teilschicht 13 direkt auf der ersten Teilschicht 12 der isolierenden Schicht 12, 13 angebracht.As further from FIG. 1 can be seen, the electrodes U of the upper conductor layer are through the Openings in the second partial layer 13 directly on the first partial layer 12 of the insulating layer 12, 13 appropriate.

Die Elektroden 10 der unteren Leiterschicht, die aus ι ο einem oxidierbaren Material bestehen, werden durch eine Schicht aus polykristallinem Silizium gebildet, das auf der zweiten Teilschicht 13 aus Siliziumnitrid niedergeschlagen ist. Die Elektroden 11 der oberen Leiterschicht bestehen aus Aluminium, aber können auch aus anderen geeigneten Materialien, ?., B. Silizium, bestehen.The electrodes 10 of the lower conductor layer, which consist of an oxidizable material, are formed by a layer made of polycrystalline silicon which is deposited on the second partial layer 13 made of silicon nitride. The electrodes 11 of the upper conductor layer consist of aluminum, but can also consist of other suitable materials, such as silicon.

Die Anordnung mit »vergrabenem Kanal« nach F i g. 1 gehört zu der Klasse ladungsgekoppelter Anordnungen, der vergrabene Kanal besteht in der Halbleiterschicht 3. Um die Halbleiterschicht 3 beim Betrieb gegen ihre Umgebung zu isolieren ist der PN-Übergang 4 auf der Unterseite der Schicht 3, der beim Betrieb in der Sperrichtung vorgespannt werden kann, und die P-leitende Isolierzone 16, die, auf die Oberfläche 2 gesehen, die Schicht 3 völlig umschließt, vorgesehen. Die Isolierzone 16, die sich gegebenenfalls über die ganze Dicke der Schicht 3 erstrecken kann, erstreckt sich hier nur über einen Teil dieser Dicke. Indem an die Isolierzone 16 eine genügend niedrige Spannung angelegt wird, kann die Inselisolierung mit Hilfe eines elektrischen Feldes vervollständigt werden, das sich unter der Isolierzone 16 in dem Körper 1 erstreckt.The "buried channel" arrangement according to FIG. 1 belongs to the class of charge-coupled devices Arrangements, the buried channel exists in the semiconductor layer 3. To the semiconductor layer 3 at The PN junction 4 on the underside of layer 3, the can be biased during operation in the reverse direction, and the P-conducting insulating zone 16, which, viewed on the surface 2, completely encloses the layer 3, is provided. The isolation zone 16, which can optionally extend over the entire thickness of the layer 3, extends here only over a part this thickness. By applying a sufficiently low voltage to the insulating zone 16, the island insulation can be completed with the help of an electric field, which is located under the insulating zone 16 in the body 1 extends.

Die Dicke und die Dotierungskonzentration in der Halbleiterschicht 3 sind derart gering gewählt, daß mit Hilfe des elektrischen Feldes der Elektroden über die ganze Dicke der Halbleiterschicht eine Verarmungszone unter Vermeidung von Durchschlag erhalten werden kann. Unter dem Einfluß der mittels der Elektroden to gebildeten Felder entstehen in der Halbleiterschicht 3 für die Majoritätsiadungsträger Potentiaiminima, wodurch Majoritätsladungsträger in einem bestimmten Abstand von der Oberfläche 2 gespeichert und transportiert werden können. Eine derartige dünne hochohmige Schicht kann, wie im hier beschriebenen Beispiel, durch eine epitaktische Schicht gebildet werden, die auf dem Substrat 5 angewachsen ist aber kann z. B. auch durch Umdotierung einer verhältnismäßig dünnen Oberflächenschicht des Substrats 5 mit Hilfe so von z. B. Ionenimplantation erzeugt werden.The thickness and the doping concentration in the semiconductor layer 3 are selected to be so small that with With the help of the electric field of the electrodes, a depletion zone is created over the entire thickness of the semiconductor layer can be obtained while avoiding breakdown. Under the influence of the electrodes to Formed fields arise in the semiconductor layer 3 for the majority charge carriers Potentiaiminima, whereby Majority charge carriers stored at a certain distance from the surface 2 and can be transported. Such a thin high-resistance layer can, as described here Example, can be formed by an epitaxial layer that has grown on the substrate 5 but can e.g. B. also by redoping a proportionate thin surface layer of the substrate 5 with the help of so from Z. B. ion implantation can be generated.

Die Herstellung der Anordnung nach F ι g. 1 wird nun auch an Hand der F i g. 2 bis 6 näher beschrieben. Es wird von dem P-leitenden Siliziumsubstrat 5 ausgegangen, das einen spezifischen Widerstand von vorzugsweise mehr als 10 Ω · cm und eine Dicke von etwa 250 μη: aufweist. Die übrigen Abmessungen sind nicht kritisch und werden als für die herzustellende Anordnung genügend groß angenommen. Auf dem Substrat 5 wächst mittels eines Epitaxievorgangs eine N-leitende &o epitaktische Schicht 17 mit einer Dicke von z. B. 5 μιη und einer Dotierungskonzentration von etwa 6 · 1014 Atomen/cm3 auf.The production of the arrangement according to FIG. 1 is now also based on FIG. 2 to 6 described in more detail. The starting point is the P-conductive silicon substrate 5, which has a specific resistance of preferably more than 10 Ω · cm and a thickness of approximately 250 μm. The other dimensions are not critical and are assumed to be sufficiently large for the arrangement to be produced. An N-conductive epitaxial layer 17 with a thickness of e.g. B. 5 μιη and a doping concentration of about 6 · 10 14 atoms / cm 3 .

Auf übliche Weise und mit Hilfe bekannter Diffusions- und Jonenimplantationstechniken können die P-leitende Isoüerzone 16, die N-leitenden Kontaktzonen 7 und 9 und etwaige weitere Zonen weiterer Schaltungselemente in der epitaktischen Schicht 17 angebracht werden, wonach die Oberfläche 2 mit der Oxidschicht 12 versehen wird, die durch thermische Oxidation an der Oberfläche des Halbleiterkörpers erzeugt wird. Die Dicke der Siliziumoxidschicht beträgt etwa 80 nm.In a conventional manner and with the aid of known diffusion and ion implantation techniques, the P-conducting insulating zone 16, the N-conducting contact zones 7 and 9 and any further zones of further circuit elements in the epitaxial layer 17 are applied, after which the surface 2 is provided with the oxide layer 12, which is by thermal Oxidation is generated on the surface of the semiconductor body. The thickness of the silicon oxide layer is about 80 nm.

Zum Schützen der Oxidschicht 12 vor u. a. weiteren Oxidationsbehandlungen wird auf der Oxidschicht 12 mittels Ablagerung aus der Gasphase die Siliziumnitridschicht 13 mit einer Dicke von etwa 35 nm niedergeschlagen. F i g. 2 zeigt die Anordnung in dieser Stufe der Herstellung.To protect the oxide layer 12 from, among others, the Further oxidation treatments are applied to the oxide layer 12 the silicon nitride layer 13 is deposited with a thickness of about 35 nm by means of deposition from the gas phase. F i g. 2 shows the arrangement at this stage of manufacture.

Dann werden (siehe Fig.3) die Elektroden 10 der unteren Leiterschicht auf der Nitridschicht 13 durch Niederschlagen einer polykristallinen Siliziumschicht angebracht, die örtlich wieder durch Ätzen entfernt wird, wodurch die Elektroden 10 und etwaige weitere Verbindungen auf der Nitridschicht 13 erhalten werden. Die Dicke der Elektroden 10 beträgt z. B. etwa 0,6 μίτι. Das Material der Elektroden 10 kann weiter eine geeignete Verunreinigung, z. B. Bor oder Phosphor, in einer genügend hohen Konzentration zur Herabsetzung des spezifischen Widerstandes enthalten.Then (see Figure 3) the electrodes 10 of the lower conductor layer on the nitride layer 13 by depositing a polycrystalline silicon layer attached, which is locally removed again by etching, whereby the electrodes 10 and any other Connections on the nitride layer 13 can be obtained. The thickness of the electrodes 10 is, for. B. about 0.6 μίτι. The material of the electrodes 10 may further contain a suitable impurity, e.g. B. boron or phosphorus, in a sufficiently high concentration to reduce the specific resistance.

Durch Erhitzung auf etwa 1000° C in einem oxidierenden Milieu können dann die Siliziumelektroden 10 zum Erhalten der Siliziumoxidschichten 14 (siehe F i g. 4) oxidiert werden, die die Elektroden 10 gegen die später anzubringenden Elektroden 11 der oberen Leiterschicht isolieren werden. Die Dicke der Oxidschichten 14 wird mindestens derart groß gewählt, daß bei den an die Elektroden 10, 11 anzulegenden Taktspannungen Durchschlag zwischen den Elektroden vermieden wird. Ein typischer Wert für diese Dicke ist etwa 0,3 μιη.By heating to around 1000 ° C in one In an oxidizing environment, the silicon electrodes 10 can then be used to obtain the silicon oxide layers 14 (see FIG F i g. 4) the electrodes 10 are oxidized against the later to be attached electrodes 11 of the upper Insulate the conductor layer. The thickness of the oxide layers 14 is selected to be at least large enough that in the case of the clock voltages to be applied to the electrodes 10, 11, breakdown between the electrodes is avoided. A typical value for this thickness is about 0.3 μm.

Es sei bemerkt, daß sich während dieser Oxidationsbehandlung die Oxidschicht 12 auf der Oberfläche 2 des Halbleiterkörpers insbesondere in bezug auf die Dicke infolge des Vorhandenseins der gegen Oxidation maskierenden Nitridschicht 13 praktisch nicht ändert.It should be noted that during this oxidation treatment, the oxide layer 12 on the surface 2 of the Semiconductor body in particular with regard to the thickness due to the presence of the anti-oxidation masking nitride layer 13 practically does not change.

Nach der Oxidationsbehandlung wird die Siliziumnitridschicht 13 einer selektiven Ätzbehandlung in einer wasserhaltigen Phosphorsäurelösung bei etwa 180°C unterworfen, wobei das Siliziumoxid nicht oder wenigstens praktisch nicht angegriffen wird, und wobei die Nitridschicht oberhalb der zu kontaktierenden Zonen 7, 9 und 16 und zwischen den Elektroden 10 entfernt wird. Infolge dieser Ätzbehandlung — die ohne die üblichen Photomaskierungsbearbeitungen durchgeführt werden kann — entstehen zwischen den Elektroden 10 Öffnungen 15 in der Nitridschicht (siehe F ig. 5).After the oxidation treatment, the silicon nitride layer 13 is a selective etching treatment in one subjected to aqueous phosphoric acid solution at about 180 ° C, the silicon oxide not or is at least practically not attacked, and wherein the nitride layer above that to be contacted Zones 7, 9 and 16 and between the electrodes 10 is removed. As a result of this etching treatment - the one without the usual photo masking operations can be carried out - arise between the Electrodes 10, openings 15 in the nitride layer (see FIG. 5).

In der erhaltenen Struktur können dann Kontaktfenster in der Isolierschicht 12 zum Kontaktieren der Isolierzonen 16 und zum Anbringen der Ein- und Ausgangskontakte an den Stellen der Kontaktzonen 7 und 9 angebracht werden. Infolge der örtlichen Entfernung der Nitridschicht 13 ist es nur erforderlich, die Kontaktfenster 18 in der Oxidschicht 12 anzubringen, wodurch Probleme, die sich beim Anbringen von Kontaktfenstern in einer Nitridschicht ergeben, vermieden werden. Auf den Oxidschichten 12 und 14 kann, wie üblich, einfach eine aus einer Photolackschicht bestehende Ätzmaske angebracht werden, wonach in einem geeigneten Ätzbad die Fenster 18 in die Oxidschicht 12 zugleich mit nicht dargestellten Kontaktfenstern in die Oxidschicht 14 geätzt werden, wonach die Photolackschicht wieder entfernt werden kann. F i g. 6 zeigt die Vorrichtung in dieser Stufe der Herstellung.In the structure obtained then contact windows in the insulating layer 12 for contacting the Isolation zones 16 and for attaching the input and output contacts at the points of the contact zones 7 and 9 are attached. As a result of the local removal of the nitride layer 13, it is only necessary to attach the contact windows 18 in the oxide layer 12, thereby eliminating problems that arise when attaching Contact windows in a nitride layer should be avoided. On the oxide layers 12 and 14, such as customary, simply an etching mask consisting of a photoresist layer can be attached, after which in one suitable etching bath the window 18 in the oxide layer 12 at the same time with non-illustrated contact windows in the Oxide layer 14 are etched, after which the photoresist layer can be removed again. F i g. 6 shows the Device at this stage of manufacture.

Die Kontakte 6 und 8 des Eingangs bzw. desContacts 6 and 8 of the input and the

Ausgangs der Vorrichtung und die Kontakte 19 der Isolierzonen 16 können zugleich mit den Elektroden 11 der oberen Leiterschicht durch Niederschlagen einer Aluminiumschicht angebracht werden, in der auf übliche Weise durch Ätzen die Elektroden 11 und die notwendigen Leiterbahnen gebildet werden können.The exit of the device and the contacts 19 of the insulating zones 16 can be used at the same time as the electrodes 11 The top conductor layer can be attached by depositing a layer of aluminum in the usual Way, the electrodes 11 and the necessary conductor tracks can be formed by etching.

Nach dem Ätzen können die Kontakte 7, 9 und 19 weiter dadurch einlegiert werden, daß die Vorrichtung auf z. B. etwa 45O0C in einem Milieu erhitzt wird, dem z. B. H2 zugesetzt ist, um Oberflächenzustände an der Grenzfläche zwischen der Oberfläche 2 des Halbleiterkörpers 1 und der Oxidschicht 12 herabzusetzen. Es sei dabei bemerkt, daß sich eine derartige Nacherhitzungsbehandlung im allgemeinen als besonders effektiv erwiesen hat im Vergleich zu Strukturen, in denen sich die Nitridschicht !3 über die ganze Oberfläche 2 erstreckt und nicht mit den örtlichen öffnungen 15 versehen ist, was ebenfalls als ein wichtiger Vorteil der Erfindung zu betrachten ist.After the etching, the contacts 7, 9 and 19 can be further alloyed by the fact that the device on z. B. about 450 0 C is heated in a medium, the z. B. H2 is added in order to reduce surface conditions at the interface between the surface 2 of the semiconductor body 1 and the oxide layer 12. It should be noted that such a post-heating treatment has generally proven to be particularly effective compared to structures in which the nitride layer 3 extends over the entire surface 2 and is not provided with the local openings 15, which is also an important one Advantage of the invention is to be considered.

Die Oxidschicht 12 in der Ladungsübertragungsvorrichtung nach F i g. 1 weist eine gleichmäßige Dicke auf. Dadurch ist die Gesamtdicke des Dielektrikums unter den Elektroden 10 der unteren Leiterschicht etwas größer durch das Vorhandensein der Nitridschicht 13 als unter den Elektroden 11 der oberen Leiterschicht. Dieser Unterschied ist in vielen Fällen unbedenklich, um so mehr als die Dicke der Nitridschicht 13 im Vergleich zu der der unterliegenden Oxidschicht 12 gering ist. Wie dieser Unterschied auf einfache Weise ausgeglichen werden kann, wird an Hand des nachstehenden Ausführungsbeispiels näher erläutert. Dieses Ausführungsbeispiel bezieht sich auf die Herstellung einer ladungsgekoppelten Anordnung, die praktisch mit der der vorhergehenden Ausführungsform identisch ist und daher in bezug auf entsprechende Teile mit den gleichen Bezugsziffern versehen ist, wie aus F i g. 7 ersichtlich ist.The oxide layer 12 in the charge transfer device of FIG. 1 has a uniform thickness. As a result, the total thickness of the dielectric under the electrodes 10 of the lower conductor layer is somewhat greater due to the presence of the nitride layer 13 than under the electrodes 11 of the upper conductor layer. This difference is unimportant in many cases, all the more so when the thickness of the nitride layer 13 is compared to which the underlying oxide layer 12 is low. How to make up for this difference in a simple way can be explained in more detail with reference to the following exemplary embodiment. This embodiment refers to making a charge coupled device that is convenient with the is identical to the previous embodiment and therefore with the same with respect to corresponding parts Reference numerals are provided, as shown in FIG. 7 can be seen.

Die Elektroden 10, 11 sind gegen den Halbleiterkörper 1 durch eine zwischenliegende Isolierschicht isoliert, die wieder zwei Teilschichten aus verschiedenen Materialien enthält. Die untere Teilschicht 22, die durch eine durch Oxidation an der Oberfläche erhaltene Siliziumoxidschicht gebildet wird, erstreckt sich wieder über die ganze Halbleiterschicht 3. Die zweite Teilschicht 23 aus Siliziumnitrid weist wieder Öffnungen 15 unter den Elektroden 11 der oberen Leiterschicht auf. Über diese Öffnungen sind die Elektroden 11 auf der Oxidschicht 22 angebracht.The electrodes 10, 11 are against the semiconductor body 1 isolated by an intermediate insulating layer, which is again two sub-layers of different Contains materials. The lower sub-layer 22, which is obtained by an oxidation on the surface Silicon oxide layer is formed, extends again over the entire semiconductor layer 3. The second Partial layer 23 made of silicon nitride again has openings 15 under the electrodes 11 of the upper conductor layer. The electrodes 11 are attached to the oxide layer 22 via these openings.

Die Oxidschicht 22 weist nicht, wie die Oxidschicht 12 im vorhergehenden Ausführungsbeispiel, eine gleichmäßige Dicke auf, sondern hat an den Stellen der Öffnungen 15 in der Nitridschicht 23 unter den Elektroden 11 der oberen Lederschicht eine größere Dicke als unter den Elektroden 10 der unteren Leiterschicht. Die effektive Dicke der Isolierschicht 22 unter den Elektroden 11 kann dadurch gleich oder wenigstens praktisch gleich der effektiven Dicke der Isolierschicht 22, 23 unter den Elektroden 10 sein, wodurch die Ladungsspeicherkapazität unter den Elektroden 10, 11 pro Oberflächeneinheit wenigstens bei gleicher Spannung nahezu die gleiche sein kann.The oxide layer 22 does not have, like the oxide layer 12 in the previous embodiment, a uniform thickness, but has at the points of Openings 15 in the nitride layer 23 under the electrodes 11 of the upper leather layer are larger Thickness than under the electrodes 10 of the lower conductor layer. The effective thickness of the insulating layer 22 under the electrodes 11 can thereby be equal to or at least practically equal to the effective thickness of the Be insulating layer 22, 23 under the electrodes 10, whereby the charge storage capacity under the Electrodes 10, 11 per surface unit can be almost the same at least at the same voltage.

Da die Dielektrizitätskonstante der gegen Oxidation maskierenden Nitridschicht 23 im allgemeinen größer als die der Oxidschicht 22 ist, ist die Dicke der Oxidschicht 22 unter den Elektroden 11 geringer als die Gesamtdicke der Oxidschicht 22 und der Nitridschicht 23 unter den Elektroden 10 der unteren Leiterschicht gewählt.Since the dielectric constant of the nitride layer 23 masking against oxidation is generally greater than that of the oxide layer 22, the thickness of the oxide layer 22 under the electrodes 11 is less than that Total thickness of the oxide layer 22 and the nitride layer 23 under the electrodes 10 of the lower conductor layer chosen.

Die Herstellung der in Fig. 7 dargestellten Ladungsübertragungsvorrichtung ist ebenfalls besonders einfach und erfordert insbesondere in bezug auf die im vorhergehenden Ausführungsbeispiel beschriebene Vorrichtung keine zusätzlichen kritischen und/oder aufwendigen Photomaskierungsschritte. Für die Herstellung kann von einer Struktur nach Fig.5 im vorhergehenden Ausführungsbeispiel ausgegangen werden, wobei die Schichten 12 und 13 auf dem Körper mit einer Dicke von etwa 80 nm bzw. 35 nm angebracht sind.The manufacture of the charge transfer device shown in FIG is also particularly simple and requires in particular with respect to that described in the previous embodiment Device no additional critical and / or complex photo masking steps. For the production can be based on a structure according to Figure 5 in the previous embodiment are applied with the layers 12 and 13 on the body with a thickness of about 80 nm and 35 nm respectively are.

Nach dem Anbringen der Oxidschichten 14 durch Oxidation der polykristallinen Siliziumelektroden 10 — wobei der Halbleiterkörper von der Siliziumnitridschicht 13 gegen Oxidation maskiert wird — wird über die ganze Oberfläche der Vorrichtung eine zusätzliche Schutzschicht 25 angebracht. Diese Schicht besteht irn vorliegenden Ausführungsbeispiel ebenfalls aus Siliziumnitrid (siehe F i g. 8). Dann wird auf der Unterseite des Körpers 1 eine mit Phosphor dotierte Oxidschicht 26, die eine Getterschicht bildet, angebracht. Zugleich wird auch auf der Oberseite eine derartige mit Phosphor dotierte Oxidschicht 27 niedergeschlagen, die von den Oxidschichten 14 durch die zusätzliche zwischenliegende Siliziumnitridschicht 25 getrennt ist.After the oxide layers 14 have been applied by oxidation of the polycrystalline silicon electrodes 10 - wherein the semiconductor body is masked against oxidation by the silicon nitride layer 13 - is over an additional protective layer 25 is applied to the entire surface of the device. This layer consists of The present exemplary embodiment is also made of silicon nitride (see FIG. 8). Then on the bottom of the body 1, a phosphorus-doped oxide layer 26, which forms a getter layer, is attached. Simultaneously such a phosphorus-doped oxide layer 27 is also deposited on the upper side, which is supported by the Oxide layers 14 is separated by the additional intermediate silicon nitride layer 25.

Es sei bemerkt, daß es in der Halbleitertechnologie im allgemeinen bekannt und üblich ist, während der Herstellung einer Halbleiteranordnung vor dem Anbringen der Getterschicht 26 die Oberseite der Anordnung, auf der sich meist die aktiven Elemente befinden, dadurch zu schützen, daß auf dieser Seite anstelle der hier verwendeten Siliziumnitridschicht eine Siliziumoxidschicht aus der Gasphase abgelagert wird. Anschließend kann auf der Unterseite die Phosphoroxidschicht 26 angebracht werden, wobei Diffusion von Phosphor auf der Oberseite der Anordnung mittels der angebrachten Schutzschicht aus Siliziumoxid verhindert werden kann. In einem nächstfolgenden Verfahrensschritt wird die Schutzschicht i. a. wieder völlig oder wenigstens zum Teil entfernt werden. Insbesondere dadurch, daß die Schutzschicht im allgemeinen eine gewisse Streuung in der Dicke aufweist, kann beim Wegätzen der Schutzschicht die auf der Oberfläche des Körpers vorhandene Passivierungsschicht, die meist auch aus Siliziumoxid besteht, ebenfalls angegriffen werden. Dabei ergibt sich sogar die Möglichkeit, daß die Passivierungsschicht örtlich über ihre ganze Dicke weggeätzt wird, wodurch in der Passivierungsschicht öffnungen entstehen, über die Kurzschluß auftreten kann. Dieser Nachteil kann aber dadurch vermieden werden, daß, wie im vorliegenden Ausführungsbeispiel, vor dem Anbringen der Getterschicht 26 auf der Oberseite der Anordnung eine Schutzschicht 25 angebracht wird, die selektiv in bezug auf Siliziumoxid geätzt werden kann. In dem vorliegenden Ausführungsbeispiel besteht die Schutzschicht 25, die die polykristallinen Siliziumelektroden 10 gegen die Phosphoroxidschicht 27 schützt, aus Siliziumnitrid, das selektiv in bezug auf die Siliziumoxidschichten 14 oberhalb der polykristallinen Siliziumelektroden 10 ätzbar ist Statt Siliziumnitrid können natürlich jedoch auch andere Materialien, z. B. Aluminiumoxid oder Doppelschichten aus z. B. Siliziumnitrid und Siliziumoxid, das auf dem Nitrid niedergeschlagen ist, verwendet werden. Außerdem läßt sich dieses Verfahren auch vorteilhaft während der Herstellung von von der obenbeschriebenen Ladungsübertragungsvorrichtung verschiedenen Vorrichtungen verwenden.It should be noted that it is generally known and customary in semiconductor technology during the Manufacture of a semiconductor device prior to applying the getter layer 26 the top of the Arrangement, on which the active elements are usually located, to be protected by being on this side Instead of the silicon nitride layer used here, a silicon oxide layer is deposited from the gas phase. The phosphor oxide layer 26 can then be applied to the underside, with diffusion of Prevents phosphorus on the top of the arrangement by means of the protective layer made of silicon oxide can be. In a subsequent process step, the protective layer is i. a. again completely or at least partially removed. In particular by the fact that the protective layer is generally a has a certain scatter in the thickness, the etching away of the protective layer on the surface of the Body's existing passivation layer, which usually also consists of silicon oxide, is also attacked will. There is even the possibility that the passivation layer locally over its entire thickness is etched away, creating openings in the passivation layer through which short circuits occur can. However, this disadvantage can be avoided in that, as in the present embodiment, a protective layer 25 prior to the application of the getter layer 26 on top of the arrangement which can be selectively etched with respect to silicon oxide. In the present embodiment, there is the protective layer 25, which is the polycrystalline Protects silicon electrodes 10 against the phosphorus oxide layer 27, made of silicon nitride, which is selectively in Instead of being etchable with respect to the silicon oxide layers 14 above the polycrystalline silicon electrodes 10 However, silicon nitride can of course also contain other materials, e.g. B. alumina or bilayers from z. B. silicon nitride and silicon oxide deposited on the nitride can be used. aside from that This process can also be used advantageously during the manufacture of the above-described Charge transfer device use various devices.

Die Oxidschicht 27 auf der Oberseite wird dannThe oxide layer 27 on top is then

wieder ζ. Β. durch Ätzen entfernt, wobei die Oxidschicht 26 auf der Unterseite des Körpers durch eine auf der ganzen Unterseite angebrachte Photolackschicht maskiert werden kann. Nach Entfernung der Oxidschicht 27 wird die zusätzliche Siliziumnitridschicht 25 durch Ätzen in Phosphorsäure bei einer Temperatur von etwa 180°C entfernt. Das vorhandene Siliziumoxid wird bei dieser Ätzbehandlung nicht oder wenigstens nahezu nicht angegriffen. Zu gleicher Zeit wird die Siliziumnitridschicht 23, sofern sie nicht von den Elektroden 10 und den zugehörigen Oxidschichten 14 maskiert wird, entfernt, wodurch die Oxidschicht 12 oberhalb der Ein- und Ausgangszonen 7 und 9 und oberhalb der Isolierzone 16 freigelegt wird und zwischen den Elektroden 10 öffnungen 24 in der Nitridschicht 23 entstehen.again ζ. Β. removed by etching, the oxide layer 26 on the underside of the body by one on the entire underside applied photoresist layer can be masked. After removing the oxide layer 27 is the additional silicon nitride layer 25 by etching in phosphoric acid at a temperature of about 180 ° C away. The silicon oxide present is at this etching treatment is not or at least almost not attacked. At the same time, the silicon nitride layer becomes 23, unless it is masked by the electrodes 10 and the associated oxide layers 14, removed, whereby the oxide layer 12 above the input and output zones 7 and 9 and above the Isolation zone 16 is exposed and openings 24 in nitride layer 23 between electrodes 10 develop.

Anschließend wird ein sogenannter »Getter drivein«-Schritt oder »Getterw-Nacherhitzungsschritt durchgeführt, wobei vermutlich in dem Körper 1 vorhandene Schwermetallatome mit erhöhter Geschwindigkeit in Richtung auf die Oxidschicht 26 diffundieren. Dieser »Getter drive-in«-Schritt wird bei einer Temperatur von etwa 1000° C in einem Milieu durchgeführt, das wenigstens während verhältnismäßig kurzer Zeit oxidierend ist. Unter den öffnungen 24 in der Nitridschicht und über den Zonen 7, 9 und 16, wo der Halbleiterkörper 1 nicht mehr von der Nitridschicht 23 gegen Oxidation maskiert wird, nimmt die Oxidschicht 12 örtlich während der Getterbehandlung infolge Oxidation an der Oberfläche 2 in Dicke zu. Die Oxidation wird fortgesetzt, bis die Oxidschicht 12 bzw. 22 unter den öffnungen 24 (F i g. 9) etwa 20 nm dicker als unter den Elektroden 10 ist. Die Gesamtdicke der Isolierschicht 22 an den Stellen der öffnungen 24 beträgt dann etwa 100 nm Siiiziumoxid, während die Isolierschicht unter den Elektroden 10 aus etwa 80 nm Siliziumoxid und aus 35 nm Siliziumnitrid besteht.Then a so-called “getter drive” step or “getterw post-heating step” is carried out, heavy metal atoms presumably present in the body 1 at an increased speed in Diffuse towards the oxide layer 26. This "getter drive-in" step is performed at a temperature carried out at about 1000 ° C in an environment, at least for a relatively short time is oxidizing. Under the openings 24 in the nitride layer and over the zones 7, 9 and 16, where the Semiconductor body 1 is no longer masked against oxidation by nitride layer 23, the oxide layer takes 12 locally during the getter treatment due to oxidation on the surface 2 in thickness. the Oxidation is continued until the oxide layer 12 or 22 under the openings 24 (FIG. 9) is about 20 nm thick than is under the electrodes 10. The total thickness of the insulating layer 22 at the locations of the openings 24 is then about 100 nm silicon oxide, while the insulating layer under the electrodes 10 from about 80 nm Silicon oxide and 35 nm silicon nitride.

Nach der kombinierten Getter- und Oxidationsbehandlung können in der Oxidschicht 22 an den Stellen der Zonen 16, 7 und 9 und in den Oxidschichten 14 Kontaktfenster angebracht werden, was keine zusätzlichen aufwendigen Schritte erfordert, weil die Nitridschicht 23 dort völlig entfernt worden ist. Dann können, wie im vorhergehenden Ausführungsbeispiel, auf übliche Weise die Elektroden 11 aus Aluminium und die Kontakte 6,8 und 16 angebracht werden.After the combined getter and oxidation treatment, in the oxide layer 22 at the points the zones 16, 7 and 9 and in the oxide layers 14 contact windows are applied, which no additional requires complex steps because the nitride layer 23 has been completely removed there. Then can, As in the previous embodiment, in the usual way, the electrodes 11 made of aluminum and the Contacts 6, 8 and 16 can be attached.

Statt einer homogen dotierten Halbleiterschicht 3 kann vorteilhaft eine Halbleiterschicht mit einer verhältnismäßig hoch dotierten dünnen Oberflächenschicht und einem darunter liegenden und daran grenzenden verhältnismäßig niedrig dotierten dicken Gebiet verwendet werden, in Fig. i ist eine derartige hochdotierte dünne Oberflächenschicht durch die gestrichelte Linie 28 angegeben.Instead of a homogeneously doped semiconductor layer 3, a semiconductor layer with a relatively highly doped thin surface layer and an underlying and on it Adjacent relatively lightly doped thick region can be used, in Fig. i is such a highly doped thin surface layer indicated by the dashed line 28.

Die Oxidationsbehandlung, welche durchgeführt wird, um in der Anordnung nach dem zweiten Ausführungsbeispiel die Dicke der Oxidschicht 12 örtlich zu vergrößern wird vorzugsweise zugleich mit der Getterbehandlung durchgeführt.The oxidation treatment, which is carried out in order in the arrangement after the second Embodiment to increase the thickness of the oxide layer 12 locally is preferably at the same time the getter treatment carried out.

Anstelle der bisher genannten Materialien können auch andere Anwendung finden. Sc können die Elektroden 10 der unteren Leiterschicht statt aus polykristallinem Silizium aus einem gut oxidierbarem Metall, z. B. Aluminium oder Tantal, bestehen.Instead of the materials mentioned above, other applications can also be used. Sc can die Electrodes 10 of the lower conductor layer instead of polycrystalline silicon from a well oxidizable Metal, e.g. B. aluminum or tantalum exist.

Weiter können in den beschriebenen Ausführungsbeispielen die Aluminiumelektroden 11 jeweils leitend mit einer benachbarten Siliziumelektrode 10 entweder auf der Außenseite oder über Kontaktfenster in den Oxidschichten 14 verbunden werden.Furthermore, in the exemplary embodiments described, the aluminum electrodes 11 can each also be conductive an adjacent silicon electrode 10 either on the outside or via contact windows in the Oxide layers 14 are connected.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (6)

Patentansprüche:Patent claims: 1. Verfahren zur Herstellung einer Ladungsübertragungsanordnung mit einem Halbleiterkörper mit einem auf einer Oberfläche angebrachten Elektrodensystem zur kapazitiven Erzeugung elektrischer Felder in dem Halbleiterkörper, mit deren Hilfe elektrische Ladung durch den Halbleiterkörper hindurchtransportiert werden kann, bei der dieses Elektrodensystem eine Reihe durch eine Isolierschicht gegen die Oberfläche des Halbleiterkörpers isolierter Elektroden enthält, die abwechselnd zu einer ersten, nachstehend als untere Leiterschicht bezeichnet, und zu einer zweiten, nachstehend als obere Leiterschicht bezeichneten Leiterschicht gehören, und bei der sich jede Elektrode der oberen Leiterschicht bis oberhalb einer benachbarten Elektrode der unteren Leiterschicht erstreckt und von dieser durch eine zwischenliegende Isolierschicht getrennt ist, bei dem die Isolierschicht, die die Elektroden gegen die Oberfläche des Haibleiterkörpers isoliert, in Form einer Doppelschicht angebracht wird, die eine erste an die Oberfläche des Halbleiterkörpers grenzende Teilschicht und eine darauf aufgebrachte zweite Teilschicht aus einem von dem der ersten Teilschicht verschiedenen und die erste Teilschicht gegen Oxidation maskierenden Material besteht, und bei dem nach Anbringung der zu der unteren Leiterschicht gehörigen Elektroden diese Elektroden einer Oxidationsbehandlung unterworfen werden, um die zwischen den Elektroden der unteren und den Elektroden der oberen Leiterschicht liegende Isolierschicht zu erhalten, wobei die zweite Teilschicht während dieser Oxidationsbehandlung die unter ihr liegende Halbleiteroberfläche gegen Oxidation maskiert, dadurch gekennzeichnet, daß nach der Oxidationsbehandlung der Elektroden (10) der unteren Leiterschicht die zweite Teilschicht (13) einer Ätzbehandlung unterworfen wird, durch die die zweite Teilschicht (13) unter Benutzung der Elektroden (10) der unteren Leiterschicht mit der darauf gebildeten Oxidschicht (14) als Ätzmaske örtlich entfernt wird, und daß nach dieser Ätzbehandlung die Elektroden (11) der oberen Leiterschicht angebracht werden, die nur durch die erste Teilschicht (12) der Isolierschicht von der Oberfläche des Halbleiterkörpers (1) getrennt sind.1. Method of making a charge transfer assembly with a semiconductor body with an electrode system attached to a surface for the capacitive generation of electrical fields in the semiconductor body, with the help of which electrical charge can be transported through the semiconductor body, in which this Electrode system a series through an insulating layer against the surface of the semiconductor body Contains insulated electrodes, which alternate with a first, hereinafter referred to as the lower conductor layer and belong to a second, hereinafter referred to as the upper conductor layer, and in which each electrode of the upper conductor layer extends to above an adjacent one Electrode of the lower conductor layer extends and from this through an intermediate insulating layer is separated, in which the insulating layer that the electrodes against the surface of the semiconductor body insulated, applied in the form of a double layer, the first to the surface of the Partial layer bordering the semiconductor body and a second partial layer applied thereon composed of a different from that of the first sublayer and masking the first sublayer against oxidation Material consists, and in the case of the attachment of the electrodes belonging to the lower conductor layer these electrodes are subjected to an oxidation treatment in order to remove those between the electrodes of the lower and the electrodes of the upper conductor layer lying insulating layer, the second partial layer during this oxidation treatment the semiconductor surface lying below it masked against oxidation, characterized in that after the oxidation treatment of the electrodes (10) of the lower conductor layer, the second partial layer (13) is subjected to an etching treatment through which the second partial layer (13) using the electrodes (10) of the lower Conductor layer with the oxide layer (14) formed thereon is locally removed as an etching mask, and that after this etching treatment the electrodes (11) of the upper conductor layer are attached, which only separated from the surface of the semiconductor body (1) by the first partial layer (12) of the insulating layer are. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Ätzbehandlung und vor dem Anbringen der Elektroden (11) der oberen Leiterschicht der Halbleiterkörper örtlich einer Oxidationsbehandlung unterworfen wird, um die Dicke der Isolierschicht (12) bzw. (22) an Stellen zwischen den Elektroden (10) der unteren Leiterschicht zu vergrößern.2. The method according to claim 1, characterized in that after the etching treatment and before Attaching the electrodes (11) of the upper conductor layer the semiconductor body is locally subjected to an oxidation treatment in order to reduce the thickness of the Insulating layer (12) or (22) at points between the electrodes (10) of the lower conductor layer enlarge. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Oxidationsbehandlung zum örtlichen Oxidieren des Halbleiterkörpers höchstens solange fortgesetzt wird, bis die Dicke der Isolierschicht (22) an den genannten Stellen praktisch gleich und vorzugsweise kleiner als die Gesamtdicke der Isolierschicht (22, 23) unter den Elektroden (10) der unteren Leiterschicht ist.3. The method according to claim 2, characterized in that the oxidation treatment to the local Oxidation of the semiconductor body is continued until the thickness of the The insulating layer (22) is practically the same at the points mentioned and preferably smaller than that Total thickness of the insulating layer (22, 23) under the electrodes (10) of the lower conductor layer. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach der Oxidationsbehandlung der Elektroden (10) der unteren Leiterschicht zum Erzeugen der zwischenliegenden Isolierschicht (14) der Halbleiterkörper einer Getterbehandlung unterworfen wird, zu welchem Zweck der Halbleiterkörper an seinen Hauptflächen jeweils mit einer dotierten getternden Oxidschicht (26, 27) überzogen wird, wobei die getternde Oxidschicht (27) von der genannten Oberfläche durch eine Schutzschicht (25) getrennt ist, daß diese Schutzschicht (25) aus dem gleichen Material wie die zweite Teilschicht (23) besteht, vor der Ätzbehandlung auf der Oxidschicht (14) auf den Elektroden (10) der unteren Leiterschicht und den freiliegenden Flächen der zweiten Teilschicht (23) angebracht wird und während der Ätzbehandlung bei der diese freiliegenden Flächen der zweiten Teilschicht (23) entfernt werden, ebenfalls und zwar vollständig entfernt wird.4. The method according to any one of claims 1 to 3, characterized in that after the oxidation treatment the electrodes (10) of the lower conductor layer to produce the intermediate Insulating layer (14) the semiconductor body is subjected to a getter treatment, to which Purpose of the semiconductor body on its main surfaces each with a doped gettering oxide layer (26, 27) is coated, the gettering oxide layer (27) from said surface is separated by a protective layer (25) that this Protective layer (25) consists of the same material as the second partial layer (23) before the etching treatment on the oxide layer (14) on the electrodes (10) of the lower conductor layer and the exposed ones Areas of the second partial layer (23) is applied and during the etching treatment in this exposed areas of the second partial layer (23) are removed, also and completely Will get removed. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zu der oberen Leiterschicht gehörigen Elektroden (10) in Form einer Schicht aus dotierten polykristallinem Silicium angebracht werden.5. The method according to any one of claims 1 to 4, characterized in that the to the upper Conductor layer belonging electrodes (10) in the form of a layer of doped polycrystalline silicon be attached. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste Teilschicht (12) bzw. (22) durch eine Siliciumoxidschicht gebildet wird und die zweite den Halbleiterkörper gegen Oxidation maskierende Teilschicht (13) bzw. (23) aus einer Siliciumnitridschicht besteht.6. The method according to any one of claims 1 to 5, characterized in that the first partial layer (12) or (22) is formed by a silicon oxide layer and the second the semiconductor body against Oxidation-masking partial layer (13) or (23) consists of a silicon nitride layer.
DE2541651A 1974-09-24 1975-09-18 Method of making a charge transfer assembly Expired DE2541651C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7412567,A NL184591C (en) 1974-09-24 1974-09-24 CARGO TRANSFER.

Publications (2)

Publication Number Publication Date
DE2541651A1 DE2541651A1 (en) 1976-04-08
DE2541651C2 true DE2541651C2 (en) 1983-10-06

Family

ID=19822150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2541651A Expired DE2541651C2 (en) 1974-09-24 1975-09-18 Method of making a charge transfer assembly

Country Status (10)

Country Link
JP (1) JPS5158079A (en)
AU (1) AU497138B2 (en)
CA (1) CA1055159A (en)
CH (1) CH593561A5 (en)
DE (1) DE2541651C2 (en)
FR (1) FR2286506A1 (en)
GB (1) GB1524685A (en)
IT (1) IT1042721B (en)
NL (1) NL184591C (en)
SE (1) SE401578B (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5727494A (en) * 1980-07-23 1982-02-13 Sharp Corp Magneto-optical storage element
JPS5760542A (en) * 1980-09-29 1982-04-12 Toshiba Corp Information recording medium
JPS5766538A (en) * 1980-10-08 1982-04-22 Toshiba Corp Information storage medium
JPS57169938A (en) * 1981-04-10 1982-10-19 Sony Corp Optical type recording medium
JPS57172549A (en) * 1981-04-17 1982-10-23 C B S Sony Rekoode Kk Optical recording medium
JPS5814342A (en) * 1981-07-16 1983-01-27 Sharp Corp Production for optical storage element
JPS591136U (en) * 1982-06-25 1984-01-06 松下電器産業株式会社 optical information carrier
JPS5974534U (en) * 1982-11-10 1984-05-21 パイオニア株式会社 optical disc
JPS5999779U (en) * 1982-12-24 1984-07-05 共同印刷株式会社 ID card with optical memory medium
JPS59177032U (en) * 1983-05-13 1984-11-27 日立コンデンサ株式会社 laser disk
NL8502478A (en) * 1985-09-11 1987-04-01 Philips Nv METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
FR2641416A1 (en) * 1988-12-30 1990-07-06 Thomson Composants Militaires METHOD FOR MANUFACTURING CHARGE TRANSFER DEVICE
CA2150330A1 (en) * 1994-05-27 1995-11-28 Andre Willem Visagie Shadow box or box frame unit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770988A (en) * 1970-09-04 1973-11-06 Gen Electric Self-registered surface charge launch-receive device and method for making
US3859717A (en) * 1970-12-21 1975-01-14 Rockwell International Corp Method of manufacturing control electrodes for charge coupled circuits and the like
NL165886C (en) * 1972-04-03 1981-05-15 Hitachi Ltd SEMICONDUCTOR DEVICE OF THE LOAD-CONNECTED TYPE FOR STORING AND IN COMPLIANT TRANSFER OF PACKAGES OF MAJORITY CARRIERS.
IT981505B (en) * 1972-05-30 1974-10-10 Ibm PERFECTED SEMICONDUCTOR DEVICE WITH COUPLED LOADS
DE2314260A1 (en) * 1972-05-30 1973-12-13 Ibm CHARGE-COUPLED SEMI-CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING IT

Also Published As

Publication number Publication date
SE401578B (en) 1978-05-16
NL184591B (en) 1989-04-03
JPS5158079A (en) 1976-05-21
CH593561A5 (en) 1977-12-15
IT1042721B (en) 1980-01-30
DE2541651A1 (en) 1976-04-08
FR2286506A1 (en) 1976-04-23
GB1524685A (en) 1978-09-13
NL7412567A (en) 1976-03-26
FR2286506B1 (en) 1979-05-11
CA1055159A (en) 1979-05-22
JPS5528227B2 (en) 1980-07-26
AU8503775A (en) 1977-03-31
NL184591C (en) 1989-09-01
AU497138B2 (en) 1978-11-30
SE7510593L (en) 1976-03-25

Similar Documents

Publication Publication Date Title
DE2212049C2 (en) Method for manufacturing a semiconductor device and method for manufacturing a transistor
DE2640525C2 (en) Method for manufacturing an MIS semiconductor circuit arrangement
DE2646308C3 (en) Process for producing electrically conductive layers lying close together
DE2745857C2 (en)
DE1764056C2 (en) Method for manufacturing a semiconductor device
DE1589810C3 (en) Passivated semiconductor component and method for its manufacture
DE2817430C2 (en) Process for the production of field effect transistors with an insulated gate electrode
DE3245064C2 (en)
DE3037316C2 (en) Process for the production of power thyristors
DE2253702B2 (en) Method for manufacturing a semiconductor component
DE2541651C2 (en) Method of making a charge transfer assembly
EP0038994B1 (en) Contact for mis semiconductor device and method of making the same
DE2726003A1 (en) METHOD OF MAKING MIS DEVICES WITH OFFSET GATE
DE2749607B2 (en) Semiconductor device and method for the production thereof
DE112016007257T5 (en) Silicon carbide semiconductor device
DE2550346A1 (en) PROCESS FOR PRODUCING AN ELECTRICALLY INSULATING AREA IN THE SEMICONDUCTOR BODY OF A SEMICONDUCTOR COMPONENT
DE2453279C3 (en) Semiconductor device
DE19964626B4 (en) Power semiconductor device with semi-insulating polycrystalline silicon
DE2133976C3 (en) Monolithically integrated semiconductor device
DE2621165A1 (en) PROCEDURE FOR MAKING A METAL CONTACT
DE2133979B2 (en) Method for manufacturing a semiconductor device
DE2218680C2 (en) Semiconductor device and method for its manufacture
DE2320420A1 (en) METHOD FOR PRODUCING A CONDUCTIVE CONNECTION PATTERN ON SEMI-CONDUCTOR CIRCUITS AND ARRANGEMENTS PRODUCED BY THE METHOD
DE3015101C2 (en)
DE2100224B2 (en) Masking and metallization processes in the manufacture of semiconductor zones

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee