DE2538361C3 - Multistable memory circuit containing two MNOS field effect transistors connected together - Google Patents
Multistable memory circuit containing two MNOS field effect transistors connected togetherInfo
- Publication number
- DE2538361C3 DE2538361C3 DE19752538361 DE2538361A DE2538361C3 DE 2538361 C3 DE2538361 C3 DE 2538361C3 DE 19752538361 DE19752538361 DE 19752538361 DE 2538361 A DE2538361 A DE 2538361A DE 2538361 C3 DE2538361 C3 DE 2538361C3
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- voltage
- effect transistor
- control
- memory circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 title claims description 42
- 230000015654 memory Effects 0.000 title claims description 38
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000006399 behavior Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000036316 preload Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 240000004808 Saccharomyces cerevisiae Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die Erfindung bezieht sich auf eine multistabile Speicherschaltung nach dem Oberbegriff des Anspruchs 1.The invention relates to a multistable memory circuit according to the preamble of the claim 1.
In elektrischen Steuer- und Regeleinrichtungen hat man bisher außer mechanischen, insbesondere magnetische Hystereseeffekte benutzt. Der sogenannte Metal-Nitride-Oxide-Silicon-Feldeffekttransistor, kurz MNOS-FET genannt, benutzt die elektrische Hysterese von Ladungsträgern an der Oxid-Nitrid-Grenzschicht des Dielektrikums zwischen der Gate-Elektrode und dem zwischen Source-EIektrode Sund Drain-Elektrode D gelegenen Substrats des FET. Es handelt sich um einen Feldeffekttransistor mil isolierter Gate-Elektrode, der hinsichtlich des Kanals alle bekannten Varianten (p-, η-Kanal, Anreichungs-, Verarmungstyp) umfassen kann.In addition to mechanical, in particular magnetic hysteresis effects, electrical control and regulating devices have hitherto been used. The so-called metal-nitride-oxide-silicon field effect transistor, or MNOS-FET for short, uses the electrical hysteresis of charge carriers at the oxide-nitride boundary layer of the dielectric between the gate electrode and the one between the source electrode and drain electrode D. Substrate of the FET. It is a field effect transistor with an insulated gate electrode which, with regard to the channel, can include all known variants (p-, η-channel, enhancement, depletion type).
Ein MNOS-Transistor ist beispielsweise aus der DT-OS 19 61 125 bekannt.An MNOS transistor is known from DT-OS 19 61 125, for example.
Fig. 1 zeigt eine Schaltung mit einem MNOS-Fcldeffektt/ansistor. Das Beispiel in F i g. 1 zeigt einen p-Kanal-Anreicherungstyp. Zwischen der Gate-Elektrode G des Feldeffekttransistors und der geerdeten Source-EIektrode S liegt die Summe aus der Gleichspannung — Ug und der innpulsförmigen Umladespannung ±Ul zum Ionisieren oder Entionisieren der Grenzschicht-Atome. Zwischen Source- und Drain-Elektrode S, D liegt der Kanalwiderstand RK, der zur Einstellung einer elektrischen Größe Verwendung finden kann.Fig. 1 shows a circuit with an MNOS Fcldeffektt / ansistor. The example in FIG. 1 shows a p-channel enhancement type. Between the gate electrode G of the field effect transistor and the grounded source electrode S is the sum of the direct voltage - Ug and the pulse-shaped charge reversal voltage ± Ul for ionizing or deionizing the boundary layer atoms. The channel resistance R K , which can be used to set an electrical variable, is located between the source and drain electrodes S, D.
Der sich zwischen Source-EIektrode S und Drain-Elektrode D bildende Kanal kann in seinem Kanalwiderstand Rk durch Anlegen einer Steuerspannung — Uc an die Steuerelektrode wie bei einem normalen MOSFET stetig verändert werden, beispielsweise wie es die Kurve Rko in F i g. 2 zeigtThe channel formed between the source electrode S and the drain electrode D can be continuously changed in its channel resistance Rk by applying a control voltage - Uc to the control electrode as in a normal MOSFET, for example as shown by the curve Rko in FIG. 2 shows
Legt man jedoch negative Spannungsimpulse mit einer Umladespannung Ul der Größe 10 bis 40 V und von etwa 0,2 bis 3 us Dauer an die Gate-Elektrode G, so läßt sich die Schwelle Ugs der Gate-Spannung, unterhalb derer Rk unendlich ist, verändern.However, if negative voltage pulses are applied to the gate electrode G with a charge reversal voltage Ul of 10 to 40 V and a duration of about 0.2 to 3 microseconds, the threshold Ugs of the gate voltage, below which Rk is infinite, can be changed .
Die in F i g. 3 dargestellte Hystereseschleife zeigt, daß negr.tive Impulse die Spannungsschwelle vom Wert Ugjo zum Wert Ugs\ verschieben, wodurch der Kanalwiderstand Rk bei festgehaltener Ote-Spannung Ua die z. B. -7 V beträgt größer wird. Die Größe der Verschiebung hängt von der Strom-Zaitfläche des mit der Spannung Ul gegebenen Impulses ab.The in F i g. Hysteresis loop shown 3 shows that negr.tive pulses to move the threshold voltage of the value to the value Ugjo Ugs \, whereby the channel resistance Rk at a fixed Ote-voltage Ua z. B. -7 V is larger. The size of the shift depends on the current count area of the pulse given with the voltage Ul.
Die Hysterese wirkt siich so aus, daß erst bei hinreichend großen Verstellwerten eine bleibende Veränderung entsteht, die dann bei kleinen Werten erhalten bleibt.The effect of the hysteresis is such that only when the adjustment values are sufficiently large does a permanent one Change occurs, which is then retained with small values.
Verstellt man den Feldeffekttransistor mit negativen Impulsen, so wird wegen der schrägen Hystereseflanke der Strom und damit die Verstellstufe bei konstanter Umladespannung Ul in der Nähe der zur Spannungsschwelle Ugso gehörenden Sättigung groß sein, da nur der Spannungswert Uco zu überwinden ist. In der Nähe der anderen Endstellung bzw. nahe der Spannungsschwelle Ugs\ gibt es dagegen nur eine kleine Verstellstufe, da der große Spannungswert Ul ι zu überwinden ist. Entsprechendes gilt für die umgekehrte Verstellung mit positiven Impulsen.If the field effect transistor is adjusted with negative pulses, the current and thus the adjustment stage with a constant recharge voltage Ul in the vicinity of the saturation belonging to the voltage threshold Ugso will be large because of the inclined hysteresis edge, since only the voltage value Uco has to be overcome. In the vicinity of the other end position or near the voltage threshold Ugs \ , however, there is only one small adjustment stage, since the large voltage value Ul ι has to be overcome. The same applies to the reverse adjustment with positive pulses.
Abhängigkeiten der Stufengröße von der Speichereinstellung sind bereits bei magnetischen Analogspeichern, den Transfluxoren bekannt. Maßnahmen, mit denen man bei Transfluxoren gleichmaßigere Stufen erzielen kann, sind bereits aus der DT-AS 19 16 413 bekannt. Dabei enthält die Ansteuerschaltung Mittel zur zeitlichen Feststellung des Übergangs von reversiblen zu irreversiblen Flußänderungen und dadurch steuerbare Mittel zur Abschaltung des Stromes. Dabei wird die vom Speicher abgegebene Stellgröße dazu ausgenutzt,There are already dependencies of the step size on the memory setting with magnetic analog memories, known to the transfluxors. Measures with which one can achieve more even levels in transfluxors can achieve are already known from DT-AS 19 16 413. The control circuit contains means for temporal determination of the transition from reversible to irreversible flow changes and thus controllable Means for switching off the electricity. The manipulated variable given by the memory is used to
den Verstellimpuls zu beenden, wenn die richtige Stufenhöhe erreicht ist.to end the adjustment pulse when the correct step height is reached.
Derartige Verfahren sind beim MNOS-FET nicht ohne weiteres brauchbar, da der als Stellgröße dienende Kanalwiderstand Rk während der Verstellung nicht den gleichen Wert hat wie danach.Such methods cannot be used without further ado in the MNOS-FET, since the channel resistance Rk , which is used as a manipulated variable, does not have the same value during the adjustment as it does afterwards.
So vorteilhaft es ist, daß ein MNOS-FET direkt einen Widerstand als Stellgröße Hefen, der als passives Bauelement unmittelbar zur Verstellung benutzt werden kann, so störend kann es dabei aber auch sein, daß dieser Kanalwiderstand Rk beim Verstellen extrem andere Werte hat. Der Kanalwiderstand Rk kann deshalb nicht ohne weiteres in solchen Steuereinrichtungen oder Regelkreisen benutzt werden, bei denen diese impulsweise vorhandene Falscheinstellung Störungen erzeugen würde.As advantageous as it is that an MNOS-FET directly has a resistor as the manipulated variable Yeast, which can be used as a passive component directly for adjustment, it can also be disturbing that this channel resistance Rk has extremely different values during adjustment. The channel resistance Rk cannot therefore be used without further ado in such control devices or control loops in which this incorrect setting, which is present in pulses, would generate disturbances.
Verwendet man MNOS-FET zur Verstärkungsregelung, bei welcher der Kanalwiderstand Rk direkt die zu verstärkende Wechselspannung beeinflußt, so darf der Kanalwiderstand nicht unmittelbar zu anderen Zwekken, etwa zur Anzeige der Einstellung mittels eines DrehspulinsJrumentes benutzt werden, weil ein zusätzlicher Gleichstrom den Kanalwiderstand Rk nicht Unear macht. Ist eine Anzeige erforderlich, so muß sie daher auf eine andere Weise verwirklicht werden.If MNOS-FET is used for gain control, in which the channel resistance Rk directly influences the AC voltage to be amplified, the channel resistance must not be used directly for other purposes, e.g. to display the setting by means of a moving-coil instrument, because an additional direct current does not unearth the channel resistance Rk power. If an indication is required, it must therefore be implemented in a different way.
Es sind bereits multistabile Speicherschaltungen bekannt, die aus einer Vielzahl von bistabilen Speichern zusammengesetzt sind. Ein derartiger bekannter Datenspeicher aus integrierten Halbleiterspeicherelementen (DE-OS 19 50 695) enthält mehrere Feldeffekttransistoren. Zwei der Feldeffekttransistoren sind derartig zusammengeschaltet, daß der Kanalwiderstand eines ersten die Steuerspannung für den zweiten bestimmt. Die Steuerspannung ist dabei die an einem auf- und entladbaren Kondensator liegende, zwischen zwei Zuständen variierbare Spannung.There are already known multistable memory circuits, which consist of a large number of bistable memories are composed. Such a known data memory composed of integrated semiconductor memory elements (DE-OS 19 50 695) contains several field effect transistors. Two of the field effect transistors are connected together in such a way that the channel resistance of one the first determines the control voltage for the second. The control voltage is the one on and off Discharge capacitor lying, variable between two states voltage.
Bei einer weiterhin bekannten Schaltungsanordnung mit einem multistabilen Speicher (»Proc. of the IEEE«, Juni 1969, Seiten 1190 bis 1192) sind mehrere gleichartige MNOS-Feldeffekttransistoren mit remanent veränderbfer Schwellenspannung zusammengeschaltet, wobei die Drain-Elektroden einerseits und die Source-Elektroden andererseits jeweils zusammengeführt sind. Bei einer anderen multistabilen Speicherschaltung (»Solid-State Electronics«, Vol. 12, 1969, Seiten 981 bis 987) die ebenfalls gleichartige MNOS-Feldeffekttransistoren mit remanent veränderbarer Schwellenspannung enthält, sind die Feldeffekttransistoren über die gemeinsamen Gate-Elektroden zusammengeschaltet. In a further known circuit arrangement with a multistable memory ("Proc. Of the IEEE", June 1969, pages 1190 to 1192) are several similar MNOS field effect transistors with remanent changeable threshold voltage connected together, with the drain electrodes on the one hand and the Source electrodes are on the other hand brought together. In another multistable memory circuit ("Solid-State Electronics", Vol. 12, 1969, pages 981 to 987) the similar MNOS field effect transistors with remanently variable threshold voltage, are the field effect transistors interconnected via the common gate electrodes.
Die vorstehend angeführte;/ bekannten multistabilen Speicherschaltungen sind jeweils aus einer Vielzahl von bistabilen Speichern zusammengesetzt. Eine feinstufige Einstellung elektrischer Größen ist dabei nicht vorgesehen. The above-mentioned; / known multistable memory circuits are each made up of a large number of composed of bistable memories. A fine adjustment of electrical parameters is not provided.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung der vorstehend näher bezeichneten Art derart auszubilden, daß sich eine bleibende Einstellung feinstufig gespeicherter elektrischer Größen mit Hilfe einer multistabilen Speicherschaltung erzielen läßt, die an den jeweiligen Einsatzfail möglichst gut angepaßt werden kann und die eingangs näher erläuterten Schwierigkeiten überwindet.The object of the invention is to provide a circuit arrangement of the type described in more detail above in such a way train that a permanent setting of finely stored electrical quantities with the help a multistable memory circuit can be achieved which is as well adapted as possible to the respective application failure can be and overcomes the difficulties explained in more detail at the beginning.
Gemäß der Erfindung wird die Schaltungsanordnung zur Lösung dieser Aufgabe so ausgebildet, wie es im kennzeichnenden Teil des Anspruchs 1 beansprucht wird.According to the invention, the circuit arrangement for solving this object is designed as it is in characterizing part of claim 1 is claimed.
Der erste Feldeffekttransistor wird zweckmäßigerweise mit Stellimpulsen von derartiger Amplitude gesteuert, daß eine bleibende Schwellwertverstellung eintritt. Dabei ist die bleibende Schwellwertverstellung des ersten Feldeffekttransistors in vorteilhafter Weise ) zur speichernden Einstellung der Steuerspannung für den zweiten Feldeffekttransistor benutztThe first field effect transistor is expediently controlled with adjusting pulses of such an amplitude that a permanent threshold value adjustment entry. The permanent threshold value adjustment of the first field effect transistor is advantageous here ) used to store the control voltage for the second field effect transistor
Eine besonders weitgehende Anpassung der Schaltungsanordnung an verschiedene Einsatzfälle läßt sich ferner dadurch vorteilhaft erzielen, daß die bleibendeA particularly extensive adaptation of the circuit arrangement to different applications can be made furthermore advantageously achieve that the permanent
κι Verstellbarkeit des Schwellwertes des zweiten Feldeffekttransistors dazu benut2t ist, die jeweils gewünschte Abhängigkeit seines Kanalwiderstandes von der Steuerspannung herzustellen.κι adjustability of the threshold value of the second field effect transistor for this purpose, the desired dependency of its channel resistance on the control voltage is required to manufacture.
Der erste Transistor übernimmt die remanenteThe first transistor takes over the remanent
Γ) Speicherung und steuert mit seinem Kanalwiderstand den zweiten Transistor. Der Kanalwiderstand des zweiten Transistors steht als Stellglied frei zur Verfügung. Ein weiterer Vorteil besteht darin, daß die Schaltungsanordnung, die sich einfach herstellen läßt,Γ) Storage and controls with its channel resistance the second transistor. The channel resistance of the second transistor is available as an actuator Disposal. Another advantage is that the circuit arrangement, which is easy to manufacture,
_>n bei besonders weitgehender Anpassungsfähigkeit an den jeweiligen Einsatzfall 2:usätzlich zu e· -.em gesteuerten Widerstand als Stellglied einen weiteren, galvanisch entkoppelten, gleichsinnig gesteuerten Widerstand zur Verfügung stellt. Anzeige und Stellwert sind getrennt_> n with particularly extensive adaptability the respective application 2: in addition to e · -.em controlled Resistance as an actuator to another, galvanically decoupled, in the same direction controlled resistor Provides. The display and manipulated variable are separate
_>-, und aufeinander abgleichbar. Ferner wird eine einfache Ansteuerung in Regelkreisen ermöglicht._> -, and can be adjusted to each other. Furthermore, a simple control in control loops is made possible.
In weiterer Ausbildung der Erfindung wird die Schaltungsanordnung derart ausgebildet, daß der Kanalwiderstand des ersten Feldeffekttransistors mitIn a further embodiment of the invention, the circuit arrangement is designed such that the Channel resistance of the first field effect transistor with
κι einem Siebglied verbunden ist Durch diese Maßnahmen ergibt sich der Vorteil, daß sich die bei einer impulsweisen Verstellung des ersten Feldeffekttransistors ergebenden sehr großen Änderungen des Kanalwiderstandes nicht störend auf den als Stellgliedκι a sieve member is connected by these measures there is the advantage that with a pulse-wise adjustment of the first field effect transistor The resulting very large changes in the channel resistance do not interfere with the actuator
ι-, dienenden Kanalwiderstand des zweiten Feldeffekttransistors auswirken. Die am Kanalwiderstand des ersten Transistors abfallende Steuerspannung wird durch das Siebglied so fjegen die Einwirkung von Verstellimpulsen geschützt, daß diese auf den zwei'en Transistor nicht einwirken können.ι-, serving channel resistance of the second field effect transistor impact. The control voltage drop across the channel resistor of the first transistor becomes by the sieve member so fjegen the action of adjustment pulses protected that these on the two Transistor cannot act.
Es kann sich ferner als zweckmäßig erweisen, an den Kanalwiderstand des ersten Feldeffekttransistors einen Spannungsmesser anzuschließen, so daß die vom Kanalwiderstand des ersten Feldeffekttransistors bestimmte Steuerspannung zur Anzeige der Speichereinstellung benutzt ist.It can also prove to be useful to connect a channel resistance of the first field effect transistor To connect voltmeter, so that the determined by the channel resistance of the first field effect transistor Control voltage is used to display the memory setting.
Ist eine Verstellung des multistabilen Speichers in möglichst gleich großen Stufen erforderlich, so wird die Schaltungsanordnung zweckmäßigerweise derart aus-If it is necessary to adjust the multistable accumulator in steps that are as large as possible, the Circuit arrangement expediently designed in this way
-)0 gebildet, daß ein zur impulsweisen Verstellung des ersten Feldeffekttransistors vorgesehenes Ansteuerglied eine Additionsschaltung enthält, bei der eine der Regelabweichung proportionale Spannung und die Steuerspannung jeweils über einen Widerstand an einen- ) 0 formed that a control element provided for the pulse-wise adjustment of the first field effect transistor contains an addition circuit in which a voltage proportional to the control deviation and the control voltage are each connected to one via a resistor
-)5 Kondensator geführt sind. Dabei sind die Verstellstufen durch Regelabweichune und Speichereinstellung nach Wunsch beeinflußbar. Dabei wird ein Ansteuerglied, das zur Verstellung des ersten Feldeffekttransistors Impulse abgibt, durch die Steuerspannung derart gesteuert, daß- ) 5 capacitor are led. The adjustment levels can be influenced by system deviations and memory settings as required. A control element, which emits pulses to adjust the first field effect transistor, is controlled by the control voltage in such a way that
hn die Höhe der Vers ellstufen unabhängig von der jeweiligen Speichereinstellung ist, so daß sich über den gesamten Einstellbereich hinweg eine feinstufige Einstellung in gleichen Stufen erzielen läßt. h n, the height of the Vers ellsteps is independent of the respective memory setting, so that a fine setting in equal steps can be achieved over the entire setting range.
Die Verstellung des ersten Feldeffekttransistors kannThe adjustment of the first field effect transistor can
M mit kurzen Impulsen konstanter Amplitude erfolgen. Als besonders zweckmäßig Kann α sich jedoch erweisen, die Amplitude und/oder die Dauer der von einem Ansteuerglied an den ersten Feldeffekttransistor abge- M take place with short pulses of constant amplitude. However, α can prove to be particularly useful, the amplitude and / or the duration of the output from a control element to the first field effect transistor.
25 38 36t25 38 36t
gebenen Impulse durch eine Regelspannung zu steuern.to control given impulses by a control voltage.
Da der Kanalwiderstand des /weiten Feldeffekttransistors von der Ansteuerschaltung galvanisch getrennt zur Verfügung steht, kann er in vorteilhafter Weise nur mit Wechselspannung allein beaufschlagt werden, was im Hinblick auf ein lineares Verhalten des Stellgliedes bzw. eine Gleichbehandlung beider Halbwellen einer angelegten Wechselspannung von Vorteil ist. Auf ein lineares Verhalten des Stellgliedes kommt es insbesondere an, wenn der Kanalwiderstand des zweiten Feldeffekttransistors als Stellglied im Gcgcnkopplungsweg eines Verstärkers angeordnet ist.Since the channel resistance of the / wide field effect transistor is galvanically separated from the control circuit is available, it can advantageously only be acted upon by AC voltage alone, which with regard to a linear behavior of the actuator or an equal treatment of both half-waves of a applied AC voltage is advantageous. A linear behavior of the actuator is particularly important on when the channel resistance of the second field effect transistor as an actuator in the coupling path an amplifier is arranged.
In weiterer Ausgestaltung der Erfindung IaBt sich für bestimmte, von der Speichercmstcliung unabhängig veränderbarer Arbeitspunkte der aus den beiden Feldeffekttransistoren bestehenden Anordnung dadurch sorgen, daß die Gate-Anschlüsse beider Feldeffekttransistoren einzeln oder gemeinsam an Gleichspannungsqueiien geführt sind.In a further embodiment of the invention it is possible for certain working points of the two, which can be changed independently of the memory structure Field effect transistors existing arrangement ensure that the gate connections of both field effect transistors are performed individually or jointly on DC voltage sources.
Weiterhin kann man beide Feldeffekttransistoren zum Multiplizieren zweier an die Gate-Anschlüsse gelegter Größen benutzten und die bleibenden Einstellungen der Schwellwerte zum Herstellen zweier Konstanten verwenden, die z. B. als veränderbare Maßstabskoeffizienten für die beiden Faktoren gelten können.Furthermore, you can use both field effect transistors to multiply two at the gate connections used sizes and the permanent settings of the threshold values to produce two Use constants that e.g. B. apply as changeable yardstick coefficients for the two factors can.
Die Erfindung wird anhand der in den Figuren dargestellten Ausführungsbeispiele näher erläutert.The invention is explained in more detail using the exemplary embodiments shown in the figures.
Es zeigtIt shows
F i g. 1 eine Anordnung mit einem MNOS-FET,F i g. 1 shows an arrangement with an MNOS-FET,
F-" i g. 2 Kennlinien des MNOS-FET, wobei in Verbindung mitF- "i g. 2 characteristics of the MNOS-FET, where in connection with
F" i g. 3 benutzen Speicherverhalten dargestellt ist:F "i g. 3 use memory behavior is shown:
F i g. 4 zeigt eine Schaltungsanordnung, bei der eine Anordnung nach F i g. I in einem Regelkreis mit der Regelstrecke 7 vorgesehen ist;F i g. 4 shows a circuit arrangement in which an arrangement according to FIG. I in a control loop with the Control path 7 is provided;
F i g. 5 zeigt eine Schaltungsanordnung zur Regelung eines Verstärkers 7 und Einzelheiten der Speicheranordnung 1.F i g. 5 shows a circuit arrangement for regulating an amplifier 7 and details of the memory arrangement 1.
Die multistabile Speicheranordnung 1, die in Fig. 4 lediglich als Block und in Fig. 5 im Detail gezeigt ist, enthält die beiden MNOS-Feldeffekttransistoren 31 und 41. Die Source-Elektrode des FET 31 ist an den Anschluß 2. die Source-Elektrode 6 des FET 41 an den Anschluß 6 geführt. Weiterhin liegt die Drain-Elektrode des FET 31, die unmittelbar an die Gate-Elektrode des FET 41 geführt ist, am Anschluß 4. Die Drain-Elektrode des FET 41 ist an den Anschluß 5 gelegt.The multistable memory arrangement 1, which is shown only as a block in FIG. 4 and in detail in FIG. 5, contains the two MNOS field effect transistors 31 and 41. The source electrode of the FET 31 is connected to the Terminal 2, the source electrode 6 of the FET 41 is led to terminal 6. The drain electrode is also located of FET 31, which is led directly to the gate electrode of FET 41, at terminal 4. The drain electrode of FET 41 is connected to terminal 5.
Die Speicheranordnung 1 hat als Steuereingang die Anschlüsse 2 und 3 bzw. die Gate-Elektroden des ersten MNOS-FET 31, dessen Kanalwiderstand mit der Gate-Elektrode des zweiten MNOS-FET 41 verbunden und bei den Anschlüssen 4 und 2 zu benutzen ist. Beide Transistoren können in einem Arbeitsgang hergestellt und in einem Gehäuse mit fünf Anschlüssen untergebracht werden.The memory arrangement 1 has the connections 2 and 3 or the gate electrodes of the first as a control input MNOS-FET 31, the channel resistance of which is connected to the gate electrode of the second MNOS-FET 41 and is to be used for connections 4 and 2. Both transistors can be produced in one operation and housed in a five-port case.
Wird durch die Strecke zwischen den Anschlüssen 2 und 4 ein Strom geschickt, so entsteht an ihr eine Steuerspannung 18, die zugleich dem Speicherzustand entspricht und mit dem Instrument 12 angezeigt werden kann. Der Kanalwiderstand des zweiten FET 41 ist an den Anschlüssen 5 und 6 herausgeführt und als Stellglied frei verfügbar.If a current is sent through the section between connections 2 and 4, one is generated at it Control voltage 18, which at the same time corresponds to the memory status and is displayed with the instrument 12 can. The channel resistance of the second FET 41 is brought out at the connections 5 and 6 and is used as an actuator freely available.
Abweichend von F i g. 4 sind bei dem Ausführungsbeispiel nach Fig. 5 die Anschlüsse 2 und 6 unmittelbar miteinander verbunden.Notwithstanding FIG. 4, in the exemplary embodiment according to FIG. 5, the connections 2 and 6 are direct connected with each other.
Das Stellglied mit den Anschlüssen 5, 6 greift nach F i g. 4 in die Regelstrecke 7 ein. z. B. um den Wert der Ausgangsgröße 14 unabhängig von den Schwankunge der Eingangsgröße 13 konstant zu halten. Zu diesen Zweck wird der Istwert der Ausgangsgröße 14 in einen Vergleicher 8 mit dem Sollwert einer Führungsgröße 1 verglichen. Die Differenz beider anliegender Größen 1 und 15 gibt der Vergleicher 8 als Regelabweichung 16 a eine Steuereinrichtung 9.The actuator with the connections 5, 6 engages in FIG. 4 in the controlled system 7. z. B. the value of To keep output variable 14 constant regardless of the fluctuations in input variable 13. To this The purpose is the actual value of the output variable 14 in a comparator 8 with the setpoint of a reference variable 1 compared. The comparator 8 gives the difference between the two adjacent variables 1 and 15 as a control deviation 16 a a control device 9.
Der Steuereinrichtung 9 werden einerseits die in de Transistor- bzw. Speicheranordnung 1 wirksame, durc ein Siebglied 11 geglättete Steuerspannung 18 unc andererseits Schaltimpulse 17 aus einem Impulsgeber 1 zugeführt. Dabei liegt das Siebglied 11 zwischen de Anschlüssen 4 und 2. F'in einfaches Siebglied parallc zum Kanalwidcrstand des ersten Transistors überwin dct dabei die impulsweise F'alscheinstellung de eigentlichen Stellgliedes.The control device 9 is on the one hand the effective in de transistor or memory arrangement 1, durc a filter element 11 smoothed control voltage 18 and, on the other hand, switching pulses 17 from a pulse generator 1 fed. The sieve element 11 lies between the connections 4 and 2. F 'in a simple sieve element parallel to the channel resistance of the first transistor overwin dct the pulse-wise false setting de actual actuator.
Die Steuereinrichtung 9 bildet aus der Regelabwei chung 16 und der Steuerspannung 18 eine Summenspan riurig, die bei jedem Sclien'umpüis 17 kurzzeitig an ui Steueranschlüsse 2, 3 der Transistoranordnung 1 geleg wird.The control device 9 forms a sum span from the rule deviation 16 and the control voltage 18 riurig, who briefly at each Sclien'umpüis 17 ui Control connections 2, 3 of the transistor arrangement 1 is laid.
Die Siinimcnspannung ist insbesondere so bemessen daß die Regelabweichung 16 bei jedem Schaltimpuls 1 um einen bestimmten Anteil verringert wird. Dabe sorgt die der Steuereinrichtung 9 zugeführte Steuer spannung 18 dafür, daß dieser Anteil unabhängig vo der jeweiligen Speichereinstellung der Speicheranord nung 1 gleich bleibt.The minimum stress is in particular dimensioned in this way that the control deviation 16 is reduced by a certain proportion with each switching pulse 1. There the control voltage 18 supplied to the control device 9 ensures that this proportion is independent of vo the respective memory setting of the memory arrangement 1 remains the same.
F i g. 5 zeigt einen Operationsverstärker als Regel strecke 7, an dessen nicht invertierendem Eingang di schwankende Wechselspannung 13 liegt, die verstärk und als Ausgangsspannung 14 Konstant gehalle werden soll.F i g. 5 shows an operational amplifier as a control path 7, at whose non-inverting input di fluctuating AC voltage 13 is located, the amplified and kept constant as output voltage 14 shall be.
Der Operationsverstärker ist über den Widerstand 7 am invertierenden Eingang gegengekoppelt, und zwa abhängig von dem angeschlossenen Kanalwiderstand 5 6 des Transistors 41 der Transistoranordnung 1. Dabe liegt der Anschluß 5 am invertierenden Eingang de Verstärkers 7. der Anschluß 6 am Anschluß 21, de Bezugspotential führt.The operational amplifier is fed back via the resistor 7 at the inverting input, and zwa depending on the connected channel resistance 5 6 of the transistor 41 of the transistor arrangement 1. Dabe the terminal 5 is at the inverting input of the amplifier 7. the terminal 6 at the terminal 21, de Reference potential leads.
Je größer der Kanalwiderstand des FET 41 ist, um se geringer ist die Verstärkung des Verstärkers. Di Ausgangsspannung 14 kann — wie in F i g. 4 gezeigt einem Vergleicher 8 zugeführt werden, der al Regelabweichung die Spannung 16 liefert. Dies Spannung 16 ist nach F i g. 5 über den Widerstand 91 a den Kondensator 94 gelegt, dem über den Widerstam 92 auch die am Anschluß 4 liegende Steuerspannung Ii zugeführt ist. Dadurch bildet sich am Kondensator 9* der mit einem Anschluß an Bezugspotential liegt, ein Summenspannung.The greater the channel resistance of the FET 41, the lower the gain of the amplifier. Tuesday Output voltage 14 can - as in FIG. 4 are fed to a comparator 8, the al System deviation provides voltage 16. This voltage 16 is shown in FIG. 5 through resistor 91 a placed the capacitor 94, which is connected to the control voltage Ii via the resistor 92 at the terminal 4 is fed. This forms on the capacitor 9 * which is connected to the reference potential, a sum voltage.
An den Klemmen 21 und 97 ist eine, in der Figur nich
näher dargestellte Betriebsspannungsquelle, die dl· Spannung Up liefert angeschlossen. Die Klemme 97 is
über das Instrument 12 an den Anschluß 4 geführt. Dl· Betriebsspannungsquelle erzeugt über das Anzeigein
strument 12 einen Gleichstrom, der vorwiegend übe den zwischen den Anschlüssen 2, 4 gelegenei
Kanalwiderstand des FET 31 fließt. Ein kleiner Teil de Gleichstromes fließt über die Widerstände 92 und 91 at
Der Kanalwiderstand des FET 31 bestimmt die Höhi der für den FET 41 wirksamen Steuerspannung 18,
durch den Kondensator 11 vor impulsweisen Änderun gen beim Verstellen des FET 31 geschützt ist. Diesi
Steuersparnung 18 liefert zugleich am Instrument 12 dii Anzeige der Speichereinstellung.An operating voltage source, which is not shown in greater detail in the figure and which supplies dl · voltage Up , is connected to terminals 21 and 97. Terminal 97 is connected to connection 4 via instrument 12. The operating voltage source generates a direct current via the display instrument 12, which mainly flows via the channel resistance of the FET 31 located between the terminals 2, 4. A small part of the direct current flows through the resistors 92 and 91 at. The channel resistance of the FET 31 determines the level of the control voltage 18 effective for the FET 41,
is protected by the capacitor 11 from pulse-wise changes when adjusting the FET 31. The control savings 18 also provides the display of the memory setting on the instrument 12.
Über die Widerstände 95 und 96 wird aus de Betriebsspannung Ub durch Spannungsteüung eine aiVia the resistors 95 and 96, the operating voltage Ub is converted into an ai by voltage control
dem SteticranschluB 3 wirksame Vorspannung gebildet, die dauernd anliegt und den Arbeitspunkt des Transistors 31 bestimmt.the stetic connection 3 formed effective preload, which is continuously applied and determines the operating point of transistor 31.
Der steuerbare Schalter 93 liegt zwischen dem Kondensator 93 und dem Anschluß 3. Zum Verstellen der Speichereinstellung des Transistors 31 wird der Schalter 93. als elektronischer Schalter z. B. gebildet durch c\-.en Transistor, durch den Impulsgeber 10 mittels einos Impulses 17 kurzzeitig geschlossen, so daß die am Kondensator 94 vorhandene Summenspannung an die Steueranschlüsse 2, 3 der Transistoranordnung 1 gelangt, Für etwa 1 μ$ bekommt der Transistor 31 damit einen Steuerimpuls, dessen Polarität sich nach dem Vor/eichen der Regelabweichung 16 richtet und dessen Amplitude von der Höhe der Regelabweichung und dem Wert der Steuerspannung 18. also auch der ursprünglichen Speichereinstellung abhängt. Durch die Wahl der Widerstände 91 und 92 können die Wirkungen eines Impulses variiert und den Erfordernissen angepaßt werden.The controllable switch 93 is located between the capacitor 93 and the terminal 3. To adjust the memory setting of the transistor 31, the switch 93 is used as an electronic switch z. B. formed by c \ -. En transistor, briefly closed by the pulse generator 10 by means of a pulse 17, so that the total voltage present on the capacitor 94 reaches the control connections 2, 3 of the transistor arrangement 1. For about 1 μ $ , the transistor 31 gets thus a control pulse, the polarity of which depends on the calibration of the control deviation 16 and the amplitude of which depends on the level of the control deviation and the value of the control voltage 18, i.e. also the original memory setting. By choosing the resistors 91 and 92, the effects of a pulse can be varied and adapted to the requirements.
Für die Polarität des Steuerimpulses und damit der Spannung 16 gilt: Die Spannung ist gegenüber der klemme 21 bzw. Bezugspotential positiv, wenn die Ausgangsgröße 14 des Verstärkers 7 zu hoch ist. Der positive Impuls verschiebt die Schwelle des Transistors 31 zu niedrigeren Werten und verringert dadurch den /wischen den Anschlüssen 2, 4 wirksamen Kanalwidcrstand. so daß die Steuerspannung 18 nach dem Impuls kleiner geworden ist. Die kleinere Spannung am .Steueranschluß 4 des Transistors 41 erhöht dessen Kanalw'derstand, wodurch die Gegenkopplungsspannung am invertierenden Eingang des Verstärkers 7 steigt. Damit sinkt die Verstärkung und die Ausgangsspannung 14 wird kleiner.The following applies to the polarity of the control pulse and thus the voltage 16: The voltage is opposite to the Terminal 21 or reference potential positive if the output variable 14 of the amplifier 7 is too high. Of the positive pulse shifts the threshold of transistor 31 to lower values and thereby reduces the / wipe the connections 2, 4 effective channel resistance. so that the control voltage 18 after the pulse has become smaller. The lower voltage at .Steueranschluss 4 of the transistor 41 increases it Kanalw'derstand, whereby the negative feedback voltage at the inverting input of the amplifier 7 increases. This reduces the gain and the output voltage 14 becomes smaller.
Während eines positiven Steuerimpulses ist der Kanalwiderstand des Transistors 31 unendlich groß, während eines negativen Impulses dagegen sehr niedrig, weil die Impulsspannung zugleich auch die anliegende Vorspannung ändert. Die aber nur kurz dauernden extremen Änderungen des zwischen den Anschlüssen 2, 4 wirksamen Kanalwiderstandes werden vom Kondensator 11 aufgefangen, so daß sich die Steuerspannung 18During a positive control pulse, the channel resistance of transistor 31 is infinitely large, on the other hand, very low during a negative impulse, because the impulse voltage is also the applied voltage Preload changes. The extreme changes of the connection between the connections 2, 4 effective channel resistance are absorbed by the capacitor 11, so that the control voltage 18
ίο am Anschluß 4 praktisch nicht ändert. Dadurch bleibt auch die Einstellung des Transistors 41 während des Impulses erhalten. Nach dem Verstellimpuls ändert sie sich dann mit der durch den Kondensator 11 gegebenen Verzögerung auf den neuen Wert.ίο at connection 4 practically does not change. This remains also get the setting of transistor 41 during the pulse. It changes after the adjustment pulse is then given by the capacitor 11 Delay to the new value.
Insbesondere soll die Anzeige der Steuerspannung 18 am Instrument 12 in einer engen Beziehung zu der im Verstärker 7 eingestellten Verstärkung stehen, z. B. so. daß bei der Anzeige eines mittleren Wertes auch die mittlere Verstärkung eingestellt ist. Diese Forderung bedeutet, daß eirem bestimmten Kanalwiderstand des Transistors 41 eine an der Gate-Elektrode 4 und Drain-Elektrode 6 liegenden .Steuerspannung 18 zugeordnet werden soll. Durch Zuführen von Verstellimpulsen an den Anschlüssen 4, 6 kann die geforderte Beziehung — ähnlich wie für das Verstellen der gesamten Anordnung nach F i g. 5 beschrieben — am Transistor 41 hergestellt und dann remanent gespeichert werden.In particular, the display of the control voltage 18 on the instrument 12 should be closely related to the im Amplifier 7 are set gain, z. B. so. that when a mean value is displayed, the medium gain is set. This requirement means that a certain channel resistance of the A control voltage 18 located at the gate electrode 4 and drain electrode 6 is assigned to transistor 41 shall be. By supplying adjustment pulses to the connections 4, 6, the required Relationship - similar to that for adjusting the entire arrangement according to FIG. 5 described - on Transistor 41 produced and then stored remanently.
Mittels weniger Zubehörteile kann die Transistoran-With fewer accessories, the transistor
)o Ordnung 1 in Regelkreisen derart eingesetzt werden, daß die Verstellstufen etwa der Regelabweichung proportional sind, und daß direkt ein Verstärker geregelt werden kann.) o Order 1 can be used in control loops in such a way that the adjustment steps approximate the control deviation are proportional, and that an amplifier can be controlled directly.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19752538361 DE2538361C3 (en) | 1975-08-28 | 1975-08-28 | Multistable memory circuit containing two MNOS field effect transistors connected together |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19752538361 DE2538361C3 (en) | 1975-08-28 | 1975-08-28 | Multistable memory circuit containing two MNOS field effect transistors connected together |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2538361A1 DE2538361A1 (en) | 1977-03-10 |
| DE2538361B2 DE2538361B2 (en) | 1977-12-01 |
| DE2538361C3 true DE2538361C3 (en) | 1978-07-27 |
Family
ID=5955068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752538361 Expired DE2538361C3 (en) | 1975-08-28 | 1975-08-28 | Multistable memory circuit containing two MNOS field effect transistors connected together |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2538361C3 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750109A (en) * | 1980-09-10 | 1982-03-24 | Toshiba Corp | High impedance circuit for integrated circuit |
-
1975
- 1975-08-28 DE DE19752538361 patent/DE2538361C3/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2538361A1 (en) | 1977-03-10 |
| DE2538361B2 (en) | 1977-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0006167B1 (en) | Multi-value fet read only memory | |
| DE939699C (en) | Bistable multivibrator with crystal triode | |
| EP0351451A2 (en) | Control circuitry for a pulsating current | |
| DE2747282C3 (en) | Stepwise switchable electric damper | |
| DE3625949A1 (en) | CIRCUIT FOR GENERATING A STABILIZED CURRENT, IN PARTICULAR FOR INTEGRATED MOS CIRCUITS | |
| DE2144231C3 (en) | Delay order | |
| DE2639555C2 (en) | Electric integrated circuit | |
| DE2332643C2 (en) | Data storage device | |
| EP0010149B1 (en) | Reference source for fet integrated circuits and method using such a reference source | |
| DE1961125A1 (en) | Memory circuit | |
| DE1197510B (en) | Electroacoustic transducer on a semiconductor basis | |
| DE1227058B (en) | Electronic switching arrangement capable of reversing current direction | |
| DE2538361C3 (en) | Multistable memory circuit containing two MNOS field effect transistors connected together | |
| DE2620342A1 (en) | ANALOG VOLTAGE STORAGE DEVICE | |
| DE2751886A1 (en) | MONOLITHICALLY INTEGRATED, FEEDBACK AMPLIFIER CIRCUIT | |
| DE4129334A1 (en) | Precision MOSFET resistance circuit - uses pair of drain- and source-coupledMOSFET(s) and associated source followers | |
| DE1187267B (en) | Pulse width modulator | |
| DE1275597C2 (en) | Electronic switch with a surface potential controlled transistor | |
| DE1588541A1 (en) | Voltage stabilizer | |
| DE950301C (en) | Device and circuit arrangement for storing information | |
| DE3034023C2 (en) | ||
| DE3736735C2 (en) | ||
| DE102008053533A1 (en) | Circuit, method for controlling and using a circuit for a sleep mode and an operating mode | |
| EP0004870A1 (en) | Transversal filter with parallel inputs | |
| DE1257201B (en) | Electronic switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |